專利名稱：一種基于PXIe的控制機(jī)箱的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種基于PXIe的控制機(jī)箱。
背景技術(shù)：
PCI Express (PCIe)是一種主流的串行標(biāo)準(zhǔn)，它是2002年問世的第三代I/O互聯(lián)技術(shù)。PCIe已成為PC產(chǎn)業(yè)的標(biāo)準(zhǔn)互聯(lián)技術(shù)人們對傳統(tǒng)PCI體系結(jié)構(gòu)帶寬及無縫移植的要求日益增長，加上硅工藝的飛速發(fā)展，都促進(jìn)了 PCI Express的廣泛應(yīng)用?？偩€傳輸帶寬高達(dá)4GB/s的PXIe機(jī)箱，主要是提供一種總線互聯(lián)，用來實(shí)現(xiàn)臺式計(jì)算機(jī)或工控機(jī)直接控制PXIe功能板卡。PXI Express技術(shù)是PXI平臺最新引進(jìn)的技術(shù)。將PCI Express集成入PXI標(biāo)準(zhǔn), 從而將背板帶寬提升了 45倍，從132MB/S提高到6GB/s。除了 PXI現(xiàn)有的定時和同步功能， PXI Express還提供了附加的定時和觸發(fā)總線，包括IOOMHz差分系統(tǒng)時鐘、差分同步信號等。通過使用差分時鐘，PXI Express系統(tǒng)增加了對儀器時鐘的抗噪聲能力，并能傳輸更高頻率的時鐘信號?，F(xiàn)有的PXI Express機(jī)箱是組建PXI Express系統(tǒng)的核心。

發(fā)明內(nèi)容
基于PCI Express(PCIe)標(biāo)準(zhǔn)，本發(fā)明提供一種基于PXIe的控制機(jī)箱。本發(fā)明的技術(shù)解決方案—種基于PXIe的控制機(jī)箱,其特殊之處在于包括殼體以及設(shè)置在殼體里的電源單元、風(fēng)扇控制板以及背板，所述電源單元給風(fēng)扇控制板和背板供電，所述風(fēng)扇控制板包括風(fēng)速選擇電路、溫度檢測電路以及風(fēng)扇速度控制電路，所述風(fēng)速選擇電路和溫度檢測電路的輸出端與風(fēng)扇組度控制電路的輸入端連接，所述風(fēng)扇控制電路的控制風(fēng)扇的轉(zhuǎn)速，所述背板包括時鐘管理電路以及信號路由電路，所述時鐘管理電路包括時鐘產(chǎn)生電路、IOOMHz時鐘驅(qū)動電路、IOM時鐘驅(qū)動電路、 IOOMHz同步信號驅(qū)動電路、IOMHz時鐘切換電路、IOMHz時鐘驅(qū)動電路和FPGA ；所述時鐘產(chǎn)生電路用于產(chǎn)生IOOMHz的差分時鐘，IOOMHz時鐘驅(qū)動電路用于給每個槽位提供IOOMHz的差分時鐘，IOOMHz同步信號驅(qū)動電路用于輸出IOOMHz同步信號， IOOMHz同步信號驅(qū)動電路用于給每個槽位提供IOOMHz的同步信號，IOMHz時鐘自動切換電路用于根據(jù)優(yōu)先級自動切換產(chǎn)生IOMHz的時鐘信號，IOMHz時鐘驅(qū)動電路用于為各個槽位提供IOMHz的時鐘信號；所述信號路由電路包括PCI Express信號路由電路和PCI擴(kuò)展電路，所述信號路由電路包括第一PCI Express擴(kuò)展電路、第二PCI Express擴(kuò)展電路以及第三PCI Express 及PCI擴(kuò)展電路，所述第一 PCI Express擴(kuò)展電路包括第一 EEPROM接口、第一交換開關(guān)、第一參考時鐘、第一 JTAG 口、第一 PCI Express接口，所述第一交換開關(guān)分別輸出至第一參考時鐘、第一 JTAG 口和第一 EEPROM接口，所述第一 JTAG 口輸出至第一 PCI Express接口 ；所述第二 PCI Express擴(kuò)展電路包括第二 EEPROM接口、第二交換開關(guān)、第二參考時鐘、第二 JTAG 口、第二 PCI Express接口，所述第二交換開關(guān)分別輸出至第二參考時鐘、 第二 JTAG 口和第二 EEPROM接口，所述第二 JTAG 口輸出至第二 PCI Express接口 ；所述第三PCI Express及PCI擴(kuò)展電路包括第三EEPROM接口、第三交換開關(guān)、第三參考時鐘、第三JTAG 口、第三PCI Express接口、PCI擴(kuò)展、配置電路以及PCI接口，所述第三交換開關(guān)分別輸出至第三參考時鐘、第三JTAG 口和第三EEPROM接口，所述第三JTAG 口輸出至第三PCI Express接口和PCI擴(kuò)展，所述PCI擴(kuò)展輸出至PCI接口，所述配置電路輸入至PCI擴(kuò)展。上述風(fēng)扇控制板包括風(fēng)速選擇電路為風(fēng)扇速度選擇開關(guān)(SWl)，所述溫度檢點(diǎn)電路包括溫敏電阻、第三接口(JP3)、第一分壓電路，所述溫敏電阻插入在第三接口(JP3)中，所述第三接口(JP3)的輸出端與分壓電路的輸入端連接，所述分壓電路輸出端輸出sense信號；所述風(fēng)扇速度控制電路包括第一風(fēng)扇控制芯片(U101)、第二風(fēng)扇控制芯片 (U102)、與第一風(fēng)扇控制芯片(UlOl)輸出端連接的第一 MOS管(Ql)以及與第二風(fēng)扇控制芯片(U102)輸出端連接的第二 MOS管(Q2)，所述風(fēng)扇速度選擇開關(guān)(SWl)的控制信號輸出至第一風(fēng)扇控制芯片(UlOl)和第二風(fēng)扇控制芯片(U102),所述sense信號同時輸出給第一風(fēng)扇控制芯片(UlOl)和第二風(fēng)扇控制芯片(U102);所述第一風(fēng)扇控制芯片UlOl通過控制第一 MOS管(Ql)控制插到第一接口(JPl)中的風(fēng)扇，所述第二風(fēng)扇控制芯片(U102)通過控制第二 MOS管(Q2)控制插到第二接口(JPl)中的風(fēng)扇。上述時鐘產(chǎn)生電路包括壓控振蕩器、第一電阻網(wǎng)絡(luò)電路、時鐘同步器(U2)以及低通濾波器，所述壓控振蕩器通過電阻網(wǎng)絡(luò)與時鐘同步器(U2)連接，所述時鐘同步器U2通過低通濾波器反饋給壓控振蕩器。上述IOOMHz時鐘驅(qū)動電路包括第二電阻網(wǎng)絡(luò)電路和第一時鐘驅(qū)動芯片(U3)，所述第二電阻網(wǎng)絡(luò)電路的輸入端接差分時鐘信號，所述第二電阻網(wǎng)絡(luò)電路的輸出端接時鐘驅(qū)動芯片(U3)，所述時鐘驅(qū)動芯片(U3)輸出給FPGA，并且產(chǎn)生PXIe_CLK2 PXIe_CLK8差分時鐘信號。上述FPGA包括第三電阻網(wǎng)絡(luò)電路和FPGA芯片(U7)，所述第三電阻網(wǎng)絡(luò)電路的輸入端與第一時鐘驅(qū)動芯片(U3)連接，所述第三電阻網(wǎng)絡(luò)電路的輸出端與FPGA芯片U7的輸入端連接，所述FPGA芯片(U7)的輸出端輸出同步信號給IOOMHz同步信號驅(qū)動電路。上述IOOMHz同步信號驅(qū)動電路包括第四電阻網(wǎng)絡(luò)電路和第二時鐘驅(qū)動芯片 (U1)，所述第四電阻網(wǎng)絡(luò)電路的輸入端與FPGA芯片(U7)連接，所述第四電阻網(wǎng)絡(luò)電路的輸出端與第二時鐘驅(qū)動芯片(Ul)的輸入端連接，第二時鐘驅(qū)動芯片(Ul)的輸出端產(chǎn)生PXIe_ SYNC100_2 PXIe_SYNC100_8 差分同步信號。IOMHz時鐘驅(qū)動電路包括第三時鐘驅(qū)動芯片(U17)，所述第三時鐘驅(qū)動芯片(U17) 的輸入端接IOMHz時鐘自動切換電路，所述第三時鐘驅(qū)動芯片(U17)的輸出端與第一時鐘驅(qū)動芯片(U3)的輸入端連接。上述PCI擴(kuò)展電路包括PCI信號擴(kuò)展芯片U19以及擴(kuò)展芯片的配置芯片(U21)，所述PCI信號擴(kuò)展芯片包括(U19A、U19B、U19C、U19D、U19E)，擴(kuò)展芯片的配置芯片(U21)與PCI信號擴(kuò)展芯片連接。本發(fā)明所具有的優(yōu)點(diǎn)I、本發(fā)明主要給PXIe功能板卡和零槽提供信號互聯(lián)，方便用戶在試驗(yàn)室或其他工作環(huán)境內(nèi)對被測對象進(jìn)行測試。本發(fā)明基于PCIe Gen2進(jìn)行設(shè)計(jì)，最高傳輸帶寬高達(dá) 4GB/s，有利于用戶依托計(jì)算機(jī)的強(qiáng)大功能對測試結(jié)果進(jìn)行分析及存儲等操作，可應(yīng)用于需采集多個數(shù)據(jù)，且對采集速率和性能要求高，通道間需要同步、定時的場合。2、本發(fā)明采用二代PCIe開關(guān)芯片，使得機(jī)箱的帶寬更高，時延更??；3、本發(fā)明采用差分時鐘，使得時鐘的抗干擾能力大大增強(qiáng)；4、本發(fā)明采用時鐘同步器進(jìn)行同步，使得多個時鐘的信號同步性更好。


圖I本發(fā)明總體功能結(jié)構(gòu)示意圖。圖2時鐘管理框圖。圖3信號路由框圖。圖4風(fēng)扇控制板電路原理圖。圖5 IOOMHz時鐘產(chǎn)生電路原理圖。圖6 IOOMHz時鐘驅(qū)動電路原理圖。圖7 FPGA電路原理圖。圖8 IOOMHz同步信號驅(qū)動電路原理圖。圖9 IOMHz時鐘驅(qū)動電路原理圖。圖10 PCIe交換開關(guān)及其配置電路原理圖之一。圖11 PCIe交換開關(guān)及其配置電路原理圖之二。圖12 PCIe槽位連接原理圖。圖13 PCI擴(kuò)展電路原理圖之一。圖14PCI擴(kuò)展電路原理圖之二。
圖15接口電路原理圖之一。
圖16接口電路原理圖之二。
具體實(shí)施例方式如圖I所示，PXIe機(jī)箱，包括提供信號互聯(lián)的背板、控制機(jī)箱溫度的風(fēng)扇控制板和提供機(jī)箱、板卡供電的電源以及殼體。風(fēng)扇控制板由下述部分組成它包括風(fēng)速選擇電路、 溫度檢測電路、風(fēng)扇速度控制電路。背板由下述部分組成它包括時鐘管理電路、信號路由電路、電源變換及濾波電路三大部分組成。如圖2所示，時鐘管理部分包括由壓控振蕩器和時鐘同步器U2組成的IOOMHz時鐘產(chǎn)生電路，同步時鐘驅(qū)動電路，IOOMHz時鐘驅(qū)動電路，自動切換電路，IOMHz時鐘驅(qū)動電路，外部整形電路。如圖3所示信號路由電路包括PCI Express擴(kuò)展1、PCI Express擴(kuò)展2以及PCI Express及PCI擴(kuò)展三部分。PCI Express擴(kuò)展由三片交換開關(guān)實(shí)現(xiàn)，以保證信號不會堵賽， 每片交換開關(guān)的下游端口可以連接到2個PCI Express接口。
PCI Express擴(kuò)展I、PCI Express擴(kuò)展2均包括EEPROM接口、交換開關(guān)、參考時鐘、JTAG 口、PCI Express 接口五部分。PCI Express擴(kuò)展3及PCI擴(kuò)展電路包括EEPROM接口、交換開關(guān)、參考時鐘、JTAG 口、PCI Express接口、PCI擴(kuò)展、配置電路、PCI接口八個部分。如圖4所示，該電路為風(fēng)扇控制板原理圖。該電路中SWl為風(fēng)扇速度選擇開關(guān)，可以選擇自動，關(guān)閉和高速三種功能。溫敏電阻插入JP3，和R1，R3分壓產(chǎn)生的“sense”信號輸入到風(fēng)扇控制芯片UlOl，U102的輸入控制端，UlOl，U102的輸出信號通過控制MOS管Ql、 Q2的導(dǎo)通和關(guān)斷，從而可以控制插入到JP2、JP3中的風(fēng)扇的轉(zhuǎn)速。如圖5所示，該電路為圖2中所示的IOOMHz時鐘產(chǎn)生電路部分的實(shí)現(xiàn)原理圖。該電路的主要功能是產(chǎn)生IOOMHz的差分時鐘。圖中Yl為壓控振蕩器，壓控振蕩器產(chǎn)生的時鐘經(jīng)過第一電阻網(wǎng)絡(luò)電路1 7，1 11，1 12，1 13匹配后輸入到U3的管腳42、43中，并與REF_IN 進(jìn)行同步，產(chǎn)生IOOMHz的時鐘Υ0、Υ0Β。其中U3的31管腳輸出信號CP_0UT經(jīng)過R14，R15， C40，C41，C42組成的低通濾波器后反饋到壓控振蕩器中以調(diào)整Yl的頻率輸出。如圖6所示，該電路為IOOMHz時鐘驅(qū)動電路原理圖。該電路的主要功能是給每個槽位提供IOOMHz的差分時鐘。該圖中IOOMHz差分時鐘Y0、YOB經(jīng)過第二電阻網(wǎng)絡(luò)電路 R8，R9，RIO, R397匹配后輸入到時鐘驅(qū)動芯片U4的管腳28、管腳2中，然后在U4輸出信號 PXIe_CLK100_2+ PXIe_CLK100_8+、PXIe_CLK100_2- PXIe_CLK100_8_、PXIe_CLK100_ FPGA+、PXIe_CLK100_FPGA-。如圖7 所示，U4 的的輸出信號 PXIe_CLK100_FPGA+、PXIe_CLK100_FPGA_。輸入到 FPGA芯片U7中，經(jīng)過FPGA處理后通過FPGA輸出IOOMHz同步信號PXIe_SYNC100_FPGA+、 PXIe_SYNC100_FPGA-,同時U4還提供復(fù)位管理，時鐘自動切換功能。如圖8所示，該電路為IOOMHz同步信號驅(qū)動電路原理圖。該電路的主要功能是給每個槽位提供IOOMHz的同步信號。該圖中由U7輸出的IOOMHz同步信號PXIe_SYNC100_ FPGA+、PXIe_SYNC100_FPGA-經(jīng)過第四電阻網(wǎng)絡(luò)R2，R3，R4，R5匹配后輸入到Ul的管腳28、 管腳 2 中，然后 Ul 輸出信號 PXIe_SYNC100_2+ PXIe_SYNC100_8+、PXIe_SYNC100_2- PXIe_SYNC100_8-。如圖9所示,該電路為IOMHz時鐘驅(qū)動電路原理圖。該電路主要是為各個槽位提供IOMHz的時鐘信號。圖9中輸出的IOMHz信號CLKlO輸入到U17中，U17產(chǎn)生輸出信號 PXI_CLK10_1 PXI_CLK10_8、REF_IN、CLK10_0UT。REF_IN 用做圖 5 所示電路中 U3 的輸入信號。如圖10和圖11所示，該電路為PCIe交換開關(guān)原理圖。如圖11所示，U29A主要是把零槽的PXIe零槽X4信號擴(kuò)展為PXIe擴(kuò)展X4信號l、PXIe擴(kuò)展X4信號2以及PCI擴(kuò)展信號。PXIe擴(kuò)展X4信號l、PXIe擴(kuò)展X4信號2傳遞到圖14所示的槽位的接插件上。PCI 擴(kuò)展信號傳遞到圖13所示的U19A中。由多個電容組成的隔直電路I、隔直電路2、隔直電路3用于實(shí)現(xiàn)信號的隔離。如圖12所示，該電路中包括由U28組成的PCIe交換開關(guān)芯片 U29的上電加載配置電路，同時也包括了對PCIe交換開關(guān)芯片U29各種功能管腳的設(shè)置電路。如圖12和圖13所示，該電路為PCI擴(kuò)展電路原理圖。該電路的主要功能是將圖 11傳送過來的PCIe信號轉(zhuǎn)換成PCI信號。
如圖14所示，圖中U19A就是PCIe到PCI信號擴(kuò)展芯片的一部分，它可以將圖11 中 U29 傳過來的 PCIe 信號 XI02001_Rn0、XI02001_Rp0，XI02001_Tn0、XI02001_Tp0，轉(zhuǎn)換成 PCI 信號，包括 AD
AD[31]、REQ0 REQ3 以及其他 PCI 信號。U19B、U19C、U19D 為 PCI 信號擴(kuò)展芯片的其他三部分，U21以及R94、R100組成的電路為U19的配置電路。
權(quán)利要求
1.一種基于PXIe的控制機(jī)箱,包括殼體以及設(shè)置在殼體里的電源單兀、風(fēng)扇控制板以及背板，所述電源單元給風(fēng)扇控制板和背板供電，所述風(fēng)扇控制板包括風(fēng)速選擇電路、溫度檢測電路以及風(fēng)扇速度控制電路，所述風(fēng)速選擇電路和溫度檢測電路的輸出端與風(fēng)扇組度控制電路的輸入端連接，所述風(fēng)扇控制電路的控制風(fēng)扇的轉(zhuǎn)速，所述背板包括時鐘管理電路以及信號路由電路，所述時鐘管理電路包括時鐘產(chǎn)生電路、IO OMHz時鐘驅(qū)動電路、IOM時鐘驅(qū)動電路、 IOOMHz同步信號驅(qū)動電路、IOMHz時鐘切換電路、IOMHz時鐘驅(qū)動電路和FPGA ；所述時鐘產(chǎn)生電路用于產(chǎn)生IOOMHz的差分時鐘，IOOMHz時鐘驅(qū)動電路用于給每個槽位提供IOOMHz的差分時鐘，IOOMHz同步信號驅(qū)動電路用于輸出IOOMHz同步信號，IOOMHz 同步信號驅(qū)動電路用于給每個槽位提供IOOMHz的同步信號，IOMHz時鐘自動切換電路用于根據(jù)優(yōu)先級自動切換產(chǎn)生IOMHz的時鐘信號，IOMHz時鐘驅(qū)動電路用于為各個槽位提供 IOMHz的時鐘信號；所述信號路由電路包括PCI Express信號路由電路和PCI擴(kuò)展電路，所述信號路由電路包括第一 PCI Express擴(kuò)展電路、第二 PCI Express擴(kuò)展電路以及第三PCI Express及 PCI擴(kuò)展電路，所述第一 PCI Express擴(kuò)展電路包括第一 EEPROM接口、第一交換開關(guān)、第一參考時鐘、 第一 JTAG 口、第一 PCI Express接口，所述第一交換開關(guān)分別輸出至第一參考時鐘、第一 JTAG 口和第一 EEPROM接口，所述第一 JTAG 口輸出至第一 PCI Express接口 ；所述第二 PCI Express擴(kuò)展電路包括第二 EEPROM接口、第二交換開關(guān)、第二參考時鐘、 第二 JTAG 口、第二 PCI Express接口，所述第二交換開關(guān)分別輸出至第二參考時鐘、第二 JTAG 口和第二 EEPROM接口，所述第二 JTAG 口輸出至第二 PCI Express接口 ；所述第三PCI Express及PCI擴(kuò)展電路包括第三EEPROM接口、第三交換開關(guān)、第三參考時鐘、第三JTAG 口、第三PCI Express接口、PCI擴(kuò)展、配置電路以及PCI接口，所述第三交換開關(guān)分別輸出至第三參考時鐘、第三JTAG 口和第三EEPROM接口，所述第三JTAG 口輸出至第三PCI Express接口和PCI擴(kuò)展，所述PCI擴(kuò)展輸出至PCI接口，所述配置電路輸入至PCI擴(kuò)展。
2.根據(jù)權(quán)利要求I所述的基于PXIe的控制機(jī)箱，其特征在于所述風(fēng)扇控制板包括風(fēng)速選擇電路為風(fēng)扇速度選擇開關(guān)(SWl)，所述溫度檢點(diǎn)電路包括溫敏電阻、第三接口 (JP3)、第一分壓電路，所述溫敏電阻插入在第三接口(JP3)中，所述第三接口(JP3)的輸出端與分壓電路的輸入端連接，所述分壓電路輸出端輸出sense信號；所述風(fēng)扇速度控制電路包括第一風(fēng)扇控制芯片(UlOl)、第二風(fēng)扇控制芯片(U102)、與第一風(fēng)扇控制芯片(UlOl)輸出端連接的第一MOS管(Ql)以及與第二風(fēng)扇控制芯片(U102) 輸出端連接的第二 MOS管(Q2),所述風(fēng)扇速度選擇開關(guān)(SWl)的控制信號輸出至第一風(fēng)扇控制芯片(UlOl)和第二風(fēng)扇控制芯片(U102),所述sense信號同時輸出給第一風(fēng)扇控制芯片(UlOl)和第二風(fēng)扇控制芯片(U102);所述第一風(fēng)扇控制芯片UlOl通過控制第一 MOS管 (Ql)控制插到第一接口(JPl)中的風(fēng)扇，所述第二風(fēng)扇控制芯片(U102)通過控制第二 MOS 管(Q2)控制插到第二接口 (JPl)中的風(fēng)扇。
3.根據(jù)權(quán)利要求I或2所述的基于PXIe的控制機(jī)箱，其特征在于所述時鐘產(chǎn)生電路包括壓控振蕩器、第一電阻網(wǎng)絡(luò)電路、時鐘同步器(U2)以及低通濾波器，所述壓控振蕩器通過電阻網(wǎng)絡(luò)與時鐘同步器(U2)連接，所述時鐘同步器U2通過低通濾波器反饋給壓控振蕩器。
4.根據(jù)權(quán)利要求3所述的基于PXIe的控制機(jī)箱，其特征在于所述IOOMHz時鐘驅(qū)動電路包括第二電阻網(wǎng)絡(luò)電路和第一時鐘驅(qū)動芯片(U3)，所述第二電阻網(wǎng)絡(luò)電路的輸入端接差分時鐘信號，所述第二電阻網(wǎng)絡(luò)電路的輸出端接時鐘驅(qū)動芯片(U3)，所述時鐘驅(qū)動芯片 (U3)輸出給FPGA，并且產(chǎn)生PXIe_CLK2 PXIe_CLK8差分時鐘信號。
5.根據(jù)權(quán)利要求4所述的基于PXIe的控制機(jī)箱，其特征在于所述FPGA包括第三電阻網(wǎng)絡(luò)電路和FPGA芯片(U7)，所述第三電阻網(wǎng)絡(luò)電路的輸入端與第一時鐘驅(qū)動芯片(U3) 連接，所述第三電阻網(wǎng)絡(luò)電路的輸出端與FPGA芯片U7的輸入端連接，所述FPGA芯片(U7) 的輸出端輸出同步信號給IOOMHz同步信號驅(qū)動電路。
6.根據(jù)權(quán)利要求5所述的基于PXIe的控制機(jī)箱，其特征在于所述IOOMHz同步信號驅(qū)動電路包括第四電阻網(wǎng)絡(luò)電路和第二時鐘驅(qū)動芯片(UI)，所述第四電阻網(wǎng)絡(luò)電路的輸入端與FPGA芯片(U7)連接，所述第四電阻網(wǎng)絡(luò)電路的輸出端與第二時鐘驅(qū)動芯片(Ul)的輸入端連接，第二時鐘驅(qū)動芯片(Ul)的輸出端產(chǎn)生PXIe_SYNC100_2 PXIe_SYNC100_8差分同步信號。
7.根據(jù)權(quán)利要求6所述的基于PXIe的控制機(jī)箱，其特征在于10MHz時鐘驅(qū)動電路包括第三時鐘驅(qū)動芯片(U17)，所述第三時鐘驅(qū)動芯片(U17)的輸入端接IOMHz時鐘自動切換電路，所述第三時鐘驅(qū)動芯片(U17)的輸出端與第一時鐘驅(qū)動芯片(U3)的輸入端連接。
8.根據(jù)權(quán)利要求7所述的基于PXIe的控制機(jī)箱，其特征在于所述PCI擴(kuò)展電路包括PCI信號擴(kuò)展芯片U19以及擴(kuò)展芯片的配置芯片(U21)，所述 PCI信號擴(kuò)展芯片包括(U19A、U19B、U19C、U19D、U19E)，擴(kuò)展芯片的配置芯片(U21)與PCI 信號擴(kuò)展芯片連接。
全文摘要
本發(fā)明涉及一種基于PXIe的控制機(jī)箱，包括殼體以及設(shè)置在殼體里的電源單元、風(fēng)扇控制板以及背板，電源單元給風(fēng)扇控制板和背板供電，風(fēng)扇控制板包括風(fēng)速選擇電路、溫度檢測電路以及風(fēng)扇速度控制電路，風(fēng)速選擇電路和溫度檢測電路的輸出端與風(fēng)扇組度控制電路的輸入端連接，風(fēng)扇控制電路的控制風(fēng)扇的轉(zhuǎn)速，背板包括時鐘管理電路以及信號路由電路，時鐘管理電路包括時鐘產(chǎn)生電路、100MHz時鐘驅(qū)動電路、10M時鐘驅(qū)動電路、100MHz同步信號驅(qū)動電路、10MHz時鐘切換電路、10MHz時鐘驅(qū)動電路和FPGA；信號路由電路包括PCI Express信號路由電路和PCI擴(kuò)展電路，本發(fā)明提供一種基于PXIe的控制機(jī)箱，有利用計(jì)算機(jī)對測試結(jié)果進(jìn)行分析及存儲等操作，符合對采集速率和性能要求高的場合。
文檔編號G06F1/18GK102609057SQ20111043695
公開日2012年7月25日 申請日期2011年12月20日 優(yōu)先權(quán)日2011年12月20日
發(fā)明者李光輝, 李淑霞, 梁輝, 蘇佳濱, 郭恩全 申請人:陜西海泰電子有限責(zé)任公司