專(zhuān)利名稱(chēng)：接口控制電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種接口控制電路。
背景技術(shù)：
目前，為更新主板的CPLD (complex programmable logic device,復(fù)雜可編程邏輯器)內(nèi)所存儲(chǔ)的程序時(shí)，常于主板開(kāi)機(jī)前對(duì)該CPLD進(jìn)行燒錄工作，另外，為檢測(cè)主板開(kāi)機(jī)故障，需通過(guò)故障診斷卡顯示代表主板開(kāi)機(jī)進(jìn)程或開(kāi)機(jī)故障的代碼，主板上預(yù)設(shè)置一 2X5針連接器，該連接器用于連接該故障診斷卡以傳輸符合LPC (Low Pin Count)接口協(xié)議的數(shù)據(jù)，但并不能用于連接燒錄機(jī)以傳輸符合JTAG (Joint Test Action Group)接口協(xié)議。

發(fā)明內(nèi)容
鑒于以上內(nèi)容，有必要提供一種使主板的預(yù)設(shè)連接器既可傳輸符合LPC接口協(xié)議又可傳輸符合JTAG接口協(xié)議的信號(hào)的接口控制電路。一種接口控制電路，用于控制主板上一預(yù)設(shè)的連接器選擇性地傳輸符合LPC接口協(xié)議或JTAG接口協(xié)議的信號(hào)，該連接器包括第一至第十引腳，其中第六引腳連接該主板的一待機(jī)電源，該第十引腳接地，該接口控制電路包括:
一開(kāi)關(guān)單元，包括第一端和第二端，該開(kāi)關(guān)單元的第一端通過(guò)第一電阻連接該待機(jī)電源，該開(kāi)關(guān)單元的第二端接地，當(dāng)該開(kāi)關(guān)單元的第一和第二端相連時(shí)，該開(kāi)關(guān)單元的第一端發(fā)出一低電平信號(hào)，當(dāng)該開(kāi)關(guān)單元的第一和第二端之間的連接斷開(kāi)時(shí)，該開(kāi)關(guān)單元的第一端發(fā)出一高電平信號(hào)；
一第一電子開(kāi)關(guān)，包括第一至第三端，該第一電子開(kāi)關(guān)的第一端連接該開(kāi)關(guān)單元的第一端，該第一電子開(kāi)關(guān)的第 二端通過(guò)第二電阻連接該待機(jī)電源，該第一電子開(kāi)關(guān)的第三端接地，當(dāng)該第一電子開(kāi)關(guān)的第一端接收到一高電平信號(hào)時(shí)，該第一電子開(kāi)關(guān)導(dǎo)通，當(dāng)該第一電子開(kāi)關(guān)的第一端接收到一低電平信號(hào)時(shí)，該第一電子開(kāi)關(guān)截止；
一第二電子開(kāi)關(guān)，包括第一至第三端，該第二電子開(kāi)關(guān)的第一端連接該第一電子開(kāi)關(guān)的第一端，該第二電子開(kāi)關(guān)的第二端通過(guò)第三電阻連接該待機(jī)電源，該第二電子開(kāi)關(guān)的第三端接地，當(dāng)該第二電子開(kāi)關(guān)的第一端接收到一高電平信號(hào)時(shí)，該第二電子開(kāi)關(guān)導(dǎo)通，當(dāng)該第二電子開(kāi)關(guān)的第一端接收到一低電平信號(hào)時(shí)，該第二電子開(kāi)關(guān)截止；
一第一電子開(kāi)關(guān)芯片，包括第一至第四組數(shù)據(jù)引腳、第一至第二使能端，其中每一組數(shù)據(jù)引腳包括四個(gè)數(shù)據(jù)引腳，該第一電子開(kāi)關(guān)芯片的第一組數(shù)據(jù)引腳分別連接該主板上的平臺(tái)控制中樞的第一至第四LPC數(shù)據(jù)引腳，該第二組數(shù)據(jù)引腳中的三個(gè)數(shù)據(jù)引腳分別連接該平臺(tái)控制中樞的LPC控制引腳、LPC復(fù)位引腳和LPC時(shí)鐘引腳，該第二組數(shù)據(jù)引腳中的另一數(shù)據(jù)引腳接地，該第三組數(shù)據(jù)引腳分別連接該連接器的第一至第四引腳，該第四組數(shù)據(jù)引腳中的三個(gè)數(shù)據(jù)引腳分別連接該連接器的第七至第九引腳，該第四組數(shù)據(jù)引腳中的另一數(shù)據(jù)引腳接地，該第一和第二使能端均連接該第一電子開(kāi)關(guān)的第二端，當(dāng)該第一和第二使能端均接收到一低電平信號(hào)時(shí)，該第一電子開(kāi)關(guān)芯片的第一和第三組數(shù)據(jù)引腳之間的數(shù)據(jù)通道以及該第二組和第四組數(shù)據(jù)引腳之間的數(shù)據(jù)通道均導(dǎo)通，當(dāng)該第一和第二使能端均接收到一高電平信號(hào)時(shí)，第一電子開(kāi)關(guān)芯片的第一和第三組數(shù)據(jù)引腳之間的數(shù)據(jù)通道以及該第二組和第四組數(shù)據(jù)引腳之間的數(shù)據(jù)通道均關(guān)閉；以及
一第二電子開(kāi)關(guān)芯片，包括第一和第二組數(shù)據(jù)引腳以及一使能端，其中每一組數(shù)據(jù)引腳包括四個(gè)數(shù)據(jù)引腳，該第二電子開(kāi)關(guān)芯片的第一組數(shù)據(jù)引腳分別連接該主板上的復(fù)雜可編程邏輯器的第一至第四信號(hào)引腳，該第二電子開(kāi)關(guān)芯片的第二組數(shù)據(jù)引腳中的三個(gè)引腳分別連接該連接器的第一至第三引腳，該第二電子開(kāi)關(guān)芯片的第二組數(shù)據(jù)引腳中的另一引腳連接該連接器的第五引腳，該第二電子開(kāi)關(guān)芯片的使能端連接該第二電子開(kāi)關(guān)的第二端，當(dāng)該第二電子開(kāi)關(guān)芯片的使能端接收到一低電平信號(hào)時(shí)，該第二電子開(kāi)關(guān)芯片的第一和第二組數(shù)據(jù)引腳之間的數(shù)據(jù)通道導(dǎo)通，當(dāng)該第二電子開(kāi)關(guān)芯片的使能端接收到一高電平信號(hào)時(shí)，該第二電子開(kāi)關(guān)芯片的第一和第二組數(shù)據(jù)引腳之間的數(shù)據(jù)通道關(guān)閉。上述接口控制電路通過(guò)該開(kāi)關(guān)單元選擇性地導(dǎo)通該第一電子開(kāi)關(guān)芯片或該第二電子開(kāi)關(guān)芯片，從而使該連接器選擇性地與該復(fù)雜可編程邏輯器或該平臺(tái)控制中樞進(jìn)行數(shù)據(jù)傳輸，如此，該連接器既可用于傳輸符合LPC接口標(biāo)準(zhǔn)的數(shù)據(jù)又可傳輸符合JPAG接口標(biāo)準(zhǔn)的數(shù)據(jù)。


圖1為本發(fā)明接口控制電路的較佳實(shí)施方式的電路圖。主要元件符號(hào)說(shuō)明
權(quán)利要求
1.一種接口控制電路，用于控制主板上一預(yù)設(shè)的連接器選擇性地傳輸符合LPC接口協(xié)議或JTAG接口協(xié)議的信號(hào)，該連接器包括第一至第十引腳，其中第六引腳連接該主板的一待機(jī)電源，該第十引腳接地，該接口控制電路包括: 一開(kāi)關(guān)單元，包括第一端和第二端，該開(kāi)關(guān)單元的第一端通過(guò)第一電阻連接該待機(jī)電源，該開(kāi)關(guān)單元的第二端接地，當(dāng)該開(kāi)關(guān)單元的第一和第二端相連時(shí)，該開(kāi)關(guān)單元的第一端發(fā)出一低電平信號(hào)，當(dāng)該開(kāi)關(guān)單元的第一和第二端之間的連接斷開(kāi)時(shí)，該開(kāi)關(guān)單元的第一端發(fā)出一高電平信號(hào)； 一第一電子開(kāi)關(guān)，包括第一至第三端，該第一電子開(kāi)關(guān)的第一端連接該開(kāi)關(guān)單元的第一端，該第一電子開(kāi)關(guān)的第二端通過(guò)第二電阻連接該待機(jī)電源，該第一電子開(kāi)關(guān)的第三端接地，當(dāng)該第一電子開(kāi)關(guān)的第一端接收到一高電平信號(hào)時(shí)，該第一電子開(kāi)關(guān)導(dǎo)通，當(dāng)該第一電子開(kāi)關(guān)的第一端接收到一低電平信號(hào)時(shí)，該第一電子開(kāi)關(guān)截止； 一第二電子開(kāi)關(guān)，包括第一至第三端，該第二電子開(kāi)關(guān)的第一端連接該第一電子開(kāi)關(guān)的第一端，該第二電子開(kāi)關(guān)的第二端通過(guò)第三電阻連接該待機(jī)電源，該第二電子開(kāi)關(guān)的第三端接地，當(dāng)該第二電子開(kāi)關(guān)的第一端接收到一高電平信號(hào)時(shí)，該第二電子開(kāi)關(guān)導(dǎo)通，當(dāng)該第二電子開(kāi)關(guān)的第一端接收到一低電平信號(hào)時(shí)，該第二電子開(kāi)關(guān)截止； 一第一電子開(kāi)關(guān)芯片，包括第一至第四組數(shù)據(jù)引腳、第一至第二使能端，其中每一組數(shù)據(jù)引腳包括四個(gè)數(shù)據(jù)引腳，該第一電子開(kāi)關(guān)芯片的第一組數(shù)據(jù)引腳分別連接該主板上的平臺(tái)控制中樞的第一至第四LPC數(shù)據(jù)引腳，該第二組數(shù)據(jù)引腳中的三個(gè)數(shù)據(jù)引腳分別連接該平臺(tái)控制中樞的LPC控制引腳、LPC復(fù)位引腳和LPC時(shí)鐘引腳，該第二組數(shù)據(jù)引腳中的另一數(shù)據(jù)引腳接地，該第三組 數(shù)據(jù)引腳分別連接該連接器的第一至第四引腳，該第四組數(shù)據(jù)引腳中的三個(gè)數(shù)據(jù)引腳分別連接該連接器的第七至第九引腳，該第四組數(shù)據(jù)引腳中的另一數(shù)據(jù)引腳接地，該第一和第二使能端均連接該第一電子開(kāi)關(guān)的第二端，當(dāng)該第一和第二使能端均接收到一低電平信號(hào)時(shí)，該第一電子開(kāi)關(guān)芯片的第一和第三組數(shù)據(jù)引腳之間的數(shù)據(jù)通道以及該第二組和第四組數(shù)據(jù)引腳之間的數(shù)據(jù)通道均導(dǎo)通，當(dāng)該第一和第二使能端均接收到一高電平信號(hào)時(shí)，第一電子開(kāi)關(guān)芯片的第一和第三組數(shù)據(jù)引腳之間的數(shù)據(jù)通道以及該第二組和第四組數(shù)據(jù)引腳之間的數(shù)據(jù)通道均關(guān)閉；以及 一第二電子開(kāi)關(guān)芯片，包括第一和第二組數(shù)據(jù)引腳以及一使能端，其中每一組數(shù)據(jù)引腳包括四個(gè)數(shù)據(jù)引腳，該第二電子開(kāi)關(guān)芯片的第一組數(shù)據(jù)引腳分別連接該主板上的復(fù)雜可編程邏輯器的第一至第四信號(hào)引腳，該第二電子開(kāi)關(guān)芯片的第二組數(shù)據(jù)引腳中的三個(gè)引腳分別連接該連接器的第一至第三引腳，該第二電子開(kāi)關(guān)芯片的第二組數(shù)據(jù)引腳中的另一引腳連接該連接器的第五引腳，該第二電子開(kāi)關(guān)芯片的使能端連接該第二電子開(kāi)關(guān)的第二端，當(dāng)該第二電子開(kāi)關(guān)芯片的使能端接收到一低電平信號(hào)時(shí)，該第二電子開(kāi)關(guān)芯片的第一和第二組數(shù)據(jù)引腳之間的數(shù)據(jù)通道導(dǎo)通，當(dāng)該第二電子開(kāi)關(guān)芯片的使能端接收到一高電平信號(hào)時(shí)，該第二電子開(kāi)關(guān)芯片的第一和第二組數(shù)據(jù)引腳之間的數(shù)據(jù)通道關(guān)閉。
2.如權(quán)利要求1所述的接口控制電路，其特征在于:該接口控制電路還包括第四電阻，該第四電阻連接該開(kāi)關(guān)單元的第一端和該第一電子開(kāi)關(guān)第一端之間。
3.如權(quán)利要求1所述的接口控制電路，其特征在于:該開(kāi)關(guān)單元包括一端子座和跳帽，該端子座包括第一至第三金屬端子，該端子座的第一金屬端子通過(guò)一第五電阻連接該待機(jī)電源，該端子座的第二金屬端子即為該開(kāi)關(guān)單元的第一端，該端子座的第三金屬端子即為該開(kāi)關(guān)單元的第二端，該跳帽用于選擇性地使該端子座的第二和第三金屬端子相連或斷開(kāi)。
4.如權(quán)利要求1所述的接口控制電路，其特征在于:該第一電子開(kāi)關(guān)為三極管，該第一電子開(kāi)關(guān)的第一至第三端分別為該三極管的基極、集電極和發(fā)射極。
5.如權(quán)利要求1所述的接口控制電路，其特征在于:該第二電子開(kāi)關(guān)為三極管，該第二電子開(kāi)關(guān)的第一至第三端分別為該 三極管的基極、集電極和發(fā)射極。
全文摘要
一種接口控制電路，包括開(kāi)關(guān)單元、第一和第二電子開(kāi)關(guān)、第一和第二電子開(kāi)關(guān)芯片。當(dāng)該開(kāi)關(guān)單元發(fā)出高電平信號(hào)時(shí)至該第一電子開(kāi)關(guān)時(shí)，該第一電子開(kāi)關(guān)導(dǎo)通，使得該第一電子開(kāi)關(guān)芯片導(dǎo)通，該第二電子開(kāi)關(guān)截止，繼而使得該第二電子開(kāi)關(guān)芯片關(guān)閉，從而使得主板的一預(yù)設(shè)連接器與該主板的PCH進(jìn)行數(shù)據(jù)傳輸。當(dāng)該開(kāi)關(guān)單元發(fā)出低電平信號(hào)至該第一電子開(kāi)關(guān)時(shí)，該第一電子開(kāi)關(guān)截止，使得該第一電子開(kāi)關(guān)芯片關(guān)閉，該第二電子開(kāi)關(guān)導(dǎo)通，使得該第二電子開(kāi)關(guān)芯片導(dǎo)通，則該連接器與該主板的CPLD進(jìn)行數(shù)據(jù)傳輸。上述接口控制電路控制該連接器選擇性地傳輸符合LPC接口協(xié)議或JTAG接口協(xié)議的信號(hào)。
文檔編號(hào)G06F13/40GK103176936SQ20111044037
公開(kāi)日2013年6月26日 申請(qǐng)日期2011年12月26日 優(yōu)先權(quán)日2011年12月26日
發(fā)明者黎潔 申請(qǐng)人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司