專利名稱：系統(tǒng)錯誤的輔助分析方法及其裝置的制作方法
技術領域：
本發(fā)明涉及一種輔助分析方法及其裝置，特別涉及一種系統(tǒng)錯誤的輔助分析方法及其裝置。
背景技術：
一般而言，服務器系統(tǒng)系利用可程序化邏輯裝置作為基板(Baseboard)信號的控制裝置。其中，可程序化邏輯裝置具有頂層模塊(Top module)與多個功能模塊，頂層模塊串接每一功能模塊?？沙绦蚧壿嬔b置可通過頂層模塊接收并傳輸來自外部輸入裝置的輸入數據至對應的功能模塊、輸出來自功能模塊的輸出數據至對應的外部輸出裝置以及傳輸外部雙向總線裝置與功能模塊之間的總線數據，進而使可程序化邏輯裝置可控制并處理服務器系統(tǒng)中輸入裝置、輸出裝置與雙向總線裝置所有輸出與接收的信號。
此外，可程序化邏輯裝置也具有記憶體空間，以儲存當下基板(Baseboard)上的相關信號。而可程序化邏輯裝置可將儲存于記憶體空間的數據輸出，以讓使用者或管理者能得知當下基板上的狀況。但由于上述記憶體空間僅能儲存當下基板(Baseboard)上的相關信號，使得服務器系統(tǒng)于運作上出現錯誤或提供服務器系統(tǒng)的電力突然中斷時，服務器系統(tǒng)不易分析使服務器系統(tǒng)運作錯誤或電力突然中斷的原因。發(fā)明內容
有鑒于此，本發(fā)明的目的在于提出一種系統(tǒng)錯誤的輔助分析方法及其裝置，藉以解決現有技術所存在的問題。
依據本發(fā)明所揭露的系統(tǒng)錯誤的輔助分析方法的一實施例，系統(tǒng)錯誤的輔助分析方法適用于一系統(tǒng)錯誤的輔助分析裝置，其中系統(tǒng)錯誤的輔助分析裝置接收一中斷信號，且包括一頂層模塊。系統(tǒng)錯誤的輔助分析方法包括:儲存頂層模塊所傳輸的N筆輸入數據、M筆輸出數據與P筆總線數據，其中N、M與P為正整數；當接收中斷信號時，判斷N、M或P的值是否大于或等于二 ；若N大于或等于二，輸出第N筆輸入數據與第N-1筆輸入數據，其中第N筆輸入數據為接收中斷信號時所儲存；若M大于或等于二，輸出第M筆輸出數據與第M-1筆輸出數據，其中第M筆輸出數據為接收中斷信號時所儲存；以及若P大于或等于二，輸出第P筆總線數據與第P-1筆總線數據，其中第P筆總線數據為接收中斷信號時所儲存。
依據本發(fā)明所揭露的系統(tǒng)錯誤的輔助分析裝置的一實施例，系統(tǒng)錯誤的輔助分析裝置電性耦接至少一輸入裝置、至少一輸出裝置與至少一雙向總線裝置，系統(tǒng)錯誤的輔助分析裝置接收一中斷信號。系統(tǒng)錯誤的輔助分析裝置包括一頂層模塊與一儲存模塊，儲存模塊耦接頂層模塊。頂層模塊用以接收來自至少一輸入裝置的N筆輸入數據、輸出M筆輸出數據予至少一輸出裝置以及傳輸至少一雙向總線裝置與系統(tǒng)錯誤的輔助分析裝之間的P筆總線數據，其中N、M與P為正整數。儲存模塊用以儲存N筆輸入數據、M筆輸出數據與P筆總線數據。
其中，當系統(tǒng)錯誤的輔助分析裝置接收中斷信號時，系統(tǒng)錯誤的輔助分析裝置判斷N、M或P的值是否大于或等于二，若N大于或等于二，儲存模塊輸出第N筆輸入數據與第N-1筆輸入數據，其中第N筆輸入數據為接收中斷信號時所儲存；若M大于或等于二，儲存模塊輸出第M筆輸出數據與第M-1筆輸出數據，其中第M筆輸出數據為接收中斷信號時所儲存；若P大于或等于二，儲存模塊輸出第P筆總線數據與第P-1筆總線數據，其中第P筆總線數據為接收中斷信號時所儲存。
依據本發(fā)明所揭露的系統(tǒng)錯誤的輔助分析方法及其裝置的實施例，可通過儲存模塊儲存頂層模塊所傳輸的每一筆輸入數據、每一筆輸出數據與每一筆總線數據，使得系統(tǒng)錯誤的輔助分析裝置接收中斷信號時可輸出兩筆輸入數據、兩筆輸出數據或兩筆總線數據(即系統(tǒng)錯誤的輔助分析裝置接收中斷信號時所儲存的輸入數據、輸出數據或總線數據以及系統(tǒng)錯誤的輔助分析裝置接收中斷信號之前所儲存的輸入數據、輸出數據或總線數據)，進而使配置有系統(tǒng)錯誤的輔助分析裝置的系統(tǒng)比對與分析系統(tǒng)錯誤的輔助分析裝置所輸出的數據，以獲得中斷信號產生的原因。
以下結合附圖和具體實施例對本發(fā)明進行詳細描述，但不作為對本發(fā)明的限定。


圖1A為依據本發(fā)明所揭露的系統(tǒng)錯誤的輔助分析裝置未接收中斷信號的一實施例結構示意圖1B為依據本發(fā)明所揭露的系統(tǒng)錯誤的輔助分析裝置接收中斷信號的一實施例結構示意圖2為圖1B所述的系統(tǒng)錯誤的輔助分析裝置執(zhí)行系統(tǒng)錯誤的輔助分析方法的一實施例流程圖3為依據圖1A的的輸入裝置、輸出裝置、雙向總線裝置、頂層模塊與儲存模塊的一實施例結構示意圖。
其中，附圖標記
20 輸入裝置
21 輸入數據
30 輸出裝置
31 輸出數據
40 雙向總線裝置
41 總線數據
50 功能模塊
60 頂層模塊
61 第一緩存單元
62 第二緩存單元
63 第三緩存單元
64 切換單元
70 儲存模塊
71 第一儲存區(qū)
71a 第一儲存單元
72第二儲存區(qū)
72a第二儲存單元
73第三儲存區(qū)
73a 第三儲存單元
80 中斷信號
90 特定信號
92 基板管理控制器
100 系統(tǒng)錯誤的輔助分析裝置
200 服務器系統(tǒng)具體實施方式
以下實施例是以系統(tǒng)錯誤的輔助分析裝置100為可程序化邏輯裝置(ComplexProgrammable Logic Device, CPLD)且應用于服務器系統(tǒng)200為例,但下述實施例并非用以限定本發(fā)明。
請參照圖1A與圖1B，分別為依據本發(fā)明所揭露的系統(tǒng)錯誤的輔助分析裝置未接收中斷信號與接收中斷信號的一實施例結構示意圖。在本實施例中，系統(tǒng)錯誤的輔助分析裝置100配置于服務器系統(tǒng)200中，且適于耦接四個輸入裝置20、兩個輸出裝置30與一個雙向總線裝置40,其中四 個輸入裝置20可分別為通用輸入(General Purpose Input, GPI)裝置，兩個輸出裝置30可分別為通用輸出(General Purpose Output, GP0)裝置,雙向總線裝置40可為低針腳數總線裝置(Low Pin Count Device, LPC Device),但本實施例并非用以限定本發(fā)明，實際系統(tǒng)錯誤的輔助分析裝置100所耦接的輸入裝置數量、輸出裝置數量與雙向總線裝置數量可依據實際需求進行調整。
系統(tǒng)錯誤的輔助分析裝置100可包括四個功能模塊50、頂層模塊60與儲存模塊70，每一功能模塊50耦接頂層模塊60，儲存模塊70耦接頂層模塊60，頂層模塊60耦接四個輸入裝置20、兩個輸出裝置30與雙向總線裝置40。在本實施例中，系統(tǒng)錯誤的輔助分析裝置100所包括的功能模塊數量為四個，但本實施例并非用以限定本發(fā)明。
其中，頂層模塊60用以傳輸來自每一輸入裝置20的N筆輸入數據21至對應的功能模塊50、輸出來自每一功能模塊50的M筆輸出數據31至對應的輸出裝置30以及傳輸雙向總線裝置40與每一功能模塊50之間的P筆總線數據41，其中N、M與P為正整數。儲存模塊70用以儲存頂層模塊60所傳輸的N筆輸入數據21、M筆輸出數據31與P筆總線數據41，也就是說，儲存模塊70用以儲存系統(tǒng)錯誤的輔助分析裝置100所接收或輸出的每一筆輸入數據21、每一筆輸出數據31與每一筆總線數據41。
請參照圖1A、圖1B與圖2，圖2為圖1B所述的系統(tǒng)錯誤的輔助分析裝置執(zhí)行系統(tǒng)錯誤的輔助分析方法的一實施例流程圖。系統(tǒng)錯誤的輔助分析方法包括:
步驟202:儲存頂層模塊所傳輸的N筆輸入數據、M筆輸出數據與P筆總線數據，其中N、M與P為正整數；
步驟204:當接收中斷信號時，判斷N、M或P的值是否大于或等于二 ；
步驟206:若N大于或等于二，輸出第N筆輸入數據與第N_1筆輸入數據，其中第N筆輸入數據為接收中斷信號時所儲存的輸入數據；
步驟208:若M大于或等于二，輸出第M筆輸出數據與第M-1筆輸出數據，其中第M筆輸出數據為接收中斷信號時所儲存的輸出數據；以及
步驟210:若P大于或等于二，輸出第P筆總線數據與第P-1筆總線數據，其中第P筆總線數據為接收中斷信號時所儲存的總線數據。
當系統(tǒng)錯誤的輔助分析裝置100未接收中斷信號80時，系統(tǒng)錯誤的輔助分析裝置100通過頂層模塊60接收每一筆輸入數據21、輸出每一筆輸出數據31與傳輸的每一筆總線數據41。當頂層模塊60輸入每一筆輸入數據21、輸出每一筆輸出數據31與傳輸每一筆總線數據41時，儲存模塊70讀取并儲存頂層模塊60所接收的每一筆輸入數據21、頂層模塊60所輸出的每一筆輸出數據31與頂層模塊60所傳輸的每一筆總線數據41 (即步驟202)。其中，中斷信號80可為服務器系統(tǒng)200的中央處理器(未繪制)所傳輸的錯誤信號或電力故障信號。
其中，頂層模塊60可包括第一緩存單元61、第二緩存單元62與第三緩存單元63。第一緩存單元61用以緩存來自每一輸入裝置20的單筆輸入數據21，第二緩存單元62用以緩存來自每一輸出裝置30的單筆輸出數據31，第三緩存單元63用以緩存?zhèn)鬏斢陔p向總線裝置40與每一功能模塊50之間的單筆總線數據41。其中，單筆輸入數據21可為一位元(位)輸入數據，單筆輸出數據31可為一位元輸出數據，單筆總線數據41的數據量可為但不限于二十八個位元。當每一筆總線數據41的每一位元數據皆傳輸至第三緩存單元63 (SP第三緩存單元63緩存完整的每一筆總線數據41)時，頂層模塊60將第三緩存單元63所緩存的每一筆總線數據41傳輸至雙向總線裝置40或對應的功能模塊50。換句話說，儲存模塊70所儲存的每一筆總線數據41也為完整的數據。
此外，頂層模塊60還可包括切換單元64。當系統(tǒng)錯誤的輔助分析裝置100未接收該中斷信號80時，切換單元64耦接雙向總線裝置40與第三緩存單元63，使得每一筆總線數據41可于雙向總線裝置40與第三緩存單元63之間傳輸。
請參照圖3，為依據圖1A的輸入裝置、輸出裝置、雙向總線裝置、頂層模塊與儲存模塊的一實施例結構示意圖。在本實施例中，儲存模塊70包括第一儲存區(qū)71、第二儲存區(qū)72與第三儲存區(qū)73。第一儲存區(qū)71用以儲存每一筆輸入數據21，第二儲存區(qū)72用以儲存每一筆輸出數據31，第三儲存區(qū)73用以儲存每一筆總線數據41。其中，第一儲存區(qū)71、第二儲存區(qū)72與第三儲存區(qū)73皆為串接輸入(serial-1n)的儲存區(qū)。
更詳細地說，第一儲存區(qū)71可包括但不限于兩個第一儲存單元71a，每一第一儲存單元71a用以儲存每一輸入裝置20的單一筆輸入數據21 (即圖3圖面中第一儲存單元71a的每一方框)。其中，第2個第一儲存單元71a (即圖3圖面最左邊的第一儲存單元71a)所儲存的輸入數據21是為最晚儲存于第一儲存區(qū)71的輸入數據21，第I個第一儲存單元71a(即圖3圖面最右邊的第一儲存單元71a)所儲存的輸入數據21是為最先儲存于第一儲存區(qū)71的輸入數據21。當第一儲存區(qū)71所接收的輸入數據21的數量大于2時，將第I個第一儲存單元71a所儲存的輸入數據21刪除，并將第2個第一儲存單元71a所儲存的輸入數據21位移至第I個第一儲存單元71a中。在本實施例中，第一儲存單元71a的數量可為兩個，每一輸入裝置20所傳輸的每一筆輸入數據21可為但不限于一位元數據，每一第一儲存單元71a所儲存的數據量可為四個位元數據，但本實施例并非用以限定本發(fā)明。
第二儲存區(qū)72可包括但不限于兩個第二儲存單元72a，每一第二儲存單元72a用以儲存每一輸出裝置.30的單一筆輸出數據31 (即圖3圖面中第二儲存單元72a的每一方框)。第2個第二儲存單元72a(即圖3圖面最左邊的第二儲存單元72a)所儲存的輸出數據31是為最晚儲存于第二儲存區(qū)72的輸出數據31，第I個第二儲存單元72a(即圖3圖面最右邊的第二儲存單元72a)所儲存的輸出數據31是為最先儲存于第二儲存區(qū)71的輸出數據31。當第二儲存區(qū)72所儲存的輸出數據31的數量大于二時，將第I個第二儲存單元72a所儲存的輸出數據31刪除，并將第2個第二儲存單元72a所儲存的輸出數據31位移至第L-1個第二儲存單元72a。在本實施例中，第二儲存單元72a的數量可為兩個，每一輸出裝置20所接收的每一筆輸出數據31可為但不限于一位元數據，每一第二儲存單元72a所儲存的數據量可為兩個位元數據，但本實施例并非用以限定本發(fā)明。
第三儲存區(qū)73可包括但不限兩個第三儲存單元73a，每一第三儲存單元73a用以儲存單一筆總線數據41。第2個第三儲存單元73a所儲存的總線數據41 (即圖3圖面最左邊的第三儲存單元73a)是為最晚儲存于第三儲存區(qū)73的總線數據41，第I個第三儲存單元73a(即圖3圖面最右邊的第三儲存單元73a)所儲存的總線數據41系為最先儲存于第三儲存區(qū)73的總線數據41。當第三儲存區(qū)73所接收的總線數據41的數量大于二時，將第I個第三個儲存單元73a所儲存的總線數據41刪除，并將第2個第三儲存單元73a所儲存的總線數據41位移至第I個第三儲存單元73a。在本實施例中，第三儲存單元73a的數量可為兩個，雙向總線裝置40或每一功能模塊50所接收的每一筆總線數據41可為但不限于二十八位元數據，每一第三儲存單元73a所儲存的數據量可為二十八位元數據，但本實施例并非用以限定本發(fā)明。
請繼續(xù)參照圖1B與圖2，當系統(tǒng)錯誤的輔助分析裝置100接收中斷信號80時，切換單元64耦接雙向總線裝置40與儲存模塊70。系統(tǒng)錯誤的輔助分析裝置100判斷N、M或P是否大于或等于二(即步驟204)。若系統(tǒng)錯誤的輔助分析裝置100判斷N大于或等于二，輸出第N筆輸入數據21與第N-1筆輸入數據21，其中第N筆輸入數據21為系統(tǒng)錯誤的輔助分析裝置100接收中斷信號80時所儲存的輸入數據21 (即步驟206)。若系統(tǒng)錯誤的輔助分析裝置100判斷M大于或等于二，系統(tǒng)錯誤的輔助分析裝置100輸出第M筆輸出數據31與第M-1筆輸出數據31，其中第M筆輸出數據31為系統(tǒng)錯誤的輔助分析裝置100接收中斷信號80時所儲存的輸出數據31 (即步驟208)。若系統(tǒng)錯誤的輔助分析裝置100判斷P大于或等于二，輸出第P筆總線數據41與第P-1筆總線數據41，其中第P筆總線數據41為系統(tǒng)錯誤的輔助分析裝置100接收中斷信號80時所儲存的總線數據41 (即步驟210)。
接著，服務器系統(tǒng)200接收并分析系統(tǒng)錯誤的輔助分析裝置100因接收中斷信號80所輸出的數據(即兩筆輸入數據21、兩筆輸出數據31與兩筆總線數據41)，以獲得中斷信號80產生的原因。上述步驟206至步驟210可分別執(zhí)行或同步執(zhí)行，實際執(zhí)行步驟206至步驟210順序可依據實際需求進行調整。
此外，系統(tǒng)錯誤的輔助分析方法還可包括:當接收中斷信號且N、M與P的值皆小于二時，輸出特定信號(即步驟212)。更詳細地說，當系統(tǒng)錯誤的輔助分析裝置100接收中斷信號80且判斷N、M與P的值皆小于二時，例如但不限于服務器系統(tǒng)200剛開始啟動時系統(tǒng)錯誤的輔助分析裝置100即接收到中斷信號80，系統(tǒng)錯誤的輔助分析裝置100輸出特定信號90至基板管理控制器92 (Baseboard Management Controller,BMC),以通知服務器系統(tǒng)200儲存模塊70無法提供完整的數據進行除錯的分析。其中，特定信號90可具有特定的旗標(Flag)。舉例而言，系統(tǒng)錯誤的輔助分析裝置100可設置特定信號90所具有的特定旗標為I時表示儲存模塊70無法提供完整的數據進行除錯的分析。換句話說，系統(tǒng)錯誤的輔助分析裝置100可設置特定信號90所具有的特定旗標為O時表示儲存模塊70無法提供完整的數據進行除錯的分析。
依據本發(fā)明所揭露的系統(tǒng)錯誤的輔助分析方法及其裝置的實施例，可通過儲存模塊儲存頂層模塊所傳輸的每一筆輸入數據、每一筆輸出數據與每一筆總線數據，使得系統(tǒng)錯誤的輔助分析裝置接收中斷信號時可輸出兩筆輸入數據、兩筆輸出數據或兩筆總線數據(即系統(tǒng)錯誤的輔助分析裝置接收中斷信號時所儲存的輸入數據、輸出數據或總線數據以及系統(tǒng)錯誤的輔助分析裝置接收中斷信號之前所儲存的輸入數據、輸出數據或總線數據)，進而使配置有系統(tǒng)錯誤的輔助分析裝置的系統(tǒng)比對與分析系統(tǒng)錯誤的輔助分析裝置所輸出的數據，以獲得中斷信號產生的原因。當儲存模塊所儲存的輸入數據、輸出數據或總線數據的數量皆小于兩筆(例如服務器系統(tǒng)剛開始啟動)且系統(tǒng)錯誤的輔助分析裝置接收中斷信號時，系統(tǒng)錯誤的輔助分析裝置輸出特定信號，以通知服務器系統(tǒng)沒有完整的數據可進行除錯分析。
當然，本發(fā)明還可有其他多種實施例，在不背離本發(fā)明精神及其實質的情況下，熟悉本領域的技術人員當可根據本發(fā)明作出各種相應的改變和變形，但這些相應的改變和變形都應屬于本發(fā)明所附的權利要求的保護范圍。
權利要求
1.一種系統(tǒng)錯誤的輔助分析方法，適用于一系統(tǒng)錯誤的輔助分析裝置，該系統(tǒng)錯誤的輔助分析裝置系接收一中斷信號，且包括一頂層模塊，其特征在于，該系統(tǒng)錯誤的輔助分析方法包括: 儲存該頂層模塊所傳輸的N筆輸入數據、M筆輸出數據與P筆總線數據，其中N、M與P為正整數； 當接收該中斷信號時，判斷N、M或P的值是否大于或等于二 ； 若N大于或等于二,輸出第N筆該輸入數據與第N-1筆該輸入數據，其中第N筆該輸入數據為接收到該中斷信號時所儲存； 若M大于或等于二,輸出第M筆該輸出數據與第M-1筆該輸出數據，其中第M筆該輸出數據為接收到該中斷信號時所儲存；以及 若P大于或等于二，輸出第P筆該總線數據與第P-1筆該總線數據，其中第P筆該總線數據為接收到該中斷信號時所儲存。
2.根據權利要求1所述的系統(tǒng)錯誤的輔助分析方法，其特征在于，還包括:當接收到該中斷信號且N、M與P的值皆小于二時，輸出一特定信號。
3.一種系統(tǒng)錯誤的輔助分析裝置，電性耦接至少一輸入裝置、至少一輸出裝置與至少一雙向總線裝置，該系統(tǒng)錯誤的輔助分析裝置系接收一中斷信號，其特征在于，該系統(tǒng)錯誤的輔助分析裝置包括: 一頂層模塊，用以接收來自該至少一輸入裝置的N筆輸入數據、輸出M筆輸出數據至該至少一輸出裝置以及傳輸該至少一雙向總線裝置與該系統(tǒng)錯誤的輔助分析裝置之間的P筆總線數據，其中N、M與P為正整數；以及 一儲存模塊，耦接該頂層模塊，該儲存模塊用以儲存該些輸入數據、該些輸出數據與該些總線數據； 其中，當該系統(tǒng)錯誤的輔助分析裝置接收到該中斷信號時，該系統(tǒng)錯誤的輔助分析裝置判斷N、M或P的值是否大于或等于二，若N大于或等于二，該儲存模塊輸出第N筆該輸入數據與第N-1筆該輸入數據，其中第N筆該輸入數據為接收到該中斷信號時所儲存；若M大于或等于二，該儲存模塊輸出第M筆該輸出數據與第M-1筆該輸出數據，其中第M筆該輸出數據為接收到該中斷信號時所儲存；若P大于或等于二，該儲存模塊輸出第P筆該總線數據與第P-1筆該總線數據，其中第P筆該總線數據為接收到該中斷信號時所儲存。
4.根據權利要求3所述的系統(tǒng)錯誤的輔助分析裝置，其特征在于，當該系統(tǒng)錯誤的輔助分析裝置接收該中斷信號且判斷N、M與P的值皆小于二時，該系統(tǒng)錯誤的輔助分析裝置輸出一特定信號。
5.根據權利要求3所述的系統(tǒng)錯誤的輔助分析裝置，其特征在于，該頂層模塊包括一第一緩存單元、一第二緩存單元與一第三緩存單元，該第一緩存單元用以緩存單筆的該些輸入數據其中之一，該第二緩存單元用以緩存單筆的該些輸出數據其中之一，該第三緩存單元用以緩存單筆的該些總線數據其中之一。
6.根據權利要求5所述的系統(tǒng)錯誤的輔助分析裝置，其特征在于，該頂層模塊包括一切換單元，當該系統(tǒng) 錯誤的輔助分析裝置未接收到該中斷信號時，該切換單元耦接該至少一雙向總線裝置與該第三緩存單元，當該系統(tǒng)錯誤的輔助分析裝置接收到該中斷信號時，該切換單元耦接該至少一雙向總線裝置與該儲存模塊。
7.根據權利要求3所述的系統(tǒng)錯誤的輔助分析裝置，其特征在于，該儲存模塊包括一第一儲存區(qū)、一第二儲存區(qū)與一第三儲存區(qū)，該第一儲存區(qū)用以儲存該些輸入數據，該第二儲存區(qū)用以儲存該些輸出數據，該第三儲存區(qū)用以儲存該些總線數據。
8.根據權利要求7所述的系統(tǒng)錯誤的輔助分析裝置，其特征在于，該第一儲存區(qū)、該第二儲存區(qū)與該第三儲存區(qū)皆為串接輸入的儲存區(qū)。
全文摘要
一種系統(tǒng)錯誤的輔助分析方法及其裝置，系統(tǒng)錯誤的輔助分析裝置包括儲存模塊與頂層模塊，儲存模塊耦接至頂層模塊。儲存模塊用以儲存頂層模塊所傳輸的每一筆輸入數據、每一筆輸出數據與每一筆總線數據。當系統(tǒng)錯誤的輔助分析裝置接收中斷信號時，系統(tǒng)錯誤的輔助分析裝置可輸出當時所儲存的輸入數據、輸出數據或總線數據以及系統(tǒng)錯誤的輔助分析裝置接收中斷信號之前所儲存的輸入數據、輸出數據或總線數據。因此，配置有系統(tǒng)錯誤的輔助分析裝置的系統(tǒng)可比對與分析系統(tǒng)錯誤的輔助分析裝置因接收中斷信號所輸出的數據，以供比對得知中斷信號產生的原因。
文檔編號G06F11/07GK103186431SQ20111046134
公開日2013年7月3日 申請日期2011年12月28日 優(yōu)先權日2011年12月28日
發(fā)明者陳嘉祥 申請人:英業(yè)達股份有限公司