專利名稱：一種可變換格式的圖像信號(hào)源發(fā)生裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種圖像信號(hào)源設(shè)備，具體涉及一種可變換格式的圖像信號(hào)源發(fā)生裝置。
背景技術(shù)：
圖像處理板全生產(chǎn)周期需要?dú)v經(jīng)焊接、調(diào)測試、子系統(tǒng)聯(lián)調(diào)、高低溫篩選試驗(yàn)、振 動(dòng)篩選試驗(yàn)等環(huán)節(jié)，其中，調(diào)測試、子系統(tǒng)聯(lián)調(diào)、高低溫篩選試驗(yàn)、振動(dòng)篩選試驗(yàn)等環(huán)節(jié)需要圖像信號(hào)源的配合工作才能完成。目前，產(chǎn)品用圖像處理板調(diào)測試時(shí)使用探測器組件作為圖像信號(hào)源使用，在產(chǎn)品初始研制階段，此種使用方法可能比較便捷。但是，當(dāng)進(jìn)入圖像處理板大批量生產(chǎn)之后，在其全生產(chǎn)周期會(huì)存在諸多問題①圖像處理板調(diào)測試時(shí)，不能保證圖像處理板是否正常工作，如果圖像處理板異常，有可能導(dǎo)致探測器組件的損壞；②圖像處理板高低溫篩選試驗(yàn)過程中，每套產(chǎn)品長達(dá)40個(gè)小時(shí)的工作時(shí)間，這樣會(huì)嚴(yán)重降低探測器組件的使用壽命；③振動(dòng)篩選試驗(yàn)過程中，圖像處理板產(chǎn)品需經(jīng)歷較長時(shí)間的振動(dòng)篩選，同樣，也會(huì)嚴(yán)重降低探測器組件的使用壽命?；谝陨显?，及圖像處理板大批量生產(chǎn)的需求，而且探測器組件具有價(jià)格昂貴、使用壽命較短的特點(diǎn)，不可能使用探測器組件作為圖像處理板調(diào)測試、篩選的信號(hào)源使用，需要設(shè)計(jì)成本合理、能滿足圖像處理板調(diào)測試、篩選等使用需求的圖像信號(hào)源發(fā)生裝置。
發(fā)明內(nèi)容本發(fā)明的目的在于提供一種成本合理、滿足圖像處理板調(diào)測試、篩選等使用需求的可變換格式的圖像信號(hào)源發(fā)生裝置。本發(fā)明所采用的技術(shù)方案是一種可變換格式的圖像信號(hào)源發(fā)生裝置包括主處理單元、存儲(chǔ)單元、電源、輸入接口單元、輸出接口單元及晶振；其中所述主處理單元由FPGA構(gòu)成,包括基準(zhǔn)時(shí)鐘生成模塊，輸出時(shí)序生成模塊，灰階基準(zhǔn)圖像生成模塊，棋盤格基準(zhǔn)圖像生成模塊，動(dòng)態(tài)基準(zhǔn)圖像生成模塊和輸出圖像類型選擇模塊。如上所述的一種可變換格式的圖像信號(hào)源發(fā)生裝置，其中所述輸入接口單元、輸出接口單元包括RS422差分信號(hào)接收、輸出芯片和LVDS信號(hào)輸入、輸出芯片。如上所述的一種可變換格式的圖像信號(hào)源發(fā)生裝置，其中所述晶振為29. 5MHz。如上所述的一種可變換格式的圖像信號(hào)源發(fā)生裝置，其中所述電源采用LINEAR公司的LT1764作為電源芯片。如上所述的一種可變換格式的圖像信號(hào)源發(fā)生裝置，其中所述RS422差分信號(hào)接收、輸出芯片分別為NSC公司的DS89C386、DS89C387芯片；所述LVDS信號(hào)輸入、輸出芯片分別為MAXM公司的MAX9248、MAX9247芯片。如上所述的一種可變換格式的圖像信號(hào)源發(fā)生裝置，其中所述主處理單元FPGA為 XILINX 公司的 XC3S400-PQ208 芯片。本發(fā)明的有益效果是I.本發(fā)明提供的一種可變換格式的圖像信號(hào)源發(fā)生裝置，由于組成圖像信號(hào)源系統(tǒng)所需的FPGA芯片、接口芯片、電源芯片、晶振等主要器件成本較低，可以達(dá)到既滿足使用要求，又節(jié)約成本的目的，適合于測試設(shè)備等所需較大批量需求的場合。2.另外，該圖像信號(hào)源發(fā)生裝置配備有RS422輸入接口芯片、RS422輸出接口芯片、LVDS輸入接口芯片、LVDS輸出接口芯片，由于FPGA芯片具有多次可編程性，在對FPGA固件進(jìn)行適應(yīng)性改進(jìn)升級后，也可滿足其它產(chǎn)品調(diào)測試、試驗(yàn)等的需求，軟硬件上均具備通用性。3.通過輸出圖像類型選擇生成灰階基準(zhǔn)圖像、棋盤格基準(zhǔn)圖像、動(dòng)態(tài)基準(zhǔn)圖像等可滿足不同圖像處理產(chǎn)品調(diào)測試、試驗(yàn)等的需求，并且擴(kuò)展性好。

圖I為本發(fā)明提供的一種可變換格式的圖像信號(hào)源發(fā)生裝置的硬件結(jié)構(gòu)示意圖；圖2為本發(fā)明提供的一種可變換格式的圖像信號(hào)源發(fā)生裝置的圖像信號(hào)源處理模塊示意圖；圖3為圖像信號(hào)源時(shí)序；圖4灰階基準(zhǔn)圖；圖5棋盤格基準(zhǔn)圖。
具體實(shí)施方式
以下結(jié)合附圖和實(shí)施例對本發(fā)明的一種可變換格式的圖像信號(hào)源發(fā)生裝置作進(jìn)一步介紹如圖I所示，一種可變換格式的圖像信號(hào)源發(fā)生裝置包括主處理單元、存儲(chǔ)單元、電源、輸入接口單元、輸出接口單元及晶振。主處理單元由FPGA構(gòu)成。該FPGA實(shí)現(xiàn)對輸入接口芯片、輸出接口芯片的初始化配置；完成對輸入接口單元輸入圖像的緩存功能；根據(jù)不同的需求編寫相應(yīng)的時(shí)序，通過輸出接口單元輸出標(biāo)準(zhǔn)測試圖像數(shù)據(jù)或是將接收到的圖像輸出。本實(shí)施例中，F(xiàn)PGA選擇XILINX公司的XC3S400-PQ208為主控芯片，該FPGA具有8064個(gè)邏輯單元(LC)，4個(gè)DCM，288Kbits Block Ram，最大141個(gè)用戶1/0，完全滿足FPGA硬件邏輯設(shè)計(jì)所需資源的要求。存儲(chǔ)單元FLASH主要用于存儲(chǔ)FPGA固件程序，以便上電后，F(xiàn)PGA芯片能夠自動(dòng)加載程序進(jìn)行工作。電源輸入電壓+12. 0V，通過電源芯片分別產(chǎn)生提供輸入輸出接口芯片的+5. 0V、提供FPGA等正常工作的+1. 2V、+2. 5V、+3. 3V電壓。本實(shí)施例中，采用LINEAR公司的LT1764作為電源芯片，完成由 +12. OV 至 +5. 0V,+5. OV 至 +3. 3V、+5. OV 至 +2. 5V 及 +5. OV 至 +1. 2V的轉(zhuǎn)換工作。輸入接口單元、輸出接口單元用于RS422圖像信號(hào)輸入與輸出，LVDS圖像信號(hào)輸入與輸出；RS422圖像信號(hào)輸入與輸出需選擇滿足RS422電氣標(biāo)準(zhǔn)的差分信號(hào)輸入芯片、滿足RS422電氣標(biāo)準(zhǔn)的差分信號(hào)輸出芯片；LVDS圖像信號(hào)輸入與輸出需滿足LVDS電氣標(biāo)準(zhǔn)、的LVDS信號(hào)輸入芯片及滿足LVDS電氣標(biāo)準(zhǔn)的LVDS信號(hào)輸出芯片。本實(shí)施例中，采用NSC公司的DS89C386作為RS422差分信號(hào)接收芯片用于RS422圖像信號(hào)輸入，該芯片具有12路RS422差分信號(hào)的接受能力，兩枚芯片即可滿足圖像所需19路信號(hào)的能力。采用NSC公司的DS89C387作為RS422差分信號(hào)輸出芯片RS422圖像信號(hào)輸出，該芯片具有12路RS422差分信號(hào)的輸出能力，兩枚芯片即可滿足圖像所需19路信號(hào)的能力。采用MAXM公司的MAX9248作為LVDS解串器用于LVDS圖像信號(hào)輸入，該芯片能夠在傳輸數(shù)據(jù)和控制信號(hào)階段對27位數(shù)據(jù)進(jìn)行解串處理。傳送數(shù)據(jù)時(shí)，LVDS串行輸入轉(zhuǎn)換位18位并行視頻數(shù)據(jù)；傳送控制信號(hào)時(shí)，輸入轉(zhuǎn)換為9位并行控制信號(hào)。獨(dú)立的視頻和控制信號(hào)傳輸能夠降低串行數(shù)據(jù)速率。采用MAXIM公司的MAX9247作為LVDS串行器用于LVDS圖像信號(hào)輸出，該芯片可將27位并行數(shù)據(jù)轉(zhuǎn)換位串行數(shù)據(jù)輸出，18位視頻數(shù)據(jù)和9位控制數(shù)據(jù)經(jīng)過編碼，復(fù)用到串行接口，可降低串行數(shù)據(jù)速率。晶振選擇為29. 5MHz，根據(jù)實(shí)際需要在FPGA內(nèi)部進(jìn)行分頻處理，以滿足使用要求。如圖2所示，主處理單元FPGA主要包括以下幾個(gè)模塊(I).基準(zhǔn)時(shí)鐘生成模塊，該模塊的主要功能是通過分頻的方式將晶振產(chǎn)生的29. 5MHz時(shí)鐘信號(hào)進(jìn)行四分頻生成滿足時(shí)序要求的7. 375MHz基準(zhǔn)時(shí)鐘信號(hào)；(2).輸出時(shí)序生成模塊,生成與規(guī)定輸出時(shí)序一致的由場同步信號(hào)、行同步信號(hào)、點(diǎn)時(shí)鐘信號(hào)、16bit數(shù)據(jù)信號(hào)組成的圖像信號(hào)源信號(hào)，其時(shí)序如圖3所示；(3).灰階基準(zhǔn)圖像生成模塊，根據(jù)使用要求生成大小為256行、320列的灰階圖像，圖像灰度變化范圍0 255，即第一行數(shù)據(jù)值為0，第二行數(shù)據(jù)值為2……，第256行數(shù)據(jù)值為255，保證每行中各列取相同值，灰階基準(zhǔn)圖示意圖如圖4所示；(4).棋盤格基準(zhǔn)圖像生成模塊，根據(jù)使用要求生成大小為256行、320列的棋盤格圖像，圖像灰度分別為OxAAAA、0x5555，棋盤格基準(zhǔn)圖示意圖如圖5所示；(5).動(dòng)態(tài)基準(zhǔn)圖像生成模塊，根據(jù)使用要求生成大小為256行、320列的動(dòng)態(tài)變化圖像表現(xiàn)為屏幕上按一定軌跡滾動(dòng)的矩形窗圖像或其它形狀窗圖像；(6).輸出圖像類型選擇模塊，根據(jù)外接控制選擇不同模式的輸出圖像類型，例如灰階基準(zhǔn)圖像、棋盤格基準(zhǔn)圖像、動(dòng)態(tài)基準(zhǔn)圖像等。FPGA硬件邏輯設(shè)計(jì)，通過FPGA專用的設(shè)計(jì)平臺(tái)，設(shè)計(jì)基準(zhǔn)時(shí)鐘生成模塊，輸出時(shí)序生成模塊，灰階基準(zhǔn)圖像生成模塊，棋盤格基準(zhǔn)圖像生成模塊，動(dòng)態(tài)基準(zhǔn)圖像生成模塊，輸出圖像類型選擇模塊等功能。通過以上設(shè)計(jì)，該圖像信號(hào)源發(fā)生裝置能夠滿足圖像處理板調(diào)試、測試、高低溫試驗(yàn)、摸底試驗(yàn)的所需的要求。通過更新升級FPGA固件程序可以實(shí)現(xiàn)滿足不同時(shí)序要求圖像信號(hào)源的能力。是一種成本低廉、適用性廣、性能可靠的圖像信號(hào)源裝置。本實(shí)用新型不局限于實(shí)施例中給出的具體芯片型號(hào)，本領(lǐng)域技術(shù)人員可根據(jù)實(shí)際需要選擇實(shí)現(xiàn)該類功能的芯片型號(hào)。
權(quán)利要求1.一種可變換格式的圖像信號(hào)源發(fā)生裝置，其特征在于包括主處理單元FPGA、電源、與FPGA相連的存儲(chǔ)單元、輸入接口單元、輸出接口單元及晶振；所述輸入接口單元、輸出接口單元包括RS422差分信號(hào)接收、輸出芯片和LVDS信號(hào)輸入、輸出芯片；所述電源采用LINEAR公司的LT1764作為電源芯片。
2.根據(jù)權(quán)利要求I所述的一種可變換格式的圖像信號(hào)源發(fā)生裝置，其特征在于所述晶振為29. 5MHz。
3.根據(jù)權(quán)利要求I所述的一種可變換格式的圖像信號(hào)源發(fā)生裝置，其特征在于所述RS422差分信號(hào)接收、輸出芯片分別為NSC公司的DS89C386、DS89C387芯片；所述LVDS信號(hào)輸入、輸出芯片分別為MAXM公司的MAX9248、MAX9247芯片。
4.根據(jù)權(quán)利要求I所述的一種可變換格式的圖像信號(hào)源發(fā)生裝置，其特征在于所述主處理單元FPGA為XILINX公司的XC3S400-PQ208芯片。
專利摘要本實(shí)用新型涉及一種圖像信號(hào)源設(shè)備，具體涉及一種可變換格式的圖像信號(hào)源發(fā)生裝置。目的在于滿足圖像處理板調(diào)測試、篩選且成本合理。該圖像信號(hào)源發(fā)生裝置包括主處理單元、存儲(chǔ)單元、電源、輸入接口單元、輸出接口單元及晶振；其中所述主處理單元由FPGA構(gòu)成，包括基準(zhǔn)時(shí)鐘生成模塊，輸出時(shí)序生成模塊，灰階基準(zhǔn)圖像生成模塊，棋盤格基準(zhǔn)圖像生成模塊，動(dòng)態(tài)基準(zhǔn)圖像生成模塊和輸出圖像類型選擇模塊。該圖像信號(hào)源發(fā)生裝置成本低，擴(kuò)展性好，適合于測試設(shè)備等所需較大批量需求的場合。
文檔編號(hào)G06F3/14GK202362765SQ20112032330
公開日2012年8月1日 申請日期2011年8月31日 優(yōu)先權(quán)日2011年8月31日
發(fā)明者成明偉, 王躍陽 申請人:中國航天科工集團(tuán)第三研究院第八三五八研究所