專利名稱：基于分區(qū)的漏電功率優(yōu)化的制作方法
技術(shù)領(lǐng)域：
本公開內(nèi)容主要地涉及電子設(shè)計(jì)自動(dòng)化。更具體而言，本公開內(nèi)容涉及用于基于分區(qū)(zone)的漏電功率優(yōu)化的方法和裝置
背景技術(shù)：
半導(dǎo)體技術(shù)的發(fā)展目前使得有可能向單個(gè)半導(dǎo)體芯片上集成大規(guī)模系統(tǒng)。半導(dǎo)體集成密度的這一巨大增加已經(jīng)使得高效執(zhí)行漏電功率優(yōu)化明顯更有挑戰(zhàn)性。電路的漏電功率是電路在電路的金屬氧化物半導(dǎo)體(MOS)晶體管未接通或者關(guān)斷時(shí)耗散的功率數(shù)量。注意，存在在晶體管的速度與漏電功率之間的折衷。具體而言，具有更低閾值電壓(Vth)的晶體管可以比具有高Vth的晶體管更快接通和關(guān)斷，這是因?yàn)樾枰郊訒r(shí)間以朝著Vth斜升這些晶體管的輸入電壓。然而，具有高Vth的晶體管具有比具有低Vth的晶體管更少的漏電功率。遺憾的是，常規(guī)漏電功率優(yōu)化技術(shù)效率低和/或生成不良結(jié)果質(zhì)量(QoR)。如果變換未違背任何設(shè)計(jì)要求，則可以通過將邏輯門替換為耗散更低漏電功率的另一功能等效邏輯門來改進(jìn)電路設(shè)計(jì)的漏電功率。具體而言，對(duì)于每個(gè)變換，常規(guī)技術(shù)通常執(zhí)行大量計(jì)算以確定變換是否違背任何定時(shí)度量。另外，常規(guī)漏電功率優(yōu)化技術(shù)在搜尋用于改進(jìn)電路設(shè)計(jì)的漏電功率的每個(gè)機(jī)會(huì)時(shí)嘗試變換電路設(shè)計(jì)的每個(gè)邏輯門。

發(fā)明內(nèi)容
一些實(shí)施例提供用于優(yōu)化包括一組邏輯門的電路設(shè)計(jì)的漏電功率的技術(shù)和系統(tǒng)。該系統(tǒng)選擇用于邏輯門的漏電功率減少變換并且確定在邏輯門周圍的分區(qū)。這一分區(qū)包括邏輯門的扇出中的在第一預(yù)定級(jí)數(shù)內(nèi)、邏輯門的扇入以及邏輯門的扇入的扇出中的在第二預(yù)定級(jí)數(shù)內(nèi)的邏輯門。該系統(tǒng)在分區(qū)內(nèi)傳播到達(dá)時(shí)間以獲得在分區(qū)的終點(diǎn)的更新松弛值。然后，響應(yīng)于確定在分區(qū)的終點(diǎn)的更新松弛值未降低一個(gè)或者多個(gè)電路定時(shí)度量，該系統(tǒng)將漏電功率減少變換應(yīng)用于邏輯門。另一方面，如果一個(gè)或者多個(gè)定時(shí)度量降低，則該系統(tǒng)可以拒絕變換。在分區(qū)的終點(diǎn)的電路定時(shí)度量可以包括但不限于最壞消極松弛(WNS)度量和/或總消極松弛(TNS)度量。該系統(tǒng)可以保持對(duì)哪些所需時(shí)間為過時(shí)的跟蹤并且在需要的基礎(chǔ)上更新它們。具體而言，在計(jì)算在分區(qū)的終點(diǎn)的電路定時(shí)度量之前，如果終點(diǎn)的所需時(shí)間為過時(shí)，則該系統(tǒng)可以更新它們。另外，在應(yīng)用所選變換之后，該系統(tǒng)可以確定從分區(qū)的終點(diǎn)向后延伸的邏輯錐形并且將與邏輯錐形中的邏輯門的端子關(guān)聯(lián)的所需時(shí)間標(biāo)記為過時(shí)。在一些實(shí)施例中，該系統(tǒng)確定用于處理邏輯門的反向分級(jí)處理順序并且根據(jù)處理順序選擇用于優(yōu)化的邏輯門。為了確定處理順序，該系統(tǒng)可以將級(jí)別與每個(gè)邏輯門關(guān)聯(lián)，使得每個(gè)邏輯門的級(jí)別大于與電耦合到邏輯門的扇入的邏輯門關(guān)聯(lián)的最高級(jí)別。然后，該系統(tǒng)可以按照關(guān)聯(lián)的級(jí)別的降序?qū)壿嬮T排序。該系統(tǒng)也可以使用與邏輯門關(guān)聯(lián)的漏電潛力以確定處理順序。注意邏輯門的漏電、潛力指示邏輯門的漏電功率可減少的數(shù)量或者程度。在一些實(shí)施例中，該系統(tǒng)可以基于漏電潛力將邏輯門與漏電潛力倉(cāng)(bin)關(guān)聯(lián)。注意漏電潛力倉(cāng)與漏電潛力值范圍關(guān)聯(lián)。


圖I圖示了在集成電路的設(shè)計(jì)和制作工藝中的各種階段。圖2圖示了如何在電路設(shè)計(jì)中傳播定時(shí)信息。圖3呈現(xiàn)如下流程圖，該流程示了根據(jù)本發(fā)明一些實(shí)施例的用于優(yōu)化電路設(shè)計(jì)的漏電功率的過程。圖4圖示了根據(jù)本發(fā)明一些實(shí)施例的在邏輯門周圍的分區(qū)。圖5呈現(xiàn)如下流程圖，該流程示了根據(jù)本發(fā)明一些實(shí)施例的用于確定用于處理電路設(shè)計(jì)的邏輯門的處理順序的過程。
圖6圖示了根據(jù)本發(fā)明一些實(shí)施例的與電路設(shè)計(jì)的邏輯門關(guān)聯(lián)的拓?fù)浼?jí)別。圖7呈現(xiàn)如下流程圖，該流程示了根據(jù)本發(fā)明一些實(shí)施例的用于確定用于處理電路設(shè)計(jì)的邏輯門的處理順序的過程。圖8圖示了根據(jù)本發(fā)明一些實(shí)施例的一組漏電潛力倉(cāng)和示例處理順序。圖9圖示了根據(jù)本發(fā)明一些實(shí)施例的計(jì)算機(jī)系統(tǒng)。圖10圖示了根據(jù)本發(fā)明一些實(shí)施例的裝置。
具體實(shí)施例方式呈現(xiàn)下文描述以使本領(lǐng)域技術(shù)人員能夠?qū)崿F(xiàn)和運(yùn)用實(shí)施例，并且在特定應(yīng)用及其要求的背景中提供該描述。對(duì)公開的實(shí)施例的各種修改將容易為本領(lǐng)域技術(shù)人員所清楚，并且這里限定的一般原理可以應(yīng)用于其它實(shí)施例和應(yīng)用而不脫離本公開內(nèi)容的精神實(shí)質(zhì)和范圍。因此，本發(fā)明不限于所示實(shí)施例，而是將被賦予以與這里公開的原理和特征一致的最廣范圍。在這一具體描述中描述的數(shù)據(jù)結(jié)構(gòu)和代碼通常存儲(chǔ)于計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)上，該存儲(chǔ)介質(zhì)可以是可以存儲(chǔ)代碼和/或數(shù)據(jù)以供計(jì)算機(jī)系統(tǒng)使用的任何設(shè)備或者介質(zhì)。計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)包括但不限于易失性存儲(chǔ)器、非易失性存儲(chǔ)器、磁和光學(xué)存儲(chǔ)設(shè)備(比如盤驅(qū)動(dòng)、磁帶、CD(光盤)、DVD(數(shù)字萬用盤或者數(shù)字視頻盤)或者現(xiàn)在已知或者以后開發(fā)的能夠存儲(chǔ)計(jì)算機(jī)可讀介質(zhì)的其它介質(zhì)。在具體實(shí)施方式
章節(jié)中描述的方法和過程可以具體化為可以在如上文描述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)中存儲(chǔ)的代碼和/或數(shù)據(jù)。當(dāng)計(jì)算機(jī)系統(tǒng)讀取和執(zhí)行在計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)上存儲(chǔ)的代碼和/或數(shù)據(jù)時(shí)，計(jì)算機(jī)系統(tǒng)執(zhí)行具體化為數(shù)據(jù)結(jié)構(gòu)和代碼并且存儲(chǔ)于計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)內(nèi)的方法和過程。另外，可以在硬件模塊或者裝置中包括這里描述的方法和過程。這些模塊或者裝置可以包括但不限于專用集成電路(ASIC)芯片、現(xiàn)場(chǎng)可編程門陣列(FPGA)、在特定時(shí)間執(zhí)行特定軟件模塊或者一段代碼的專用或者共享處理器和/或現(xiàn)在已知或者以后開發(fā)的其它可編程邏輯器件。當(dāng)激活硬件模塊或者裝置時(shí)，它們執(zhí)行在它們內(nèi)包括的方法和過程。集成電路(IC)設(shè)計(jì)流稈圖I圖示了在集成電路的設(shè)計(jì)和制作中的各種階段。該過程始于使用電子設(shè)計(jì)自動(dòng)化(EDA)軟件110來實(shí)現(xiàn)的產(chǎn)品理念100。可以通過執(zhí)行制作步驟150以及封裝和組裝步驟160根據(jù)定稿設(shè)計(jì)來生產(chǎn)出芯片170。下文描述使用EDA軟件110的設(shè)計(jì)流程。注意設(shè)計(jì)流程描述僅出于示例目的而并非旨在于限制本發(fā)明。例如，實(shí)際集成電路設(shè)計(jì)可能要求設(shè)計(jì)者在與下文描述的序列不同的序列中執(zhí)行設(shè)計(jì)流程步驟。
在系統(tǒng)設(shè)計(jì)步驟112中，設(shè)計(jì)者可以描述待實(shí)施的功能。他們也可以執(zhí)行what-if規(guī)劃以精化功能并且校驗(yàn)成本。另外，硬件-軟件架構(gòu)分割可以出現(xiàn)于這一步驟。在邏輯設(shè)計(jì)和功能驗(yàn)證步驟114中，可以創(chuàng)建VHDL或者Verlog設(shè)計(jì)并且校驗(yàn)該設(shè)計(jì)的功能準(zhǔn)確性。在綜合和設(shè)計(jì)步驟116中，可以將VHDL/Verlog代碼轉(zhuǎn)譯成可以針對(duì)目標(biāo)技術(shù)而優(yōu)化的網(wǎng)表。另外，在這一步驟中，可以設(shè)計(jì)和實(shí)施測(cè)試以校驗(yàn)成品芯片。在網(wǎng)表驗(yàn)證步驟118中，可以校驗(yàn)網(wǎng)表與定時(shí)約束相符并且與VHDL/Verilog代碼對(duì)應(yīng)。在設(shè)計(jì)計(jì)劃步驟120中，可以構(gòu)造用于芯片的總體平面規(guī)劃和分析定時(shí)和頂級(jí)布線。接著，在物理實(shí)施步驟122中，可以執(zhí)行布局和布線。在分析和提取步驟124中，可以在晶體管級(jí)驗(yàn)證電路功能。在物理驗(yàn)證步驟126中，可以校驗(yàn)設(shè)計(jì)以保證用于制造、電氣問題、光刻問題和電路的正確性。在分辨率增強(qiáng)步驟128中，可以對(duì)布局執(zhí)行幾何操縱以改進(jìn)設(shè)計(jì)的可制造性。最后，在掩模數(shù)據(jù)制備步驟130中，可以流片(taped-out)設(shè)計(jì)以產(chǎn)生用于產(chǎn)生成品芯片的掩模?？梢栽谏衔拿枋龅牟襟E中的一個(gè)或者多個(gè)步驟中使用本發(fā)明的實(shí)施例。漏電功率優(yōu)化問題電路設(shè)計(jì)的表示由邏輯門實(shí)例化組成，從而每個(gè)邏輯門與漏電功率關(guān)聯(lián)。如果使用MOS晶體管，則漏電功率依賴于用于邏輯門中的MOS晶體管的閾值電壓。如上文所言，邏輯門的性能(例如MOS晶體管的最大切換頻率)也依賴于閾值電壓。電路設(shè)計(jì)者的目標(biāo)在于使電路的漏電功率最小而不違背針對(duì)電路設(shè)計(jì)的任何設(shè)計(jì)要求(例如定時(shí)、電容或者轉(zhuǎn)變要求)?？梢酝ㄟ^向電路設(shè)計(jì)的邏輯門應(yīng)用變換來執(zhí)行漏電功率優(yōu)化。邏輯門的變換一般是邏輯門的任何修改。例如，變換可以涉及到將邏輯門替換為來自技術(shù)庫(kù)的不同邏輯門，從而維持電路的功能。在向邏輯門應(yīng)用變換之前，系統(tǒng)可以確定變換是否違背電路設(shè)計(jì)的任何性能或者設(shè)計(jì)要求。如果變換不違背任何性能或者設(shè)計(jì)要求，則系統(tǒng)可以應(yīng)用變換。否貝U，系統(tǒng)可以嘗試不同變換。存在至少兩類定時(shí)要求設(shè)置時(shí)間要求和保持時(shí)間要求。如果信號(hào)比假設(shè)它到達(dá)的時(shí)間更晚到達(dá)管腳，則違背設(shè)置時(shí)間要求，例如設(shè)置時(shí)間違背可以出現(xiàn)于信號(hào)在時(shí)鐘轉(zhuǎn)變之后到達(dá)寄存器輸入。如果信號(hào)未保持穩(wěn)定持續(xù)充分時(shí)間量則違背保持時(shí)間要求，例如在寄存器的輸入的信號(hào)可能在寄存器可以捕獲信號(hào)的值之前改變。信號(hào)在邏輯門經(jīng)歷的延遲可以依賴于多個(gè)因素。例如，延遲可以對(duì)于不同輸入/輸出端子對(duì)而言不同。另外，延遲可以依賴于輸出端子上的電容負(fù)載和/或輸入信號(hào)的轉(zhuǎn)變時(shí)間。注意轉(zhuǎn)變時(shí)間是信號(hào)從一個(gè)狀態(tài)向另一狀態(tài)切換所需要的時(shí)間量。到達(dá)時(shí)間和所需時(shí)間用來確定設(shè)計(jì)是否滿足定時(shí)要求。與邏輯門的端子關(guān)聯(lián)的到達(dá)時(shí)間指示預(yù)計(jì)信號(hào)何時(shí)到達(dá)端子。與端子關(guān)聯(lián)的所需時(shí)間指示要求信號(hào)何時(shí)到達(dá)端子。與端子關(guān)聯(lián)的松弛(slack)是所需時(shí)間與到達(dá)時(shí)間之差。通常，端子的松弛如果它少于預(yù)定閾值時(shí)間則視為違背。常規(guī)系統(tǒng)對(duì)電路設(shè)計(jì)執(zhí)行定時(shí)分析以確定特定漏電減少變換是否將將違背定時(shí)要求。例如，在典型常規(guī)系統(tǒng)中，系統(tǒng)首先向邏輯門應(yīng)用變換。接著，常規(guī)系統(tǒng)朝著電路設(shè)計(jì)的終點(diǎn)向前傳播到達(dá)時(shí)間和轉(zhuǎn)變時(shí)間。常規(guī)系統(tǒng)然后使用設(shè)計(jì)的定時(shí)終點(diǎn)上的所需時(shí)間來計(jì)算用于整個(gè)設(shè)計(jì)的一個(gè)或者多個(gè)定時(shí)度量。
注意盡管用于邏輯門的漏電功率改進(jìn)總是將造成全局設(shè)計(jì)中的漏電改進(jìn)，但是這對(duì)于定時(shí)度量而言可能不成立。如果常規(guī)系統(tǒng)確定設(shè)計(jì)的全局定時(shí)由于變換而降低，則常規(guī)系統(tǒng)拒絕變換。如果接受變換，則到達(dá)時(shí)間和轉(zhuǎn)變時(shí)間一般由于為了計(jì)算全局定時(shí)度量而執(zhí)行的向前傳播而為最新。然而由于設(shè)計(jì)中的各種單元和網(wǎng)狀物的延遲可能在這一向前定時(shí)傳播期間已經(jīng)改變，所以設(shè)計(jì)的所需時(shí)間實(shí)際上過時(shí)。因此，常規(guī)系統(tǒng)然后通過向設(shè)計(jì)的定時(shí)起點(diǎn)一路向后傳播所需時(shí)間來更新所需時(shí)間以便針對(duì)用于下一邏輯門的漏電恢復(fù)優(yōu)化而獲得有效上下文(context)。圖2圖示了如何在電路設(shè)計(jì)中傳播定時(shí)信息。電路設(shè)計(jì)200包括優(yōu)化的邏輯門202。向邏輯門202應(yīng)用變換可以改變邏輯門204上的電容負(fù)載，這可以改變?cè)谶壿嬮T204的輸出、邏輯門202的輸入和邏輯門206的輸入的到達(dá)和轉(zhuǎn)變時(shí)間。這一定時(shí)信息改變可以經(jīng)過區(qū)域208和210向電路設(shè)計(jì)200的定時(shí)終點(diǎn)波動(dòng)(ripple)。注意終點(diǎn)可以是寄存器或者主要(primary)輸出或者在電路設(shè)計(jì)中的實(shí)行定時(shí)要求的任何點(diǎn)。改變?cè)谠O(shè)計(jì)的定時(shí)終點(diǎn)的定時(shí)信息使所有這些定時(shí)終點(diǎn)的整個(gè)扇入錐形中的所需時(shí)間過時(shí)。因此，在向前方向上傳播定時(shí)信息之后，常規(guī)系統(tǒng)通常向后傳播所需時(shí)間(例如沿著區(qū)域212 —路向后到起點(diǎn))?？梢栽贚uciano Lavagno (編輯)、LouisScheffer (編輯)、Grant Mart in (編輯)的 EDA for IC Implementation, Circuit Design,and Process Technology(Electronic Design Automation for Integrated CircuitsHandbook) (CRC Press,第I版,2006年3月)中發(fā)現(xiàn)關(guān)于靜態(tài)定時(shí)信息分析和定時(shí)信息傳播的一般信息。概括而言，常規(guī)方式通過無論何時(shí)接受改變都強(qiáng)制整個(gè)設(shè)計(jì)的定時(shí)更新來保證有效局部上下文。由于更新所有定時(shí)，所以這確保用于下一邏輯門或者單元的局部上下文無論邏輯門或者單元的位置如何都將有效。注意大多數(shù)計(jì)算都被浪費(fèi)，這是因?yàn)樵L問的下一邏輯門將最可能再次改變定時(shí)。更新用于整個(gè)電路的到達(dá)時(shí)間和所需時(shí)間可能計(jì)算成本高。完全定時(shí)更新的最壞情況復(fù)雜度可能相對(duì)于電路設(shè)計(jì)的尺寸而言為指數(shù)。因而定時(shí)更新操作可能變成常規(guī)綜合優(yōu)化系統(tǒng)(例如邏輯綜合和物理綜合)中的運(yùn)行時(shí)瓶頸。另外，用于漏電功率優(yōu)化的常規(guī)技術(shù)嘗試優(yōu)化電路設(shè)計(jì)中的所有邏輯門。如果電路設(shè)計(jì)大，則嘗試優(yōu)化所有邏輯門的漏電功率可能造成不合理長(zhǎng)的計(jì)算時(shí)間。因此，常規(guī)技術(shù)通常施加用于執(zhí)行漏電功率優(yōu)化的時(shí)間限制。換而言之，系統(tǒng)嘗試優(yōu)化所有邏輯門的漏電功率，但是在預(yù)定時(shí)間量之后終止該過程。雖然這一方式保證優(yōu)化過程被確保成在預(yù)定時(shí)間量?jī)?nèi)終止，但是它可能造成不良QoR。因此，需要的是產(chǎn)生良好Q0R的用于優(yōu)化電路設(shè)計(jì)的漏電功率的高效方式。漏電功率優(yōu)化漏電功率優(yōu)化通常要求系統(tǒng)訪問電路設(shè)計(jì)中的每個(gè)邏輯門并且在每個(gè)邏輯門嘗試若干漏電功率減少變換。本發(fā)明的一些實(shí)施例明顯減少為了執(zhí)行漏電功率優(yōu)化而需要的計(jì)算量。具體而言，一些實(shí)施例以如下順序處理邏輯門，該順序使系統(tǒng)能夠明顯減少需要的定時(shí)更新數(shù)量以保證變換未降低定時(shí)度量。與常規(guī)技術(shù)對(duì)照，本發(fā)明的一些實(shí)施例允許定時(shí)信息在設(shè)計(jì)的部分中過時(shí)。具體而言，本發(fā)明的一些實(shí)施例使用以下三個(gè)特征以改進(jìn)性能(a)處理單元的反向分級(jí)順序，用于從定時(shí)終點(diǎn)到定時(shí)起點(diǎn)的漏電恢復(fù)；(b)用于延遲、到達(dá)時(shí)間和轉(zhuǎn)變時(shí)間的級(jí)別受限(例如在被優(yōu)化的邏輯門周圍的分區(qū)內(nèi))的向前遞增式定時(shí)更新，用于使用局部變換來評(píng)估漏電恢復(fù)改變；以及(C) “恰好及時(shí)”(例如在選擇單元用于漏電恢復(fù)之后、但是在處理它用于漏電恢復(fù)之前)執(zhí)行的惰性和受限的遞增式所需時(shí)間更新。圖3呈現(xiàn)如下流程圖，該流程示了根據(jù)本發(fā)明一些實(shí)施例的用于優(yōu)化電路設(shè)計(jì)的漏電功率的過程。該過程可以由存儲(chǔ)指令并且使用處理器來執(zhí)行這些指令的計(jì)算機(jī)系統(tǒng)執(zhí)行。該系統(tǒng)可以通過選擇用于邏輯門的漏電功率減少變換(操作302)來開始。該系統(tǒng)然后可以確定在邏輯門周圍的分區(qū)(操作304)。一般而言，分區(qū)可以包括電路設(shè)計(jì)的如下任意部分，該部分包括邏輯門。在一些實(shí)施例中，分區(qū)包括邏輯門的扇出中的在第一預(yù)定級(jí)數(shù)內(nèi)、邏輯門的扇入以及邏輯門的扇入的扇出中的在第二預(yù)定級(jí)數(shù)內(nèi)的邏輯門。 接著，系統(tǒng)在分區(qū)內(nèi)傳播到達(dá)時(shí)間以獲得在分區(qū)的終點(diǎn)的更新松弛值(操作306)。除了到達(dá)時(shí)間之外，系統(tǒng)也可以傳播其它類型的定時(shí)信息(例如延遲和轉(zhuǎn)變時(shí)間)。然后，響應(yīng)于確定在分區(qū)的終點(diǎn)的更新松弛值未降低一個(gè)或者多個(gè)電路定時(shí)度量，該系統(tǒng)向邏輯門應(yīng)用漏電功率減少變換(操作308)。定時(shí)度量可以包括但不限于最壞消極松弛(WNS)度量和總消極松弛(TNS)度量。圖4圖示了根據(jù)本發(fā)明一些實(shí)施例的在邏輯門周圍的分區(qū)。 電路設(shè)計(jì)400包括邏輯門402-428。假設(shè)將優(yōu)化邏輯門408。如上文提到的那樣，在邏輯門408周圍的分區(qū)一般可以包括電路設(shè)計(jì)的任何如下任意部分，該部分包括邏輯門408。在圖4中所示例子中，分區(qū)436包括在邏輯門408的扇出的三級(jí)內(nèi)(包括邏輯門418-422的區(qū)域432)的邏輯門、邏輯門408的扇入(邏輯門402和404)以及在邏輯門408的扇入的扇出的兩級(jí)內(nèi)(包括邏輯門408-416的區(qū)域434)的邏輯門。分區(qū)436的終點(diǎn)是邏輯門412、422和416的輸出端子。如果在分區(qū)的終點(diǎn)的所需時(shí)間過時(shí)，則系統(tǒng)可以向后傳播所需時(shí)間直至在終點(diǎn)的所需時(shí)間過時(shí)。例如，如果在分區(qū)436的終點(diǎn)的所需時(shí)間過時(shí)，則系統(tǒng)可以更新它們?nèi)缦?。假設(shè)在邏輯門426和428的輸出端子的所需時(shí)間為最新。然后，系統(tǒng)可以從邏輯門426的輸出端子向邏輯門426的輸入端子傳播所需時(shí)間。接著，系統(tǒng)可以從邏輯門424的輸出端子向邏輯門424的輸入端子傳播更新的所需時(shí)間。在向邏輯門408應(yīng)用變換之后，系統(tǒng)可以在分區(qū)436內(nèi)傳播定時(shí)信息。由于到達(dá)時(shí)間和轉(zhuǎn)變時(shí)間僅在分區(qū)內(nèi)傳播(如與在整個(gè)網(wǎng)絡(luò)內(nèi)傳播對(duì)比)，所以它明顯減少為了傳播定時(shí)信息而需要的計(jì)算量。
—旦在分區(qū)的終點(diǎn)的到達(dá)時(shí)間和所需時(shí)間為最新，系統(tǒng)就可以使用最新的到達(dá)時(shí)間和所需時(shí)間來計(jì)算一個(gè)或者多個(gè)定時(shí)度量。如果變換未降低定時(shí)度量，則系統(tǒng)可以接受該變換。注意向邏輯門應(yīng)用漏電功率減少變換使所需時(shí)間過時(shí)。常規(guī)方式通常在嘗試優(yōu)化下一邏輯門的漏電功率之前更新整個(gè)電路內(nèi)的所需時(shí)間。與常規(guī)方式對(duì)照，本發(fā)明的實(shí)施例將受影響的邏輯門的所需時(shí)間標(biāo)記為過時(shí)。具體而言，本發(fā)明的一些實(shí)施例沿著從分區(qū)的終點(diǎn)向后延伸的邏輯錐形將所需時(shí)間標(biāo)記為過時(shí)。注意將所需時(shí)間標(biāo)記為過時(shí)需要比傳播所需時(shí)間明顯更少的計(jì)算。例如，在圖4中，在接受用于邏輯門408的變換之后，系統(tǒng)可以將用于分區(qū)436中的所有邏輯門的所需時(shí)間標(biāo)記為過時(shí)。另外，也可以將邏輯門402、404、406和在這些邏輯門的扇入錐形內(nèi)的任何其它邏輯門的所需時(shí)間標(biāo)記為過時(shí)。注意過時(shí)的所需時(shí)間的標(biāo)記僅在處理定時(shí)終點(diǎn)附近的第一邏輯級(jí)上的單元時(shí)一路向定時(shí)起點(diǎn)行進(jìn)。由于以反向分級(jí)順序(inverse levelized order)處理邏輯門，所以對(duì)后續(xù)邏輯級(jí)的標(biāo)記過程一旦到達(dá)已經(jīng)標(biāo)記為過時(shí)的門就停止。通常，這將是從處理的邏輯門向后僅一個(gè)邏輯級(jí)。圖5呈現(xiàn)如下流程圖，該流程示了根據(jù)本發(fā)明一些實(shí)施例的用于確定用于處理電路設(shè)計(jì)的邏輯門的處理順序的過程。如上文提到的那樣，系統(tǒng)以反向分級(jí)順序優(yōu)化邏輯門。具體而言，系統(tǒng)可以通過將級(jí)別與每個(gè)邏輯門關(guān)聯(lián)，使得每個(gè)邏輯門的級(jí)別大于與電耦合到邏輯門的扇入的邏輯門關(guān)聯(lián)的最高級(jí)別(操作502)來開始。接著，系統(tǒng)可以按照關(guān)聯(lián)的級(jí)別的降序?qū)壿嬮T排序(操作504)。圖6圖示了根據(jù)本發(fā)明一些實(shí)施例的與電路設(shè)計(jì)的邏輯門關(guān)聯(lián)的拓?fù)浼?jí)別。在該圖中，符號(hào)表示“L = n “，其中n是如下數(shù)，該數(shù)指示與邏輯門關(guān)聯(lián)的級(jí)別等于n。具體而言，電路設(shè)計(jì)600包括跨越零級(jí)至三級(jí)的邏輯門602-614?？梢韵蜻壿嬮T602-614分配0級(jí)，這些邏輯門的扇入耦合到電路設(shè)計(jì)的主要輸入。可以向所有其它邏輯門分配比與電耦合到邏輯門的扇入的邏輯門關(guān)聯(lián)的最高級(jí)別更大的級(jí)別。例如可以向邏輯門606分配I級(jí)，可以向邏輯門608-610分配2級(jí)，并且可以向邏輯門612-614分配3級(jí)。以反向分級(jí)處理順序，系統(tǒng)以關(guān)聯(lián)的級(jí)別的降序處理邏輯門。例如系統(tǒng)將在優(yōu)化邏輯門608和610之前優(yōu)化邏輯門612和614并且以此類推。為了優(yōu)化邏輯門，系統(tǒng)可以使用如下技術(shù)庫(kù)，該技術(shù)庫(kù)包括用于邏輯門的多種物理實(shí)施方式并且包括用于每個(gè)物理實(shí)施方式的漏電功率值。用來實(shí)施這些物理實(shí)施方式的MOS晶體管可以按照晶體管尺度、閾值電壓、柵極電容等變化。注意邏輯門的漏電功率通常隨著邏輯門中的晶體管的閾值電壓呈指數(shù)增加。電路設(shè)計(jì)中的邏輯門的漏電潛力是可以通過將邏輯門替換為具有最低漏電功率的功能等效邏輯門而實(shí)現(xiàn)的最大漏電改進(jìn)。例如假設(shè)技術(shù)庫(kù)具有用于緩沖器的100個(gè)物理實(shí)施方式并且這些緩沖器的漏電功率在范圍[10，1000] i! W內(nèi)。此外，假設(shè)電路設(shè)計(jì)中的緩沖器具有500 i! W的漏電功率。這一緩沖器的漏電潛力是(500-10) Uff = 490 uff O因此，可以通過替換這一緩沖器而實(shí)現(xiàn)的最大漏電改進(jìn)是490 u W。該系統(tǒng)可以將漏電功率預(yù)算用于電路設(shè)計(jì)以使在優(yōu)化電路設(shè)計(jì)的漏電功率時(shí)投入的計(jì)算努力最小。漏電功率預(yù)算是電路設(shè)計(jì)者的用于允許芯片耗散多少漏電功率的預(yù)算。漏電功率預(yù)算使系統(tǒng)能夠降低具有很低漏電潛力的邏輯門的優(yōu)先級(jí)。例如，假設(shè)電路、設(shè)計(jì)的漏電功率是500 u W并且假設(shè)漏電功率預(yù)算為300 u W?，F(xiàn)在，一旦系統(tǒng)通過對(duì)更高高漏電潛力的邏輯門工作而將電路設(shè)計(jì)的漏電功率優(yōu)化至300 u W，則系統(tǒng)可以通過終止優(yōu)化過程來犧牲漏電功率的附加減少。圖7呈現(xiàn)如下流程圖，該流程示了根據(jù)本發(fā)明一些實(shí)施例的用于確定用于處理電路設(shè)計(jì)的邏輯門的處理順序的過程。系統(tǒng)可以通過確定用于邏輯門的漏電潛力來開始，其中邏輯門的漏電潛力指示邏輯門的漏電功率可減少的數(shù)量或者程度(操作702)。然后，系 統(tǒng)至少基于關(guān)聯(lián)的漏電潛力對(duì)邏輯門排序(操作704)。在操作704期間，系統(tǒng)可以將電路設(shè)計(jì)的邏輯門與漏電潛力倉(cāng)關(guān)聯(lián)，從而每個(gè)漏電潛力關(guān)鍵與漏電潛力值范圍關(guān)聯(lián)。另外，系統(tǒng)可以基于它們的關(guān)聯(lián)的漏電潛力倉(cāng)對(duì)邏輯門排序。在這樣做時(shí)，系統(tǒng)基于邏輯門的漏電潛力值將它們分類或者“入倉(cāng)”成多組。例如第一倉(cāng)可以與具有最高漏電潛力的邏輯門關(guān)聯(lián)而最后倉(cāng)可以與具有最低漏電潛力的邏輯門關(guān)聯(lián)。與特定倉(cāng)關(guān)聯(lián)的邏輯門無需具有相同漏電潛力，而是實(shí)際上與已經(jīng)向該倉(cāng)分配的漏電潛力值的范圍關(guān)聯(lián)。將電路設(shè)計(jì)的邏輯門入倉(cāng)成預(yù)定一組倉(cāng)有助于評(píng)估用于成組邏輯門的漏電潛力。例如用于特定倉(cāng)的一組邏輯門的漏電潛力值之和可以用來確定倉(cāng)的潛力?？梢詫}(cāng)潛力比定義為特定倉(cāng)中的邏輯門的漏電潛力之和除以電路的漏電功率?？梢詫⒂糜趥}(cāng)的倉(cāng)潛力比(BPR)表示為BPRi=逆~，
L其中BPRi是用于倉(cāng)匕的倉(cāng)潛力比，I是邏輯門，P1是邏輯門I的漏電潛力，而L是電路設(shè)計(jì)的漏電功率。注意BPRi指示如果系統(tǒng)將把與倉(cāng)匕關(guān)聯(lián)的所有邏輯門變換成它們?cè)诩夹g(shù)庫(kù)中的最低漏電功率實(shí)施方式則可以實(shí)現(xiàn)的漏電功率最大改進(jìn)。倉(cāng)\的BPRi可以用來確定是否處理倉(cāng)匕中的邏輯門。例如，如果倉(cāng)匕的BPRi低于預(yù)定閾值，則系統(tǒng)可以跳過處理倉(cāng)匕中的邏輯門。在一些實(shí)施例中，系統(tǒng)可以按照關(guān)聯(lián)級(jí)的降序?qū)β╇姖摿}(cāng)中關(guān)聯(lián)的邏輯門排序。這允許系統(tǒng)以反向分級(jí)順序?qū)εc每個(gè)倉(cāng)關(guān)聯(lián)的邏輯門排序。圖8圖示了根據(jù)本發(fā)明一些實(shí)施例的一組漏電潛力倉(cāng)和示例處理順序。電路設(shè)計(jì)802包括一組邏輯門實(shí)例804，并且漏電潛力倉(cāng)806可以包括預(yù)定一組倉(cāng)。例如漏電潛力倉(cāng)806可以包括四個(gè)倉(cāng)類別高潛力(HP)倉(cāng)807、中潛力(MP)倉(cāng)808、低潛力(LP)倉(cāng)809和超低潛力(ULP)倉(cāng)810。另外，與更高倉(cāng)類別關(guān)聯(lián)的倉(cāng)(例如倉(cāng)807)可以與比具有更低倉(cāng)類別的其它倉(cāng)(例如倉(cāng)808-810)更高的漏電潛力值范圍關(guān)聯(lián)。在操作期間，系統(tǒng)可以將電路設(shè)計(jì)802的每個(gè)邏輯門實(shí)例與對(duì)應(yīng)漏電潛力倉(cāng)關(guān)聯(lián)，然后至少部分基于處理順序812處理邏輯門實(shí)例804。例如，系統(tǒng)可以在處理與任何其它倉(cāng)關(guān)聯(lián)的邏輯門之前處理與倉(cāng)807關(guān)聯(lián)的邏輯門。然后，系統(tǒng)可以使用處理順序812來處理與其它倉(cāng)關(guān)聯(lián)的邏輯門直至已經(jīng)滿足用于電路設(shè)計(jì)802的性能目標(biāo)或者直至每個(gè)處理操作的回報(bào)質(zhì)量(QoR)降至閾值以下?？梢园凑辗聪蚍旨?jí)順序處理每個(gè)倉(cāng)中的邏輯門。也就是說，首先通過以反向分級(jí)順序訪問HP倉(cāng)807中的邏輯門來優(yōu)化它們，然后通過以反向分級(jí)順序訪問MP倉(cāng)808中的邏輯門來優(yōu)化它們，等等。在一些實(shí)施例中，系統(tǒng)可以通過首先部分基于電路設(shè)計(jì)的邏輯門的漏電潛力值對(duì)它們排序、然后跨越漏電潛力倉(cāng)806均勻分割排序的一組邏輯門(即使得所有倉(cāng)與相似數(shù)目的邏輯門關(guān)聯(lián))來將邏輯門與漏電潛力倉(cāng)關(guān)聯(lián)。在一些其它實(shí)施例中，系統(tǒng)可以通過首先跨越漏電潛力倉(cāng)806劃分完全漏電潛力值范圍、然后將每個(gè)邏輯門與對(duì)應(yīng)漏電潛力倉(cāng)關(guān)聯(lián)來關(guān)聯(lián)邏輯門與漏電潛力倉(cāng)。在一些實(shí)施例中，系統(tǒng)通過在電路設(shè)計(jì)內(nèi)執(zhí)行至少兩次迭代使得每次迭代以反向分級(jí)順序?qū)﹄娐吩O(shè)計(jì)的邏輯門執(zhí)行漏電功率減少操作序列來優(yōu)化電路設(shè)計(jì)的漏電功率。具體而言，系統(tǒng)使用具有最高關(guān)聯(lián)的漏電潛力的漏電潛力倉(cāng)(例如HP倉(cāng)807)來執(zhí)行第一漏電功率減少操作序列。然后，系統(tǒng)使用其余漏電潛力倉(cāng)(例如倉(cāng)808-810)來執(zhí)行第二漏電 功率減少操作序列。圖9圖示了根據(jù)本發(fā)明一些實(shí)施例的計(jì)算機(jī)系統(tǒng)。計(jì)算機(jī)系統(tǒng)902包括處理器904、存儲(chǔ)器906和存儲(chǔ)設(shè)備908。另外，計(jì)算機(jī)系統(tǒng)902可以耦合到顯示器設(shè)備910、鍵盤912和定點(diǎn)設(shè)備913。存儲(chǔ)設(shè)備908可以存儲(chǔ)操作系統(tǒng)914、應(yīng)用916和數(shù)據(jù)918。應(yīng)用916可以包括如下指令，這些指令在由計(jì)算機(jī)系統(tǒng)902執(zhí)行時(shí)可以使計(jì)算機(jī)系統(tǒng)902執(zhí)行在本公開內(nèi)容中描述的方法和/或過程。具體而言，應(yīng)用916可以包括如下指令，這些指令用于接收電路設(shè)計(jì)中的一組邏輯門；確定用于該組邏輯門的漏電潛力；確定用于處理邏輯門的處理順序；選擇用于邏輯門的漏電功率減少變換；確定在邏輯門周圍的分區(qū)；在分區(qū)內(nèi)傳播到達(dá)時(shí)間以獲得在分區(qū)的終點(diǎn)的更新松弛值；并且響應(yīng)于確定在分區(qū)的終點(diǎn)的更新松弛值未降低一個(gè)或者多個(gè)電路定時(shí)度量而將漏電功率減少變換應(yīng)用于邏輯門。另外，應(yīng)用916可以包括如下指令，這些指令用于在接受變換之后將所需時(shí)間標(biāo)記為過時(shí)；并且在拾取邏輯門、創(chuàng)建分區(qū)之后并且在應(yīng)用任何變換之前執(zhí)行所需時(shí)間的惰性更新。數(shù)據(jù)918可以包括在本公開內(nèi)容中描述的方法和/或過程需要作為輸入的或者作為輸出而生成的任何數(shù)據(jù)。具體而言，數(shù)據(jù)918可以包括用于電路設(shè)計(jì)的表示、用于電路設(shè)計(jì)中的邏輯門的定時(shí)信息(例如到達(dá)時(shí)間、所需時(shí)間、松弛值)和漏電潛力值、漏電潛力倉(cāng)、技術(shù)庫(kù)以及用于電路設(shè)計(jì)的設(shè)計(jì)要求。圖10圖示了根據(jù)本發(fā)明一些實(shí)施例的裝置。裝置1002可以包括可以經(jīng)由有線或者無線通信信道相互通信的多個(gè)機(jī)制?？梢允褂靡粋€(gè)或者多個(gè)集成電路來實(shí)現(xiàn)裝置1002，并且裝置1002可以包括比圖10中所示機(jī)制更少或者更多的機(jī)制。另外，裝置1002可以集成于計(jì)算機(jī)系統(tǒng)中，或者它可以實(shí)現(xiàn)為能夠與其它計(jì)算機(jī)系統(tǒng)和/或設(shè)備通信的單獨(dú)設(shè)備。具體而言，裝置1002可以包括選擇機(jī)制1004、確定機(jī)制1006、傳播機(jī)制1008、標(biāo)記機(jī)制1010和更新機(jī)制1012。選擇機(jī)制1004可以被配置成選擇用于邏輯門的漏電功率減少變換。確定機(jī)制1006可以被配置成確定在邏輯門周圍的分區(qū)，其中分區(qū)包括邏輯門的扇出中的在第一預(yù)定級(jí)數(shù)內(nèi)、邏輯門的扇入以及邏輯門的扇入的扇出中的在第二預(yù)定級(jí)數(shù)內(nèi)的邏輯門。確定機(jī)制1006也可以被配置成確定反向分級(jí)處理順序并且確定排序的倉(cāng)處理順序。傳播機(jī)制1008可以被配置成在分區(qū)內(nèi)傳播到達(dá)時(shí)間以獲得在分區(qū)的終點(diǎn)的更新松弛值。應(yīng)用機(jī)制1010可以被配置成如果在分區(qū)的終點(diǎn)的更新松弛值未降低一個(gè)或者多個(gè)電路定時(shí)度量則將漏電功率減少變換應(yīng)用于邏輯門。標(biāo)記機(jī)制1012可以被配置成確定從分區(qū)的終點(diǎn)向后延伸的邏輯錐形并且將邏輯錐形中的邏輯門的所需時(shí)間標(biāo)記為過時(shí)。更新機(jī)制1014可以被配置成更新所需時(shí)間直至至少與終點(diǎn)關(guān)聯(lián)的所需時(shí)間為最新。已經(jīng)僅出于示例和描述的目的而呈現(xiàn)各種實(shí)施例的前文描述。它們并非旨在于窮 舉本發(fā)明或者使本發(fā)明限于公開的形式。因而許多修改和變化將為本領(lǐng)域技術(shù)人員所清楚。此外，上述公開內(nèi)容并非旨在于限制本發(fā)明。
權(quán)利要求
1.一種用于優(yōu)化包括邏輯門的電路設(shè)計(jì)的漏電功率的計(jì)算機(jī)實(shí)施的方法，所述方法包括 選擇用于邏輯門的漏電功率減少變換； 確定在所述邏輯門周圍的分區(qū)，其中所述分區(qū)包括所述邏輯門的扇出中的在第一預(yù)定級(jí)數(shù)內(nèi)的邏輯門、所述邏輯門的扇入內(nèi)的邏輯門以及所述邏輯門的扇入的扇出中的在第二預(yù)定級(jí)數(shù)內(nèi)的邏輯門； 在所述分區(qū)內(nèi)傳播到達(dá)時(shí)間以獲得在所述分區(qū)的終點(diǎn)的更新松弛值；以及響應(yīng)于確定在所述分區(qū)的所述終點(diǎn)的所述更新松弛值未降低一個(gè)或者多個(gè)電路定時(shí)度量，而將所述漏電功率減少變換應(yīng)用于所述邏輯門。
2.根據(jù)權(quán)利要求I所述的計(jì)算機(jī)實(shí)施的方法，其中所述方法還包括 確定從所述分區(qū)的所述終點(diǎn)向后延伸的邏輯錐形；以及 將所述邏輯錐形中的邏輯門的所需時(shí)間標(biāo)記為過時(shí)。
3.根據(jù)權(quán)利要求I所述的計(jì)算機(jī)實(shí)施的方法，其中所述方法還包括更新所需時(shí)間直至至少與所述分區(qū)的所述終點(diǎn)關(guān)聯(lián)的所述所需時(shí)間為最新。
4.根據(jù)權(quán)利要求I所述的計(jì)算機(jī)實(shí)施的方法，其中所述方法還包括 確定用于處理所述邏輯門的處理順序；以及 根據(jù)所述處理順序選擇所述邏輯門。
5.根據(jù)權(quán)利要求4所述的計(jì)算機(jī)實(shí)施的方法，其中確定用于處理所述邏輯門的所述處理順序包括 將級(jí)別與每個(gè)邏輯門關(guān)聯(lián)，使得每個(gè)邏輯門的級(jí)別大于與電耦合到所述邏輯門的扇入的邏輯門關(guān)聯(lián)的最高級(jí)別；以及 以關(guān)聯(lián)的級(jí)別的降序?qū)λ鲞壿嬮T排序。
6.根據(jù)權(quán)利要求4所述的計(jì)算機(jī)實(shí)施的方法，其中確定用于處理所述邏輯門的所述處理順序包括 確定用于所述邏輯門的漏電潛力，其中邏輯門的漏電潛力指示所述邏輯門的漏電功率可減少的數(shù)量或者程度；以及 至少基于關(guān)聯(lián)的漏電潛力對(duì)所述邏輯門排序。
7.根據(jù)權(quán)利要求6所述的計(jì)算機(jī)實(shí)施的方法，其中至少部分基于關(guān)聯(lián)的漏電潛力對(duì)所述邏輯門排序包括 將所述邏輯門與漏電潛力倉(cāng)關(guān)聯(lián)，其中每個(gè)漏電潛力倉(cāng)與漏電潛力值范圍關(guān)聯(lián)；以及基于關(guān)聯(lián)的漏電潛力倉(cāng)對(duì)所述邏輯門排序，使得在以反向分級(jí)順序處理低漏電潛力倉(cāng)中的邏輯門之前以反向分級(jí)順序處理高漏電潛力倉(cāng)中的邏輯門。
8.根據(jù)權(quán)利要求I所述的計(jì)算機(jī)實(shí)施的方法，其中所述一個(gè)或者多個(gè)電路定時(shí)度量包括最壞消極松弛度量。
9.根據(jù)權(quán)利要求I所述的計(jì)算機(jī)實(shí)施的方法，其中所述一個(gè)或者多個(gè)電路定時(shí)度量包括總消極松弛度量。
10.一種存儲(chǔ)指令的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，所述指令在由計(jì)算機(jī)執(zhí)行時(shí)使所述計(jì)算機(jī)執(zhí)行用于優(yōu)化包括邏輯門的電路設(shè)計(jì)的漏電功率的方法，所述方法包括 選擇用于邏輯門的漏電功率減少變換；確定在所述邏輯門周圍的分區(qū)，其中所述分區(qū)包括所述邏輯門的扇出中的在第一預(yù)定級(jí)數(shù)內(nèi)的邏輯門、所述邏輯門的扇入內(nèi)的邏輯門以及所述邏輯門的扇入的扇出中的在第二預(yù)定級(jí)數(shù)內(nèi)的邏輯門； 在所述分區(qū)內(nèi)傳播到達(dá)時(shí)間以獲得在所述分區(qū)的終點(diǎn)的更新松弛值；以及響應(yīng)于確定在所述分區(qū)的所述終點(diǎn)的所述更新松弛值未降低一個(gè)或者多個(gè)電路定時(shí)度量，而將所述漏電功率減少變換應(yīng)用于所述邏輯門。
11.根據(jù)權(quán)利要求10所述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中所述方法還包括 確定從所述分區(qū)的所述終點(diǎn)向后延伸的邏輯錐形；以及 將所述邏輯錐形中的邏輯門的所需時(shí)間標(biāo)記為過時(shí)。
12.根據(jù)權(quán)利要求10所述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中所述方法還包括更新所需時(shí)間直至至少與所述分區(qū)的所述終點(diǎn)關(guān)聯(lián)的所述所需時(shí)間為最新。
13.根據(jù)權(quán)利要求10所述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中所述方法還包括 確定用于處理所述邏輯門的處理順序；以及 根據(jù)所述處理順序選擇所述邏輯門。
14.根據(jù)權(quán)利要求13所述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中確定用于處理所述邏輯門的所述處理順序包括 將級(jí)別與每個(gè)邏輯門關(guān)聯(lián)，使得每個(gè)邏輯門的級(jí)別大于與電耦合到所述邏輯門的扇入的邏輯門關(guān)聯(lián)的最高級(jí)別；以及 以關(guān)聯(lián)的級(jí)別的降序?qū)λ鲞壿嬮T排序，從而在以反向分級(jí)順序處理低漏電潛力倉(cāng)中的邏輯門之前以反向分級(jí)順序處理高漏電潛力倉(cāng)中的邏輯門。
15.根據(jù)權(quán)利要求13所述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中確定用于處理所述邏輯門的所述處理順序包括 確定用于所述邏輯門的漏電潛力，其中邏輯門的漏電潛力指示所述邏輯門的漏電功率可減少的數(shù)量或者程度；以及 至少基于關(guān)聯(lián)的漏電潛力對(duì)所述邏輯門排序。
16.根據(jù)權(quán)利要求15所述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中至少部分基于關(guān)聯(lián)的漏電潛力對(duì)所述邏輯門排序包括 關(guān)聯(lián)所述邏輯門與漏電潛力倉(cāng)，其中每個(gè)漏電潛力倉(cāng)與漏電潛力值范圍關(guān)聯(lián)；以及 基于關(guān)聯(lián)的漏電潛力倉(cāng)對(duì)所述邏輯門排序。
17.根據(jù)權(quán)利要求10所述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中所述一個(gè)或者多個(gè)電路定時(shí)度量包括最壞消極松弛度量。
18.根據(jù)權(quán)利要求10所述的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其中所述一個(gè)或者多個(gè)電路定時(shí)度量包括總消極松弛度量。
19.一種裝置，用于優(yōu)化包括邏輯門的電路設(shè)計(jì)的漏電功率，包括 選擇機(jī)制，配置成選擇用于邏輯門的漏電功率減少變換； 確定機(jī)制，配置成確定在所述邏輯門周圍的分區(qū)，其中所述分區(qū)包括所述邏輯門的扇出中的在第一預(yù)定級(jí)數(shù)內(nèi)的邏輯門、所述邏輯門的扇入內(nèi)的邏輯門以及所述邏輯門的扇入的扇出中的在第二預(yù)定級(jí)數(shù)內(nèi)的邏輯門； 傳播機(jī)制，配置成在所述分區(qū)內(nèi)傳播到達(dá)時(shí)間以獲得在所述分區(qū)的終點(diǎn)的更新松弛值；以及 應(yīng)用機(jī)制，配置成響應(yīng)于確定在所述分區(qū)的所述終點(diǎn)的所述更新松弛值未降低一個(gè)或者多個(gè)電路定時(shí)度量，而將所述漏電功率減少變換應(yīng)用于所述邏輯門。
20.根據(jù)權(quán)利要求19所述的裝置，還包括標(biāo)記機(jī)制，配置成 確定從所述分區(qū)的所述終點(diǎn)向后延伸的邏輯錐形；以及 將所述邏輯錐形中的邏輯門的所需時(shí)間標(biāo)記為過時(shí)。
21.根據(jù)權(quán)利要求19所述的裝置，還包括更新機(jī)制，配置成更新所需時(shí)間直至至少與所述終點(diǎn)關(guān)聯(lián)的所述所需時(shí)間為最新。
全文摘要
一種漏電功率優(yōu)化系統(tǒng)，其優(yōu)化包括一組邏輯門的電路設(shè)計(jì)的漏電功率。該系統(tǒng)選擇用于邏輯門的漏電功率減少變換并且確定在邏輯門周圍的分區(qū)。這一分區(qū)包括邏輯門的扇出中的在第一預(yù)定級(jí)數(shù)內(nèi)、邏輯門的扇入以及邏輯門的扇入的扇出中的在第二預(yù)定級(jí)數(shù)內(nèi)的邏輯門。該系統(tǒng)在分區(qū)內(nèi)傳播到達(dá)時(shí)間以獲得在分區(qū)的終點(diǎn)的更新松弛值。然后，響應(yīng)于確定在分區(qū)的終點(diǎn)的更新松弛值未降低一個(gè)或者多個(gè)電路定時(shí)度量，該系統(tǒng)將漏電功率減少變換應(yīng)用于邏輯門。
文檔編號(hào)G06F1/32GK102741777SQ201180007640
公開日2012年10月17日 申請(qǐng)日期2011年1月4日 優(yōu)先權(quán)日2010年1月28日
發(fā)明者M·A·伊耶, S·昆杜 申請(qǐng)人:新思科技有限公司