專利名稱：故障安全振蕩器監(jiān)測(cè)與報(bào)警的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用外部時(shí)鐘振蕩器的集成電路裝置，且更特定來說，涉及對(duì)外部時(shí)鐘振蕩器進(jìn)行監(jiān)測(cè)及如果其操作出現(xiàn)故障那么進(jìn)行報(bào)警。
背景技術(shù)：
具有帶有處理器的數(shù)字裝置的電子應(yīng)用通常使用外部頻率確定元件及/或外部振蕩器(例如，晶體或陶瓷諧振器及/或電子電路)來確立用于確定從低功率(例如，待用或休眠)模式周期性喚醒的穩(wěn)定時(shí)基。如果此外部頻率確定元件/振蕩器出于任何原因而停止，那么所述數(shù)字裝置的處理器將保持睡眠，除非通過另一觸發(fā)事件喚醒到操作模式。圍繞此問題的可能工作是啟用所述數(shù)字裝置中的監(jiān)視計(jì)時(shí)器，且如果外部振蕩器的故障發(fā) 生，那么就將其用作故障安全。然而，在數(shù)字裝置中使用監(jiān)視計(jì)時(shí)器可過度提高數(shù)字裝置及可能其它緊密相關(guān)的裝置應(yīng)用的休眠(待用)電流消耗。因此，為降低數(shù)字裝置的電力消耗，通常停用監(jiān)視計(jì)時(shí)器。在無從監(jiān)視計(jì)時(shí)器到數(shù)字裝置的處理器的喚醒觸發(fā)信號(hào)的情況下，當(dāng)處理器處于低功率模式時(shí)，如果外部振蕩器出現(xiàn)故障，那么處理器就將保持睡眠。另一選擇為，(在操作模式中)處理器必須保持喚醒足夠長(zhǎng)以驗(yàn)證外部頻率確定元件/振蕩器正在操作。在操作模式中所花費(fèi)的此額外時(shí)間將增加數(shù)字裝置的電力消耗。

發(fā)明內(nèi)容
通過使用簡(jiǎn)單延遲及監(jiān)測(cè)電路來解決上文提及的問題且實(shí)現(xiàn)其它及進(jìn)一步益處，所述簡(jiǎn)單延遲及監(jiān)測(cè)電路在外部頻率確定元件/振蕩器正在運(yùn)行時(shí)充電到第一邏輯電平，且如果外部頻率確定元件/振蕩器出現(xiàn)故障，那么放電(暫停)到第二邏輯電平。
根據(jù)本發(fā)明的特定實(shí)例性實(shí)施例，一種具有主要時(shí)鐘振蕩器監(jiān)測(cè)與報(bào)警的數(shù)字裝置包括處理器，其具有操作模式及低功率休眠模式；計(jì)時(shí)器計(jì)數(shù)器，其具有耦合到所述處理器的輸入的輸出及用于接受多個(gè)時(shí)鐘脈沖的輸入；主要時(shí)鐘振蕩器，其耦合到所述計(jì)時(shí)器計(jì)數(shù)器的所述輸入及外部頻率確定元件，其中所述主要時(shí)鐘振蕩器以由所述外部頻率確定元件確定的頻率產(chǎn)生多個(gè)時(shí)鐘脈沖；直流(DC)阻擋電容器，其耦合到所述主要時(shí)鐘振蕩器；二極管，其連接到所述DC阻擋電容器；電壓存儲(chǔ)電容器，其連接到所述二極管，其中所述電壓存儲(chǔ)電容器經(jīng)由所述二極管且從所述多個(gè)時(shí)鐘脈沖充電到一電壓；電流吸收器，其連接到所述電壓存儲(chǔ)電容器，其中當(dāng)不從所述多個(gè)時(shí)鐘脈沖充電時(shí)，所述電流吸收器將所述電壓存儲(chǔ)電容器上的所述電壓放電；及電壓比較器，其具有連接到所述處理器的輸入的輸出、連接到所述電壓存儲(chǔ)電容器的第一輸入，及連接到參考電壓的第二輸入，其中當(dāng)所述電壓存儲(chǔ)電容器上的所述電壓大于所述參考電壓時(shí)，所述電壓比較器的所述輸出處于第一邏輯電平，且當(dāng)所述電壓存儲(chǔ)電容器上的所述電壓小于或等于所述參考電壓時(shí)，所述電壓比較器的所述輸出處于第二邏輯電平。根據(jù)本發(fā)明的另一特定實(shí)例性實(shí)施例，一種監(jiān)測(cè)數(shù)字裝置的主要時(shí)鐘振蕩器及在其出現(xiàn)故障后即刻產(chǎn)生報(bào)警的方法包括用來自主要時(shí)鐘振蕩器的多個(gè)脈沖將電壓存儲(chǔ)電容器充電到一電壓；借助電壓比較器監(jiān)測(cè)所述電壓存儲(chǔ)電容器上的所述電壓，其中當(dāng)所述電壓存儲(chǔ)電容器上的所述電壓大于參考電壓時(shí)，不從所述電壓比較器發(fā)出報(bào)警，且當(dāng)所述電壓存儲(chǔ)電容器上的所述電壓小于或等于所述參考電壓時(shí)，從所述電壓比較器發(fā)出所述報(bào)警；及在從所述電壓比較器發(fā)出所述報(bào)警之后，切換到備用時(shí)鐘。其中處理器具有操作模式及低功率休眠模式，且當(dāng)從所述電壓比較器發(fā)出所述報(bào)警時(shí)，所述處理器從所述低功率休眠模式喚醒到所述操作模式。


結(jié)合附圖參考以下描述可獲得對(duì)本發(fā)明的更全面理解，在附圖中圖I圖解說明根據(jù)本發(fā)明的特定實(shí)例性實(shí)施例的具有電路的數(shù)字裝置的示意圖，所述電路用于監(jiān)測(cè)外部頻率確定元件/振蕩器的操作，及如果所述外部頻率確定元件/振蕩器出現(xiàn)故障，那么發(fā)信號(hào)通知所述數(shù)字裝置的處理器；且圖2圖解說明圖I中所展示的數(shù)字裝置的示意圖中的各個(gè)信號(hào)點(diǎn)的示意性電 壓-時(shí)間波形。雖然易于對(duì)本發(fā)明做出各種修改及替代形式，但在圖式中已展示并在本文中詳細(xì)描述其特定實(shí)例性實(shí)施例。然而，應(yīng)了解，本文對(duì)特定實(shí)例性實(shí)施例的描述并不意欲將本發(fā)明限制于本文所揭示的特定形式，而是相反，本發(fā)明意欲涵蓋如由所附權(quán)利要求書所定義的所有修改及等效物。
具體實(shí)施例方式現(xiàn)在參考圖式，示意性地圖解說明特定實(shí)例性實(shí)施例的細(xì)節(jié)。圖式中，將由相同編號(hào)表示相同元件，且將由帶有不同小寫字母下標(biāo)的相同編號(hào)表示類似元件。參考圖1，其描繪根據(jù)本發(fā)明的特定實(shí)例性實(shí)施例的具有電路的數(shù)字裝置的示意圖，所述電路用于監(jiān)測(cè)外部頻率確定元件/振蕩器的操作，及如果所述外部頻率確定元件/振蕩器出現(xiàn)故障，那么發(fā)信號(hào)通知所述數(shù)字裝置的處理器。數(shù)字裝置100包括處理器102、備用時(shí)鐘104、計(jì)時(shí)器計(jì)數(shù)器106、電壓比較器108、電壓參考110、電流吸收器112、電壓存儲(chǔ)電容器116、二極管118、直流(DC)阻擋電容器120、緩沖器122及振蕩器反相器124。振蕩器反相器124耦合到外部頻率確定元件128 (例如，晶體、陶瓷諧振器等)以及負(fù)載電容器130及132。負(fù)載電容器130及132中的一者或兩者可用作由振蕩器反相器124及頻率確定元件128形成的主要時(shí)鐘振蕩器的反饋及/或頻率調(diào)整組件。預(yù)期且在本發(fā)明的范圍內(nèi)，二極管118及/或電壓存儲(chǔ)電容器116及阻擋電容器120可在數(shù)字裝置100內(nèi)部或外部，例如，不是包括數(shù)字裝置100的集成電路裸片及/或集成電路封裝(未展示)的部分，而是與其在外部連接。通常，包括振蕩器反相器124及頻率確定元件128的主要時(shí)鐘振蕩器提供時(shí)鐘信號(hào)脈沖列(例如，多個(gè)時(shí)鐘脈沖(圖2的時(shí)序圖A))到處理器102及計(jì)時(shí)器計(jì)數(shù)器106。計(jì)時(shí)器計(jì)數(shù)器106計(jì)數(shù)來自主要時(shí)鐘振蕩器的某一脈沖數(shù)目，且當(dāng)已計(jì)數(shù)到所述某一脈沖數(shù)目時(shí)將把處理器102喚醒。然而，如果主要時(shí)鐘振蕩器的任何組件出于任何原因而出現(xiàn)故障(例如，外部組件(頻率確定元件128及/或負(fù)載電容器130及132中的一者或一者以上)出現(xiàn)故障)，或到裸片或封裝的連接出現(xiàn)故障，那么計(jì)時(shí)器計(jì)數(shù)器106將永不計(jì)數(shù)到高達(dá)來自主要時(shí)鐘振蕩器的某一脈沖數(shù)目以便周期性地喚醒處理器102。根據(jù)本發(fā)明的教示，延遲及監(jiān)測(cè)電路在主要時(shí)鐘振蕩器是操作的(正適當(dāng)?shù)毓ぷ?時(shí)充電到第一邏輯電平，且如果主要時(shí)鐘振蕩器出現(xiàn)故障，那么放電(暫停)到第二邏輯電平。當(dāng)處于第二邏輯電平時(shí)來自此延遲電路的輸出可用以警告(中斷)處理器102使得可由處理器102起始主要時(shí)鐘振蕩器故障錯(cuò)誤例程。如果所述時(shí)鐘振蕩器出現(xiàn)故障，那么數(shù)字裝置100可使用內(nèi)部備用時(shí)鐘振蕩器104。延遲及監(jiān)測(cè)電路確保，如果處理器102處于休眠模式中那么將醒來，且當(dāng)處于其操作模式中時(shí)被警告使用備用時(shí)鐘104。備用時(shí)鐘振蕩器104也可以是處理器通常用于其操作的內(nèi)部時(shí)鐘，且主要時(shí)鐘振蕩器(具有高穩(wěn)定性頻率確定元件128)可結(jié)合處理器內(nèi)部振蕩器(例如，備用時(shí)鐘振蕩器104) —起用作精密計(jì)時(shí)器?，F(xiàn)在參考圖2，其描繪圖I中所展示的數(shù)字裝置的示意圖中的各個(gè)信號(hào)點(diǎn)的示意性電壓-時(shí)間波形。來自主要時(shí)鐘振蕩器的多個(gè)時(shí)鐘脈沖(波形A)經(jīng)由阻擋電容器120耦合到二極管118。二極管118對(duì)電壓存儲(chǔ)電容器116進(jìn)行整流(僅使正電壓分量-波形B
通過)，借此將電壓存儲(chǔ)電容器116充電到大致等于多個(gè)脈沖的電壓值的正電壓(波形C)。如果緩沖器122的輸出應(yīng)被強(qiáng)迫到穩(wěn)態(tài)邏輯高(“I”)，那么也使用阻擋電容器120來阻擋DC。電流吸收器112從電壓存儲(chǔ)電容器116不斷地汲取恒定電流，但此恒定電流實(shí)質(zhì)上小于當(dāng)來自主要時(shí)鐘振蕩器的多個(gè)脈沖是操作時(shí)從二極管118供應(yīng)的充電電流。然而，如果主要時(shí)鐘振蕩器停止工作(也就是說，并沒有多個(gè)脈沖將電壓存儲(chǔ)電容器116充電)，那么電流吸收器112將對(duì)電壓存儲(chǔ)電容器116上的電壓電荷進(jìn)行線性降低汲取(波形C)。電壓比較器108用以在主要時(shí)鐘振蕩器正在工作時(shí)及在其未工作時(shí)產(chǎn)生信號(hào)到處理器102?？蓪㈦妷罕容^器108的輸出連接到處理器102(例如，用于中斷或喚醒的輸入)，其中當(dāng)電壓比較器108的輸出處于第一邏輯電平(例如，邏輯低(“0”))時(shí)，處理器102以正常方式發(fā)揮作用(主要時(shí)鐘振蕩器正在運(yùn)行)，且當(dāng)電壓比較器108的輸出處于第二邏輯電平(例如，邏輯高(“I”)時(shí)，警告處理器102主要時(shí)鐘振蕩器已停止發(fā)揮作用(波形D)。通過將電壓存儲(chǔ)電容器116上的電壓與來自電壓參考110的參考電壓(Vref)比較來確定來自電壓比較器108的輸出邏輯電平。當(dāng)電壓存儲(chǔ)電容器116上的電壓電荷大于Vref時(shí)，電壓比較器108的輸出處于第一邏輯電平,且當(dāng)電壓存儲(chǔ)電容器116上的電壓電荷等于或小于Vref時(shí)，電壓比較器108的輸出處于第二邏輯電平。最初，在電力接通復(fù)位(POR)或節(jié)電接通復(fù)位(BOR)期間，可忽略來自比較器108的輸出直到電壓存儲(chǔ)電容器116已通過從主要時(shí)鐘振蕩器接收初始幾個(gè)時(shí)鐘脈沖而充電到高達(dá)正常操作電壓(外部時(shí)鐘操作)。電壓參考110可以是耦合于供應(yīng)電壓及供應(yīng)共用點(diǎn)、帶隙電壓參考等之間的電阻器網(wǎng)絡(luò)分壓器。處于第二邏輯電平的電壓比較器108的輸出可用以產(chǎn)生中斷，所述中斷可接著從低功率休眠狀態(tài)(模式)喚醒處理器102，或另一選擇為，中斷處理器102的常規(guī)操作且設(shè)定主要時(shí)鐘振蕩器故障旗標(biāo)。比較器108及電壓參考無需精確，這是因?yàn)閮H需要從正常操作的粗略偏差來將比較器108的輸出切換到第二邏輯電平。電流吸收器112針對(duì)外部振蕩器故障結(jié)合電壓存儲(chǔ)電容器116的電容值及其上的電壓電荷確定暫停時(shí)間周期，且將致使電壓存儲(chǔ)電容器116上的電壓電荷線性地衰減。電流吸收器112將處于比可從主要時(shí)鐘振蕩器的多個(gè)時(shí)鐘脈沖獲得的電流低的電流，以使得電壓存儲(chǔ)電容器116可從此多個(gè)時(shí)鐘脈沖充電。用于使電壓存儲(chǔ)電容器116上的電壓等于或小于參考電壓的放電時(shí)間大于多個(gè)時(shí)鐘脈沖的一個(gè)時(shí)鐘周期。在主要時(shí)鐘振蕩器的故障之后達(dá)到參考電壓的放電時(shí)間可以是(舉例來說，但不限于)100微秒。外部時(shí)鐘信號(hào)(多個(gè)時(shí)鐘脈沖)不可直接用以將電壓存儲(chǔ)電容器116充電，這是因?yàn)槿绻蕉O管118的輸入信號(hào)粘滯在邏輯高(例如，約Vdd)，那么電流吸收器112無法使電壓存儲(chǔ)電容器116放電。因此，阻擋電容器120是用以將來自主要時(shí)鐘振蕩器的脈沖交流(AC)耦合到二極管118，二極管118僅允許正電壓從中通過，有效地阻擋任何負(fù)電壓。作為使用阻擋電容器120的結(jié)果，電壓存儲(chǔ)電容器116可僅在來自主要時(shí)鐘振蕩器的脈沖正在接通與關(guān)斷雙態(tài)切換(存在來自主要時(shí)鐘振蕩器的多個(gè)時(shí)鐘脈沖)時(shí)充電。
雖然已通過參考本發(fā)明的實(shí)例性實(shí)施例來描繪、描述及定義了本發(fā)明的各個(gè)實(shí)施例，但此類參考并不意味著對(duì)本發(fā)明的限定，且不應(yīng)推斷出存在此限定。所揭示的標(biāo)的物能 夠在形式及功能上具有大量修改、變更及等效物，相關(guān)技術(shù)領(lǐng)域的技術(shù)人員將聯(lián)想到這些修改、變更及等效物并受益于本發(fā)明。所描繪及所描述的本發(fā)明的各個(gè)實(shí)施例僅為實(shí)例，而不是對(duì)本發(fā)明范圍的窮盡性說明。
權(quán)利要求
1.一種具有主要時(shí)鐘振蕩器監(jiān)測(cè)與報(bào)警的數(shù)字裝置，其包括 處理器，其具有操作模式及低功率休眠模式； 計(jì)時(shí)器計(jì)數(shù)器，其具有耦合到所述處理器的輸入的輸出及用于接受多個(gè)時(shí)鐘脈沖的輸A ； 主要時(shí)鐘振蕩器，其耦合到所述計(jì)時(shí)器計(jì)數(shù)器的所述輸入及外部頻率確定元件，其中所述主要時(shí)鐘振蕩器以由所述外部頻率確定元件確定的頻率產(chǎn)生所述多個(gè)時(shí)鐘脈沖； 直流DC阻擋電容器，其耦合到所述主要時(shí)鐘振蕩器； 二極管，其連接到所述DC阻擋電容器； 電壓存儲(chǔ)電容器，其連接到所述二極管，其中所述電壓存儲(chǔ)電容器經(jīng)由所述二極管且從所述多個(gè)時(shí)鐘脈沖充電到一電壓； 電流吸收器，其連接到所述電壓存儲(chǔ)電容器，其中當(dāng)不從所述多個(gè)時(shí)鐘脈沖充電時(shí)，所述電流吸收器將所述電壓存儲(chǔ)電容器上的所述電壓放電；及 電壓比較器，其具有連接到所述處理器的輸入的輸出、連接到所述電壓存儲(chǔ)電容器的第一輸入及連接到參考電壓的第二輸入，其中 當(dāng)所述電壓存儲(chǔ)電容器上的所述電壓大于所述參考電壓時(shí)，所述電壓比較器的 所述輸出處于第一邏輯電平，且 當(dāng)所述電壓存儲(chǔ)電容器上的所述電壓小于或等于所述參考電壓時(shí)，所述電壓比較器的所述輸出處于第二邏輯電平。
2.根據(jù)權(quán)利要求I所述的數(shù)字裝置，其中當(dāng)所述處理器處于所述低功率休眠模式且所述電壓比較器的所述輸出處于所述第二邏輯電平時(shí)，所述處理器返回到所述操作模式。
3.根據(jù)權(quán)利要求I所述的數(shù)字裝置，其中當(dāng)所述處理器處于所述低功率休眠模式且所述電壓比較器的所述輸出處于所述第二邏輯電平時(shí)，所述處理器返回到所述操作模式且使用備用時(shí)鐘來進(jìn)行其操作。
4.根據(jù)權(quán)利要求I所述的數(shù)字裝置，其中當(dāng)所述處理器處于所述低功率休眠模式且所述電壓比較器的所述輸出處于所述第二邏輯電平時(shí)，所述處理器返回到所述操作模式且執(zhí)行主要時(shí)鐘振蕩器故障程序例程。
5.根據(jù)權(quán)利要求I所述的數(shù)字裝置，其中當(dāng)所述處理器處于所述操作模式且所述電壓比較器的所述輸出處于所述第二邏輯電平時(shí)，所述處理器使用備用時(shí)鐘來進(jìn)行其操作。
6.根據(jù)權(quán)利要求I所述的數(shù)字裝置，其中當(dāng)所述處理器處于所述操作模式且所述電壓比較器的所述輸出處于所述第二邏輯電平時(shí)，所述處理器執(zhí)行主要時(shí)鐘振蕩器故障程序例程。
7.根據(jù)權(quán)利要求I所述的數(shù)字裝置，其中所述第一邏輯電平為邏輯低且所述第二邏輯電平為邏輯高。
8.根據(jù)權(quán)利要求I所述的數(shù)字裝置，其中所述第一邏輯電平為邏輯高且所述第二邏輯電平為邏輯低。
9.根據(jù)權(quán)利要求I所述的數(shù)字裝置，其中所述外部頻率確定元件為晶體。
10.根據(jù)權(quán)利要求I所述的數(shù)字裝置，其中所述外部頻率確定元件為陶瓷諧振器。
11.根據(jù)權(quán)利要求I所述的數(shù)字裝置，其中所述參考電壓由電壓參考供應(yīng)。
12.根據(jù)權(quán)利要求I所述的數(shù)字裝置，其中所述電壓參考為帶隙電壓參考。
13.根據(jù)權(quán)利要求I所述的數(shù)字裝置，其中所述參考電壓是從耦合于供應(yīng)電壓與供應(yīng)共用點(diǎn)之間的電阻器網(wǎng)絡(luò)分壓器供應(yīng)的。
14.根據(jù)權(quán)利要求I所述的數(shù)字裝置，其中所述電流吸收器為恒定電流吸收器。
15.根據(jù)權(quán)利要求14所述的數(shù)字裝置，其中所述恒定電流吸收器將所述電壓存儲(chǔ)電容器及時(shí)地線性放電。
16.根據(jù)權(quán)利要求I所述的數(shù)字裝置，其進(jìn)一步包括在起動(dòng)后即刻忽略所述電壓比較器的所述輸出直到所述電壓存儲(chǔ)電容器從所述多個(gè)時(shí)鐘脈沖充電。
17.—種監(jiān)測(cè)數(shù)字裝置的主要時(shí)鐘振蕩器及在其出現(xiàn)故障后即刻產(chǎn)生報(bào)警的方法，所述方法包括 用來自主要時(shí)鐘振蕩器的多個(gè)脈沖將電壓存儲(chǔ)電容器充電到一電壓； 借助電壓比較器監(jiān)測(cè)所述電壓存儲(chǔ)電容器上的所述電壓，其中 當(dāng)所述電壓存儲(chǔ)電容器上的所述電壓大于參考電壓時(shí)，不從所述電壓比較器發(fā)出報(bào)警，且 當(dāng)所述電壓存儲(chǔ)電容器上的所述電壓小于或等于所述參考電壓時(shí)，從所述電壓比較器發(fā)出所述報(bào)警 '及 在從所述電壓比較器發(fā)出所述報(bào)警之后切換到備用時(shí)鐘。
18.根據(jù)權(quán)利要求17所述的方法，其中處理器具有操作模式及低功率休眠模式，所述方法進(jìn)一步包括當(dāng)從所述電壓比較器發(fā)出所述報(bào)警時(shí)將所述處理器從所述低功率休眠模式喚醒到所述操作模式的步驟。
19.根據(jù)權(quán)利要求17所述的方法，其中處理器具有當(dāng)從所述電壓比較器發(fā)出所述報(bào)警時(shí)起始的時(shí)鐘故障異常程序例程。
全文摘要
一種故障安全振蕩器監(jiān)測(cè)與報(bào)警電路從外部振蕩器接收時(shí)鐘脈沖，如果所述外部振蕩器發(fā)生故障，那么所述故障安全振蕩器監(jiān)測(cè)與報(bào)警電路會(huì)將所述外部振蕩器故障通知數(shù)字處理器。所述故障安全振蕩器監(jiān)測(cè)與報(bào)警電路為極低電流使用電路，當(dāng)所述外部振蕩器正常發(fā)揮作用時(shí)，用來自所述外部振蕩器的時(shí)鐘脈沖將存儲(chǔ)電容器充電，且如果所述外部振蕩器停止發(fā)揮作用，那么用恒定電流吸收器將所述存儲(chǔ)電容器放電。當(dāng)所述存儲(chǔ)電容器上的電壓電荷變得小于參考電壓時(shí)，將報(bào)警信號(hào)發(fā)送到所述數(shù)字處理器以用于對(duì)所述有故障外部振蕩器進(jìn)行異?；蝈e(cuò)誤處置。
文檔編號(hào)G06F1/14GK102782603SQ201180012097
公開日2012年11月14日 申請(qǐng)日期2011年3月24日 優(yōu)先權(quán)日2010年3月26日
發(fā)明者喬納森·狄龍, 恩里克·阿萊曼, 約瑟夫·朱利謝爾, 維維安·德爾波特 申請(qǐng)人:密克羅奇普技術(shù)公司