專(zhuān)利名稱(chēng)：用于減少由積極預(yù)取所致的處理器緩存污染的方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體涉及緩存記憶系統(tǒng)，且更特別的是，涉及可減少與浪費(fèi)緩存預(yù)取有關(guān)的效能影響(performance hit)的多階緩存記憶系統(tǒng)。現(xiàn)代微處理器遠(yuǎn)快于儲(chǔ)存程序于其中的存儲(chǔ)器。也就是，微處理器執(zhí)行指令的速率可快于自存儲(chǔ)器取出程序的速率，因此，讀取程序的指令無(wú)法快到足以讓微處理器保持忙碌。預(yù)取在微處理器實(shí)際需要之前的指令為克服存儲(chǔ)器反應(yīng)相對(duì)慢以及允許處理器以實(shí)質(zhì)較高的速度操作的有用機(jī)制。當(dāng)指令預(yù)取自存儲(chǔ)器時(shí)，它是放在當(dāng)處理器準(zhǔn)備執(zhí)行該特定指令時(shí)可極快地存取它的緩存中。與預(yù)取有關(guān)的問(wèn)題之一是軟件程序不一定按照它們儲(chǔ)存的順序來(lái)執(zhí)行。事實(shí)上，有許多指令會(huì)造成軟件程序分叉或跳到程序的另一個(gè)位置。因此，準(zhǔn)確地預(yù)測(cè)程序何時(shí)會(huì)分叉或跳到另一個(gè)位置可大大地影響預(yù)取的品質(zhì)，因此，處理器可執(zhí)行軟件程序的速度。已有人提出相信可增強(qiáng)預(yù)測(cè)的許多機(jī)制以便允許處理器可更連續(xù)迅速地操作。不過(guò)，這些預(yù)測(cè)器至少有一個(gè)共同處，它們至少偶而出錯(cuò)而預(yù)取不被處理器使用的指令。也就是，預(yù)取算法對(duì)于有些應(yīng)用證明是有用的但是對(duì)于其它則無(wú)效。當(dāng)預(yù)取代碼或數(shù)據(jù)在程序執(zhí)行期間不被一致準(zhǔn)確地存取時(shí)，預(yù)取器實(shí)際上可能損害處理器的效能?！速M(fèi)的’預(yù)取為造成緩存填滿預(yù)期指令(或數(shù)個(gè))但是在被存取之前在緩存中過(guò)時(shí)的存儲(chǔ)器存取。浪費(fèi)預(yù)取會(huì)消耗系統(tǒng)及存儲(chǔ)器頻寬以及污染處理器核心的私有緩存以及共享芯片多處理器(CMP)緩存。現(xiàn)代預(yù)取器很有積極是因?yàn)樗鼈兪且愿咚俾暑A(yù)取代碼及數(shù)據(jù)而有高比例的浪費(fèi)預(yù)取。

發(fā)明內(nèi)容
為供基本理解本發(fā)明的一些方面，提出以下簡(jiǎn)化的總結(jié)。此總結(jié)并非本發(fā)明的窮舉式總覽。它不是想要確認(rèn)本發(fā)明的關(guān)鍵或重要組件或者是描繪本發(fā)明的范疇。唯一的目的是要以簡(jiǎn)要的形式提出一些概念作為以下更詳細(xì)的說(shuō)明的前言。本發(fā)明的一方面為一種用于控制第一及第二緩存的方法。該方法包括下列步驟:接收在該第一緩存中的一緩存項(xiàng)目(cache entry),以及識(shí)別(identify)該項(xiàng)目具有未接觸狀態(tài)(untouched status)?；貞?yīng)對(duì)于該緩存項(xiàng)目的至少一部分的一請(qǐng)求而更新該緩存項(xiàng)目的狀態(tài)。根據(jù)一預(yù)選緩存列置換算法(preselected cache line replacementalgorithm)來(lái)逐出(cast out)該緩存項(xiàng)目，以及根據(jù)該逐出緩存項(xiàng)目的狀態(tài)將該逐出緩存項(xiàng)目?jī)?chǔ)存于較低階次的第二緩存中。本發(fā)明的另一方面為一種記憶系統(tǒng)。該記憶系統(tǒng)包含一第一階次緩存、一第一階次緩存控制器、一第二階次緩存、以及一第二階次緩存控制器。該第一階次緩存控制器適合識(shí)別一接收緩存項(xiàng)目具有未接觸狀態(tài)，回應(yīng)對(duì)于該緩存項(xiàng)目的至少一部分的一請(qǐng)求而更新該緩存項(xiàng)目的狀態(tài)為已存取，以及根據(jù)一預(yù)選緩存列置換算法，逐出該緩存項(xiàng)目。該第二階次緩存控制器適合于根據(jù)該逐出緩存項(xiàng)目來(lái)控制該逐出緩存項(xiàng)目在該第二緩存中的儲(chǔ)存。本發(fā)明的另一方面為一種微處理器。該微處理器包含一核心、一第一階次緩存、一第一階次緩存控制器、一第二階次緩存、以及一第二階次緩存控制器。該第一階次緩存控制器適合識(shí)別一接收緩存項(xiàng)目具有未接觸狀態(tài)，回應(yīng)對(duì)于該緩存項(xiàng)目之至少一部分的一請(qǐng)求而更新該緩存項(xiàng)目的狀態(tài)，以及根據(jù)一預(yù)選緩存列置換算法，逐出該緩存項(xiàng)目。該第二階次緩存控制器適合于根據(jù)該逐出緩存項(xiàng)目來(lái)控制該逐出緩存項(xiàng)目在該第二緩存中的儲(chǔ)存。


以下用附圖描述本發(fā)明，其中，類(lèi)似的組件用相同的組件符號(hào)表示，且:圖1為微處理器的方塊圖，其具有多個(gè)核心以及有多個(gè)非共享L2緩存與一共享L3緩存；圖2的簡(jiǎn)化方塊示所述核心中的一者、所述L2緩存中的一者以及為圖1的微處理器的一部分的一預(yù)取器之間的關(guān)系；圖3以格式圖示在與圖1的微處理器關(guān)連的一緩存中的緩存列項(xiàng)目；圖4以格式圖示一流程圖，其描述與圖1的微處理器關(guān)連的L2緩存的操作；圖5以格式圖示一流程圖，其描述與圖1的微處理器關(guān)連的L3緩存的操作；以及圖6以格式圖示一流程圖替代具體實(shí)施例，其描述與圖1的微處理器關(guān)連的L3緩存的操作。盡管本發(fā)明容易做成各種修改及替代形式，本文仍以附圖為例圖示幾個(gè)本發(fā)明的特定具體實(shí)施例且詳述其中的細(xì)節(jié)。不過(guò)，應(yīng)了解本文所描述的特定具體實(shí)施例不是想要把本發(fā)明限定成本文所揭示的特定形式，反而是，本發(fā)明是要涵蓋落入由隨附權(quán)利要求書(shū)定義的本發(fā)明精神及范疇內(nèi)的所有修改、等價(jià)及替代性陳述。
具體實(shí)施例方式以下描述本發(fā)明的一或更多特定具體實(shí)施例。特別希望本發(fā)明揭示標(biāo)的不受限于本文的具體實(shí)施例及圖解說(shuō)明，而是涵蓋所述具體實(shí)施例的修改形式，包括所述具體實(shí)施例的部分以及不同具體實(shí)施例的組件的組合，這都在權(quán)利要求書(shū)的范疇內(nèi)。應(yīng)了解，在按照任何工程或設(shè)計(jì)項(xiàng)目開(kāi)發(fā)任何此類(lèi)的實(shí)際具體實(shí)作時(shí)，可能要做出許多與具體實(shí)作有關(guān)的決策以達(dá)成開(kāi)發(fā)人員的特定目標(biāo)，例如遵循與系統(tǒng)相關(guān)及商務(wù)有關(guān)的限制，這些都會(huì)隨著每一個(gè)具體實(shí)作而有所不同。此外，應(yīng)了解，此類(lèi)開(kāi)發(fā)即復(fù)雜又花時(shí)間，而不是本技藝一般技術(shù)人員在閱讀本揭示內(nèi)容后即可進(jìn)行設(shè)計(jì)、建造及制造的例行工作。本申請(qǐng)案中都沒(méi)有被認(rèn)為對(duì)于本發(fā)明是關(guān)鍵或必要的，除非明確指出它是“關(guān)鍵的"或“必要的"。此時(shí)用附圖描述本揭示內(nèi)容。示意圖示各種結(jié)構(gòu)、系統(tǒng)及設(shè)備的附圖只是用來(lái)解釋以及避免熟諳此藝者所熟知的細(xì)節(jié)混淆本揭示內(nèi)容。盡管如此，仍納入附圖以描述及解釋本揭示內(nèi)容的示范實(shí)施例。應(yīng)使用與相關(guān)技藝技術(shù)人員所熟悉的意思一致的方式理解及解釋用于本文的字匯及片語(yǔ)。本文沒(méi)有特別定義的術(shù)語(yǔ)或片語(yǔ)(也就是，與熟諳此藝者所理解的普通慣用意思不同的定義)是想要用術(shù)語(yǔ)或片語(yǔ)的一致用法來(lái)暗示。在這個(gè)意義上，希望術(shù)語(yǔ)或片語(yǔ)具有特定的意思時(shí)(也就是，不同于熟諳此藝者所理解的意思)，則會(huì)在本專(zhuān)利說(shuō)明書(shū)中以直接明白地提供特定定義的方式清楚地陳述用于該術(shù)語(yǔ)或片語(yǔ)的特
定定義。請(qǐng)參考附圖，各圖中類(lèi)似的組件用相同的組件符號(hào)表示，特別是，圖1是與外部存儲(chǔ)器105耦合的微處理器100的背景下描述本發(fā)明揭示標(biāo)的。熟諳此藝者會(huì)認(rèn)識(shí)到，電腦系統(tǒng)可由以上及其它組件構(gòu)成。不過(guò)，為了避免混淆本發(fā)明，只包含有利于了解本發(fā)明的組件。圖1圖示用于由多個(gè)核心106-111組成的典型多處理器系統(tǒng)的存儲(chǔ)器階層。每個(gè)核心有專(zhuān)屬的私有L2處理器緩存112-117。熟諳此藝者會(huì)明白，盡管示范具體實(shí)施例以6個(gè)核心106-111及6個(gè)L2緩存112-117圖示,然而可使用更多或更少的核心及緩存而不脫離本發(fā)明的精神及范疇。在圖示示范具體實(shí)施例中，L3緩存120被所有處理器核心106-111經(jīng)由系統(tǒng)請(qǐng)求接口 125來(lái)共享。在圖示具體實(shí)施例中，L3緩存為最后一階緩存(LLC)，不過(guò)，熟諳此藝者會(huì)明白，可使用有額外階次的緩存而不脫離本發(fā)明的精神及范疇。核心106-111中的每一個(gè)能夠儲(chǔ)存軟件或可執(zhí)行在彼之對(duì)應(yīng)L2緩存112-117中的代碼及數(shù)據(jù)列。與每個(gè)處理器核心106-111關(guān)連的預(yù)取器單元200 (參考圖2)也能夠在來(lái)自外部存儲(chǔ)器105的數(shù)據(jù)及代碼實(shí)際需要由核心106-111執(zhí)行及儲(chǔ)存預(yù)取代碼及數(shù)據(jù)于L2緩存112-117中之前，經(jīng)由傳送橫條(XBAR) 130擷取。有各種眾所周知的方法可用來(lái)判斷那個(gè)代碼及數(shù)據(jù)應(yīng)預(yù)取自存儲(chǔ)器105 ;不過(guò)，熟諳此藝者會(huì)明白，可使用任何預(yù)取方法而不脫離本發(fā)明的精神及范疇。為了保證L2緩存的有效操作，大體合乎需要的方式是L2緩存填滿在立即未來(lái)最可能被核心106-111用到的數(shù)據(jù)及代碼。此一方法涉及取代存入緩存有一段預(yù)選時(shí)間不被存取的數(shù)據(jù)或代碼。此一處理通常被稱(chēng)為“過(guò)時(shí)(aging out)”。若L2緩存112-117內(nèi)一列過(guò)時(shí)，由L2緩存112-117去除或“逐出(cast out) ”作為交易的一部分。逐出列可稱(chēng)為“犧牲”列，以及在逐出時(shí)，通常不完全拋棄它們，而常常是裝在下一個(gè)階次的緩存，例如本具體實(shí)施例的L3緩存120。處理器的存儲(chǔ)器存取通常分成兩類(lèi):由程序的執(zhí)行產(chǎn)生的(需求存取)以及預(yù)取器所產(chǎn)生的(預(yù)取)。在本裝置的一具體實(shí)施例中，在一列記憶體第一次安裝于處理器緩存中時(shí)區(qū)分預(yù)取與需求存取。例如，被預(yù)取的存儲(chǔ)器列以帶有“未接觸”屬性、狀態(tài)或旗標(biāo)安裝于L2緩存112-117中。如本文所使用的，片語(yǔ)未接觸屬性、狀態(tài)或旗標(biāo)旨在意指部分存儲(chǔ)器(例如，緩存塊或列)已預(yù)取而尚未被處理器核心106-111中的任一者存取或接觸。如果處理器核心106-111隨后存取在彼的L2緩存112-117中的該列，則清除未接觸屬性，這表示該列已被處理器核心106-111存取。不過(guò)，當(dāng)一列在L2緩存112-117中過(guò)時(shí)時(shí)，經(jīng)由SRI125，一起輸出或輸送該未接觸屬性與被L2緩存112-117逐出的犧牲列(victim line)。該未接觸屬性可用來(lái)控制被L3緩存120使用的安裝策略(install policy)以便避免L3緩存120的緩存污染。例如，有未接觸屬性集合的犧牲列可能完全不安裝于L3緩存120中，或者它們可能安裝于L3緩存120中已被確認(rèn)為近來(lái)最少使用(Least Recently Used, LRU)插槽的位置。在圖示具體實(shí)施例中，回應(yīng)對(duì)于L3緩存的后續(xù)儲(chǔ)存操作而該LRU插槽為下一個(gè)待由L3緩存逐出的緩存列。在此具體實(shí)施例中，已從L2緩存112-117拋出的緩存列至少暫時(shí)留在L3緩存120中以防核心106-111決定存取被拋棄的L2緩存列所在的存儲(chǔ)器位置。如圖3所示，L2緩存112-117中的每一列300通常含有地址(ADDR)標(biāo)簽305、存取狀態(tài)欄(access state f ield) 310、LRU欄315及數(shù)據(jù)320。它視需要可包含ECC代碼325與其它屬性330。未接觸屬性335可儲(chǔ)存于L2緩存112-117內(nèi)的各種位置。例如，未接觸屬性335可儲(chǔ)存為單獨(dú)屬性，如圖3所示，或可編碼于存取狀態(tài)欄310中。在先前微處理器的操作期間，當(dāng)代碼被預(yù)取及儲(chǔ)存于緩存時(shí)，它的狀態(tài)欄通常被確認(rèn)為共享(S)狀態(tài)。在本發(fā)明的一具體實(shí)施例中，該共享狀態(tài)可被兩種狀態(tài)取代，例如:I)已共享存取(S.Accessed);以及2)未共享接觸(S.Untouched)。因此，在本發(fā)明的一具體實(shí)施例的操作期期間，當(dāng)代碼被預(yù)取及儲(chǔ)存于緩存112-117內(nèi)時(shí)，預(yù)取緩存列的存取狀態(tài)欄310可設(shè)定為S.Untouched，這表示該緩存列尚未被核心106-111存取。隨后，如圖4的流程圖所示，當(dāng)核心106-111正在執(zhí)行代碼時(shí)，在方塊405，它會(huì)送出針對(duì)特定存儲(chǔ)器地址的請(qǐng)求給L2緩存112-117。如果該存儲(chǔ)器地址已預(yù)取至L2緩存112-117，在方塊410，L2緩存112-117會(huì)基于ADDR欄305來(lái)偵測(cè)到“命中”預(yù)取緩存列。在方塊412，L2緩存的“未命中”會(huì)輸送給L3緩存120以判斷請(qǐng)求存儲(chǔ)器地址是否在其中。假設(shè)命中L2緩存112-117，則在方塊415，L2緩存112-117會(huì)檢查存取狀態(tài)欄310，以及如果確認(rèn)緩存列為S.Untouched，該緩存列會(huì)送到核心106-111以及會(huì)更新L2緩存112-117里的緩存列使得存取狀態(tài)欄310此時(shí)包含S.Accessed狀態(tài)，這表示它已被核心106-111存取。替換地，如果確認(rèn)緩存列為S.Accessed，則在方塊425，該緩存列會(huì)送到核心106-111以及不會(huì)更新L2緩存112-117里的緩存列，因?yàn)樗臓顟B(tài)先前已設(shè)定為S.Accessed.
圖5的流程示回應(yīng)在有一列代碼已過(guò)時(shí)的逐出操作期間由L2緩存112-117接收一列代碼，L3緩存120的操作。在本發(fā)明的一具體實(shí)施例中，L3緩存120可由L2緩存112-117接收兩種相關(guān)的逐出。也就是，可將L3緩存120配置成可根據(jù)存取狀態(tài)欄310是設(shè)定為S.Accessed還是S.Untouched來(lái)以不同的方式反應(yīng)。該流程在判定方塊505開(kāi)始，在此L3緩存120檢查逐出緩存列300的存取狀態(tài)欄310。如果存取狀態(tài)欄310設(shè)定為S.Untouched，則控制交給方塊510，在此L3緩存120確認(rèn)逐出緩存列300永遠(yuǎn)不會(huì)被核心106-111存取。因此，在圖示具體實(shí)施例中，在方塊510，拋棄未被接觸的逐出緩存列300以及不儲(chǔ)存于L3緩存120中。另一方面，如果逐出緩存列300的存取狀態(tài)欄310設(shè)定為S.Accessed，則控制交給方塊515，在此L3緩存120確認(rèn)逐出緩存列300已被核心106-111存取。因此，在圖示具體實(shí)施例中，已存取的逐出緩存列300儲(chǔ)存于L3緩存120中，在此若有需要可快速有效地?cái)X取它。本發(fā)明的替代具體實(shí)施例圖示于在圖6呈現(xiàn)L3緩存120的操作的流程圖。在本發(fā)明的此一具體實(shí)施例中，L3緩存120的操作改成在逐出緩存列300的存取狀態(tài)欄310設(shè)定為S.Untouched的情形下以不同的方式反應(yīng)，如方塊605所示。特別是，L3緩存120不會(huì)立即拋棄逐出緩存列300，相反地，儲(chǔ)存逐出緩存列300于L3緩存120中而不管它有
S.Untouched狀態(tài)的存取狀態(tài)欄310。反而，L3緩存120儲(chǔ)存逐出緩存列300以及確認(rèn)它為L(zhǎng)RU項(xiàng)目。以此方式，L3緩存120暫時(shí)儲(chǔ)存未被接觸的逐出緩存列直到接收另一個(gè)緩存列，例如來(lái)自L2緩存112-117的后續(xù)逐出列。也就是，由于未被接觸的緩存列300已被確認(rèn)為L(zhǎng)RU項(xiàng)目，在L3緩存120的所有緩存列中，它有最低的優(yōu)先權(quán)以及會(huì)被下一個(gè)緩存列取代。本發(fā)明也可應(yīng)用于以下實(shí)例，由存儲(chǔ)器取出數(shù)據(jù)以及放入L2緩存112-117，而不是代碼。在先前微處理器的操作期間，在數(shù)據(jù)被提取及儲(chǔ)存于緩存時(shí)，它的狀態(tài)欄通常被確認(rèn)為執(zhí)行(E)狀態(tài)。在本發(fā)明的一具體實(shí)施例中，該執(zhí)行狀態(tài)可被兩種狀態(tài)取代，例如:1)已執(zhí)行存取(E.Accessed);以及2)未執(zhí)行接觸過(guò)(E.Untouched)。因此,在本發(fā)明的一具體實(shí)施例的操作期期間，當(dāng)數(shù)據(jù)被提取及儲(chǔ)存于L2緩存112-117內(nèi)時(shí)，預(yù)取緩存列的存取狀態(tài)欄310可設(shè)定為E.Untouched,這表示緩存列尚未被核心106-111存取。隨后，在L2及L3緩存112-117及120的后續(xù)操作期間，如在描述圖4至圖6時(shí)所述，E.Untouched狀態(tài)欄會(huì)用與S.Untouched狀態(tài)欄實(shí)質(zhì)相同的方式操作，以及E.Accessed狀態(tài)欄會(huì)用與S.Accessed狀態(tài)欄實(shí)質(zhì)相同的方式操作。熟諳此藝者會(huì)明白，可用各種方式提供在描述圖4至圖6時(shí)提及的機(jī)能而不脫離本發(fā)明的精神及范疇。例如，通過(guò)硬件、軟件、韌件或彼等的組合可提供該機(jī)能。此外，用于L2及L3緩存(能夠提供在描述圖4至圖6時(shí)提及的機(jī)能)的控制器可為個(gè)別獨(dú)立設(shè)備，可為能夠控制L2及L3緩存的單一設(shè)備，或可為性能比在說(shuō)明圖4至圖6時(shí)提及還多的較大設(shè)備的一部分。也預(yù)料，在一些具體實(shí)施例中，不同種類(lèi)的硬件描述語(yǔ)言(HDL)可使用于設(shè)計(jì)及制造極大規(guī)模集成電路(VLSI電路)(例如，半導(dǎo)體產(chǎn)品及設(shè)備及/或其它類(lèi)型的半導(dǎo)體設(shè)備)的制程。HDL的實(shí)施例為VHDL與Verilog/Verilog-XL，但是可使用未列出的其它HDL格式。在一具體實(shí)施例中，HDL代碼(例如，寄存器傳送級(jí)(RTL)代碼/數(shù)據(jù))可用來(lái)產(chǎn)生GDS數(shù)據(jù)、GDSII數(shù)據(jù)及其類(lèi)似者。例如，GDSII數(shù)據(jù)為一種描述檔格式以及可用于不同的具體實(shí)施例以呈現(xiàn)半導(dǎo)體產(chǎn)品或設(shè)備的三維模型。半導(dǎo)體制造設(shè)施可使用此類(lèi)模型制作半導(dǎo)體產(chǎn)品及/或設(shè)備。GDSII數(shù)據(jù)可儲(chǔ)存成為數(shù)據(jù)庫(kù)或其它程序儲(chǔ)存結(jié)構(gòu)。此數(shù)據(jù)也可儲(chǔ)存于電腦可讀取儲(chǔ)存裝置(例如，數(shù)據(jù)儲(chǔ)存單元，RAM，光盤(pán)，DVD，固態(tài)儲(chǔ)存器及其類(lèi)似者)。在一具體實(shí)施例中，GDSII數(shù)據(jù)(或其它類(lèi)似數(shù)據(jù))可適合以將制造設(shè)施(例如，通過(guò)使用掩膜作品)配置成可制作能夠?qū)嵶鞅景l(fā)明的不同方面的設(shè)備。換言之，在不同的具體實(shí)施例中，可編程此GDSII數(shù)據(jù)(或其它類(lèi)似數(shù)據(jù))于電腦、處理器或控制器內(nèi)，然后它可完全或部分地控制半導(dǎo)體制造設(shè)施(或晶圓廠)的操作以制作半導(dǎo)體產(chǎn)品及設(shè)備。例如，在一具體實(shí)施例中，使用GDSII數(shù)據(jù)(或其它類(lèi)似數(shù)據(jù))可制作包含本發(fā)明的硅晶圓。以上所揭示的特定具體實(shí)施例均僅供圖解說(shuō)明，因?yàn)槭熘O此藝者在受益于本文的教導(dǎo)后顯然可以不同但等價(jià)的方式來(lái)修改及實(shí)施本發(fā)明。此外，除非在權(quán)利要求書(shū)有提及，不希望本發(fā)明受限于本文所示的構(gòu)造或設(shè)計(jì)的細(xì)節(jié)。因此，顯然可改變或修改以上所揭示的特定具體實(shí)施例而所有此類(lèi)變體都被認(rèn)為仍然是在本發(fā)明的范疇與精神內(nèi)。因此，本文提出權(quán)利要求書(shū)尋求保護(hù)。
權(quán)利要求
1.一種用于控制第一及第二緩存的方法，其包含下列步驟: 接收在該第一緩存中的一緩存項(xiàng)目； 識(shí)別該接收緩存項(xiàng)目具有未接觸狀態(tài)； 回應(yīng)接收對(duì)于該緩存項(xiàng)目的至少一部分的一請(qǐng)求而更新該緩存項(xiàng)目的該未接觸狀態(tài)為已存?。? 根據(jù)一預(yù)選緩存列置換算法，逐出該緩存項(xiàng)目；以及 根據(jù)逐出緩存項(xiàng)目的狀態(tài)來(lái)控制該逐出緩存項(xiàng)目在該第二緩存中的儲(chǔ)存。
2.根據(jù)權(quán)利要求1所述的方法，其中，控制該逐出緩存項(xiàng)目的儲(chǔ)存的步驟進(jìn)一步包括:回應(yīng)有已存取狀態(tài)的該逐出緩存項(xiàng)目而儲(chǔ)存該逐出緩存項(xiàng)目于該第二緩存中。
3.根據(jù)權(quán)利要求1所述的方法，其中，控制該逐出緩存項(xiàng)目的儲(chǔ)存的步驟進(jìn)一步包括:回應(yīng)有未接觸狀態(tài)的該逐出緩存項(xiàng)目而阻止該逐出緩存項(xiàng)目?jī)?chǔ)存于該第二緩存中。
4.根據(jù)權(quán)利要求1所述的方法，其中，控制該逐出緩存項(xiàng)目的儲(chǔ)存的步驟進(jìn)一步包括:回應(yīng)有未接觸狀態(tài)的該逐出緩存項(xiàng)目而儲(chǔ)存該逐出緩存項(xiàng)目于該第二緩存中以及識(shí)別該逐出緩存項(xiàng)目為該第二緩存中近來(lái)最少使用的項(xiàng)目。
5.一種微處理器，其包含: 一核心； 一第一階次緩存； 一第二階次緩存； 一第一階次緩存控制器，其適合識(shí)別一接收緩存項(xiàng)目具有未接觸狀態(tài)，回應(yīng)由該核心接收對(duì)于該緩存項(xiàng)目的至少一部分的一請(qǐng)求而更新該緩存項(xiàng)目的該狀態(tài)為已存取，以及根據(jù)一預(yù)選緩存列置換算法，逐出該緩存項(xiàng)目；以及 第二階次緩存控制器，其用于根據(jù)該逐出緩存項(xiàng)目的狀態(tài)來(lái)控制該逐出緩存項(xiàng)目在該第二緩存中的儲(chǔ)存。
6.根據(jù)權(quán)利要求10所述的微處理器，其中，該第二階次緩存控制器通過(guò)回應(yīng)具有已存取狀態(tài)的該逐出緩存項(xiàng)目而儲(chǔ)存該逐出緩存項(xiàng)目于該第二緩存中來(lái)控制該逐出緩存項(xiàng)目的儲(chǔ)存。
7.根據(jù)權(quán)利要求10所述的微處理器，其中，該第二階次緩存控制器通過(guò)回應(yīng)有未接觸狀態(tài)的該逐出緩存項(xiàng)目而阻止該逐出緩存項(xiàng)目?jī)?chǔ)存于該第二緩存中來(lái)控制該逐出緩存項(xiàng)目的儲(chǔ)存。
8.根據(jù)權(quán)利要求10所述的微處理器，其中，該第二階次緩存控制器通過(guò)回應(yīng)有未接觸狀態(tài)的該逐出緩存項(xiàng)目而儲(chǔ)存該逐出緩存項(xiàng)目于該第二緩存中以及識(shí)別該逐出緩存項(xiàng)目為該第二緩存中近來(lái)最少使用的項(xiàng)目來(lái)控制該逐出緩存項(xiàng)目的儲(chǔ)存。
9.根據(jù)權(quán)利要求10所述的微處理器，其中，該第一階次緩存控制器適合回應(yīng)該緩存項(xiàng)目被該第一階次緩存逐出而輸送該逐出緩存項(xiàng)目的狀態(tài)至該第二階次緩存控制器。
全文摘要
提供用于控制第一及第二緩存的方法及裝置。接收在該第一緩存中的一緩存項(xiàng)目，以及識(shí)別該項(xiàng)目具有未接觸狀態(tài)。之后，回應(yīng)接收對(duì)于該緩存項(xiàng)目的至少一部分的一請(qǐng)求而更新該緩存項(xiàng)目的狀態(tài)為已存取，以及隨后根據(jù)一預(yù)選緩存列置換算法，逐出該緩存項(xiàng)目。根據(jù)該逐出緩存項(xiàng)目的狀態(tài)，儲(chǔ)存該逐出緩存項(xiàng)目于該第二緩存中。
文檔編號(hào)G06F12/08GK103221930SQ201180056385
公開(kāi)日2013年7月24日 申請(qǐng)日期2011年9月22日 優(yōu)先權(quán)日2010年9月27日
發(fā)明者P·康韋 申請(qǐng)人:先進(jìn)微裝置公司