透過優(yōu)化的重置狀態(tài)降低儲存元件中的泄漏的制作方法
【專利摘要】本發(fā)明提供各種方法以透過優(yōu)化的重置狀態(tài)降低泄漏并提升儲存元件的性能。該些方法包括選擇儲存元件，其中，該儲存元件包括經(jīng)尺寸設置以降低靜態(tài)漏電流的至少一儲存元件組件或經(jīng)調整以增加該儲存元件的速度或性能的至少其中一者的至少一儲存元件組件。該些方法還要求確定該儲存元件的優(yōu)選重置狀態(tài)，其中，該優(yōu)選重置狀態(tài)至少基于靜態(tài)漏電流的降低或該儲存元件的速度或性能。該些方法還要求設置該儲存元件重置狀態(tài)為該優(yōu)選重置狀態(tài)。另一種方法要求確定儲存元件是否在靜態(tài)中至少花費預定時間量，以及至少基于該儲存元件于其中至少花費該預定時間量的該靜態(tài)確定該儲存元件的優(yōu)選重置狀態(tài)。另一種方法還要求至少基于該儲存元件于其中至少花費該預定時間量的該靜態(tài)設置優(yōu)選重置狀態(tài)。
【專利說明】透過優(yōu)化的重置狀態(tài)降低儲存元件中的泄漏
【技術領域】
[0001]本發(fā)明通常涉及半導體儲存元件，尤其涉及一種透過優(yōu)化的重置狀態(tài)降低泄漏的方法及裝置。
【背景技術】
[0002]電腦電路已從較簡單基本的實施發(fā)展為復雜高速的設計。當代通信、計算及處理裝置之速度、特征及功能的增加驅使電腦電路在許多區(qū)域中消耗較多的功率。此類功率密集型電路設計對于設計者已成為一個挑戰(zhàn)，而對于消費者已成為一個問題，例如在移動裝置中，此類功率密集型電路設計負面影響電池壽命。類似地，諸如桌上型電腦及筆記本電腦、電腦監(jiān)控器等產(chǎn)品增加了其特征集、復雜性及速度。設計者試圖透過開發(fā)正常運作期間以及用戶不使用期間消耗功率較少的裝置改善電池壽命及功率消耗問題。
[0003]通常，在電腦電路級，當代通信、計算及處理裝置是基于標準的構建塊裝置例如鎖存器、觸發(fā)器、組合邏輯、緩沖器以及反相器、晶體管等。例如鎖存器及觸發(fā)器等儲存元件保持現(xiàn)有的數(shù)據(jù)值并“鐘控輸入(clock in)”新的值。在諸如鎖存器及觸發(fā)器等儲存元件中載入新值需要“切換”該鎖存器及觸發(fā)器，其為一例如對應時鐘信號等在鎖存器或觸發(fā)器中載入新數(shù)據(jù)值的過程。當“切換”時，該鎖存器及觸發(fā)器處于主動工作中。不過，在一些時期中儲存元件例如鎖存器及觸發(fā)器并不在切換。亦即，儲存元件也在“靜態(tài)”中花費時間，在該“靜態(tài)”中，儲存的數(shù)據(jù)值不發(fā)生改變。在此類“靜態(tài)”期間，例如鎖存器及觸發(fā)器等儲存元件及其各自的子組件易發(fā)生靜態(tài)功率消耗或功率泄漏。漏電流是指處于“靜態(tài)(亦即該儲存元件不在“切換”時)”時由儲存元件的一個或多個組件消耗的電流量。當儲存元件不在切換時，其非主動組件持續(xù)消耗功率；由于消耗的功率基本被浪費，因此任意靜態(tài)功率消耗都特別昂貴?？蓪⒋祟愳o態(tài)泄漏看作是使儲存元件上電保持于特定的電壓及電流的成本。因此，需要設計以改善泄漏效率，從而降低該成本。為減輕該問題，當前使用標準儲存元件的電路實施是出于總體操作考慮而設計，例如“堆疊”晶體管以降低泄漏，但此類設計仍受泄漏優(yōu)化問題困擾。
[0004]類似地,儲存元件具有與切換時間、時鐘至輸出(clock-to-output)時間、保持時間、設置時間等速度相關的特征，其可影響該儲存元件所在電路路徑的時序。為減少時序，當前使用標準儲存元件的電路設計實施選擇具有理想的時鐘至輸出、保持或設置特征的標準儲存元件，以改善某些方面的電路路徑時序，但此類設計仍受時序優(yōu)化問題困擾。

【發(fā)明內容】

[0005]在本發(fā)明一實施例中提供一種方法。該方法包括選擇儲存元件,該儲存元件包括經(jīng)尺寸設置以降低靜態(tài)漏電流的至少一儲存元件組件；以及確定該儲存元件的優(yōu)選重置狀態(tài)，其中，該優(yōu)選重置狀態(tài)是至少基于靜態(tài)漏電流的該降低。該方法還包括設置該儲存元件重置狀態(tài)為該優(yōu)選重置狀態(tài)。
[0006]在本發(fā)明另一實施例中提供一種方法。該方法包括選擇儲存元件，其中，該儲存元件包括經(jīng)調整以增加該儲存元件的速度或性能的至少其中一者的至少一儲存元件組件。該方法還包括確定該儲存元件的優(yōu)選重置狀態(tài)，其中，該優(yōu)選重置狀態(tài)是至少基于該儲存元件的速度或性能的至少其中一者的該增加；以及設置該儲存元件重置狀態(tài)為該優(yōu)選重置狀態(tài)。
[0007]在本發(fā)明又一實施例中提供一種方法。該方法包括確定儲存元件的優(yōu)選重置狀態(tài)，其中，該優(yōu)選重置狀態(tài)是基于漏電流降低、儲存元件速度增加或儲存元件性能增加的至少其中一者。該方法還要求設置該儲存元件重置狀態(tài)為該優(yōu)選重置狀態(tài)。
[0008]在本發(fā)明再一實施例中提供一種方法。該方法要求確定儲存元件是否在靜態(tài)中花費預定時間量；以及至少基于該儲存元件于其中至少花費該預定時間量的該靜態(tài)確定該儲存元件的優(yōu)選重置狀態(tài)。該方法還要求至少基于該儲存元件于其中至少花費該預定時間量的該靜態(tài)設置優(yōu)選重置狀態(tài)。
【專利附圖】

【附圖說明】
[0009]結合附圖參照下面的說明可理解本發(fā)明，其中，附圖標記中最左邊的數(shù)字表示出現(xiàn)各該附圖標記的首張附圖。
[0010]圖1顯示依據(jù)一示例實施例采用儲存方案包括圖形卡的電腦系統(tǒng)的簡單方塊示意圖。
[0011]圖2顯示依據(jù)一示例實施例經(jīng)由網(wǎng)絡連接的多電腦系統(tǒng)的簡單方塊示意圖。
[0012]圖3A至3B顯示依據(jù)一示例實施例可用于硅芯片以及圖1及圖2所示裝置的儲存元件及儲存元件陣列的簡單示例圖。
[0013]圖3C顯示依據(jù)一示例實施例用于生產(chǎn)半導體晶圓或產(chǎn)品的半導體制造廠的簡單示例圖。
[0014]圖4顯示具有對稱尺寸的傳統(tǒng)標準儲存元件的詳細示圖。
[0015]圖5顯示依據(jù)一示例實施例優(yōu)化泄漏、速度和/或性能之儲存元件的詳細示圖。
[0016]圖6顯示依據(jù)一示例實施例圖5的優(yōu)化儲存元件的一對交叉耦接反相器的詳細示圖。
[0017]圖7顯示依據(jù)一示例實施例用于降低泄漏或增加儲存元件的速度/性能的操作流程圖。
[0018]圖8顯示依據(jù)一示例實施例用于確定儲存元件的優(yōu)選重置狀態(tài)的操作流程圖。
[0019]盡管本發(fā)明容許各種修改及替代形式，但附圖中以示例形式顯示其特定的實施例并在此進行詳細描述。不過，應當理解，這里對特定實施例的說明并非意圖將本發(fā)明限于所揭露的特定形式，相反，本發(fā)明意圖涵蓋落入由所附權利要求定義的本發(fā)明精神及范圍內的所有修改、等同及替代。
[0020]詳細說明
[0021]下面描述本發(fā)明的實施例。出于清楚目的，并非實際實施中的全部特征都描述于本說明書中。當然，應當了解，在任意此類實際實施例的開發(fā)中，可作大量的特定實施決定以滿足開發(fā)者的特定目標，例如符合與系統(tǒng)相關及與商業(yè)相關的約束條件。該些約束條件因不同實施而異。而且，應當了解，此類開發(fā)努力可能復雜而耗時，但仍然是本領域技術人員借助本說明書所執(zhí)行的常規(guī)程序。[0022]下面參照附圖描述本發(fā)明的實施例。附圖中示意各種結構、系統(tǒng)及裝置僅是出于解釋目的以及避免模糊本發(fā)明主題與本領域技術人員已知的細節(jié)。但是，本發(fā)明包括該些附圖以說明并解釋本發(fā)明的實施例。這里所用的詞語和詞組的意思應當理解并解釋為與相關領域技術人員對該些詞語及詞組的理解一致。這里的術語或詞組的連貫使用并不意圖暗含特別的定義，亦即與本領域技術人員所理解的通常慣用意思不同的定義。若術語或詞組意圖具有特定意義，亦即不同于本領域技術人員所理解的意思，則此類特別定義會以直接明確地提供該術語或詞組之特定定義的定義方式明確表示于說明書中。
[0023]可使用任意尺寸的互補金屬氧化物半導體(complementary metal-oxidesemiconductor ;CM0S)實施及技術執(zhí)行這里所述的各種實施例。另外,還可使用非CMOS實施。
[0024]本領域技術人員借助本說明書應當理解，這里使用的術語“儲存元件”是指觸發(fā)器、鎖存器、寄存器、位單元(bitcell)等。儲存元件可由一個或多個儲存元件組件組成，例如金屬氧化物半導體場效應晶體管(M0SFET)、其它晶體管等。儲存元件組件還可為兩個或更多M0SFET、其它晶體管等的組合。“儲存元件”還可包括上述示例的組群或陣列。術語“電子裝置”可包括具體除桌上型電腦及筆記本電腦、服務器以外以及計算裝置外的儲存元件、電子組件(例如儲存驅動/硬驅動、存儲器、現(xiàn)場可編程門陣列(field programmable gatearray ;FPGA)、專用集成電路(application specific integrated circuits ;ASIC)、可編程邏輯陣列及可編程陣列邏輯(programmable logic arrays and programmable arraylogics ;PLA/PAL)、復雜可編程邏輯裝置(complex programmable logic device ;CPLD)、微處理器、微控制器、軟盤驅動、磁帶驅動、光盤及數(shù)字視頻光盤(⑶-ROM以及DVD)驅動等、電腦監(jiān)控器裝置、打印機及掃描儀、處理裝置、無線裝置、個人數(shù)字助理(personal digitalassistant ;PDA)、手機、便攜式音樂播放器、視頻游戲以及視頻游戲機、外部存儲器裝置(例如通用串行總線(Univeral Serial Bus ;USB)拇指驅動、外部硬驅動等)、音頻及視頻播放器、音響、電視、制造設備、汽車及摩托車、大眾運輸車輛(例如公交車、火車、飛機等)中的電器系統(tǒng)、安全系統(tǒng)以及使用儲存元件的任意其它裝置或系統(tǒng)。另外，“電子裝置”可為使用上述“儲存元件”之元件的裝置。“電子裝置”可包括一個或多個“儲存元件”、一個或多個“儲存元件”陣列和/或一個或多個硅芯片。
[0025]術語“標準儲存元件”是指業(yè)界通常使用的儲存元件，其不具有本發(fā)明各種實施例中所述的附加優(yōu)點及特征。例如，如上面【背景技術】中所述，當前電路設計的實施可使用“標準的”觸發(fā)器及鎖存器。如下面的一個或多個實施例所示，透過使用優(yōu)化的重置狀態(tài)優(yōu)化和/或降低泄漏(亦即，漏電流及功率消耗)得以改進“標準儲存元件”。這里所述的一個或多個實施例中，借由利用經(jīng)尺寸設置而不同于“標準儲存元件”晶體管組件(例如“標準”觸發(fā)器晶體管)的儲存元件組件(例如MOSFET等)，可在儲存元件(例如觸發(fā)器、鎖存器等)中實現(xiàn)泄漏降低。在這里的各種實施例中，一個或多個儲存元件組件可經(jīng)尺寸設置以降低泄漏(例如更小的尺寸設置以在靜態(tài)中使用更少的電流)。
[0026]本領域技術人員借助本說明書很容易明白，這里所述的不同實施例可以各種組合實施。亦即，這里所述的實施例并不相互排斥。依據(jù)這里的說明，它們可單獨實施或以任意組合實施。
[0027]本發(fā)明實施例通常借由針對不同計算及處理裝置中的儲存元件使用優(yōu)化的重置狀態(tài)而降低泄漏。
[0028]現(xiàn)請參照圖1，其顯示依據(jù)本發(fā)明一實施例之示例電腦系統(tǒng)100的方塊圖。在各種實施例中，電腦系統(tǒng)100可為個人電腦、筆記本電腦、掌上電腦、移動裝置、電話、個人數(shù)字助理(PDA)、服務器、大型主機、工作終端等。電腦系統(tǒng)100包括主結構110，其可為電腦主板、電路板或印刷電路板、桌上型電腦機殼和/或機箱、筆記本電腦本體、服務器機殼、移動裝置部分、個人數(shù)字助理(PDA)等。在一實施例中，主結構110包括圖形卡120。在一實施例中，圖形卡120可為先進微裝置公司(Advanced Micro Devices ;AMD)的ATI Radeon圖形卡或在替代實施例中使用存儲器的任意其它圖形卡。在不同實施例中，圖形卡120可連接于周邊組件互聯(lián)(Peripheral Component Interconnect ;PCI)總線(未圖不)、PCI_Express總線(未圖示)以及加速圖形端口(Accelerated Graphics Port ;AGP)總線(也未圖示)或現(xiàn)有技術中已知的任意其它連接。應當注意的是，本發(fā)明實施例不受圖形卡120與主電腦結構110之連接的限制。在一實施例中，電腦系統(tǒng)100運行例如Linux、UNIX、Windows、MacOS等操作系統(tǒng)。
[0029]在一實施例中，圖形卡120可包含用于處理圖形數(shù)據(jù)的圖形處理單元(graphicsprocessing unit ;GPU)125。在一實施例中，GPU125可包括儲存元件310 (下面參照圖3作詳細描述)。在一實施例中，儲存元件310可為儲存元件陣列320 (圖3)，其可為嵌入式隨機訪問存儲器(random access memory ;RAM)、嵌入式靜態(tài)隨機訪問存儲器(static randomaccess memory ;SRAM)或嵌入式動態(tài)隨機訪問存儲器(dynamic random access memory ；DRAM)、CPU 140, GPU 120或一些其它集成電路(IC)的部分。在替代實施例中，儲存元件310或組件陣列320除嵌·入GPU125之外還可嵌入圖形卡120中，或作為嵌入GPU125的替代而嵌入圖形卡120中。在各種實施例中，圖形卡120可指電路板或印刷電路板或子卡等。
[0030]在一實施例中，電腦系統(tǒng)100包括中央處理單元(central processing unit ；CPU) 140，其連接北橋145。CPU 140及北橋145可容置于母板(未圖示)或電腦系統(tǒng)100的一些其它結構上。在特定的實施例中，可經(jīng)由北橋145或現(xiàn)有技術中已知的一些其它連接耦接圖形卡120與CPU140。例如，CPUHOdM^ 145以及GPU125可包括于單個封裝件中或作為單個芯片或“芯片組”的部分。在替代實施例中，可改變構成主結構110之部分的各種組件的布局。在特定實施例中，除電腦系統(tǒng)100中其它地方的其它儲存元件310外，CPU140和/或北橋145可分別包括儲存元件310和/或儲存元件陣列310。在特定實施例中，北橋145可耦接系統(tǒng)RAM (或DRAM)155。在其它實施例中，系統(tǒng)RAM155可直接耦接CPU140。系統(tǒng)RAM155可為現(xiàn)有技術中已知的任意類型的RAM。RAM155的類型不限制本發(fā)明實施例。在一實施例中，北橋145可連接南橋150。在其它實施例中，北橋145與南橋150可位于電腦系統(tǒng)100中的同一芯片上或位于不同的芯片上。在一實施例中，除電腦系統(tǒng)100中其它地方的任意其它儲存元件310外，南橋150可具有儲存元件310。在各種實施例中，南橋150可連接一個或多個數(shù)據(jù)儲存單元160。數(shù)據(jù)儲存單元160可為硬驅動、固態(tài)驅動、磁帶或用于儲存數(shù)據(jù)的任意其它可寫媒體。在各種實施例中，中央處理單元140、北橋145、南橋150、圖形處理單元125和/或DRAM155可為電腦芯片或硅基電腦芯片，或為電腦芯片或硅基電腦芯片的部分。在一個或多個實施例中，電腦系統(tǒng)100的各種組件可操作性地、電性地和/或物理地連接或鏈接總線195或不止一個總線195。
[0031]在不同的實施例中，電腦系統(tǒng)100可連接一個或多個顯示單元170、輸入裝置180、輸出裝置185和/或其它周邊裝置190。在各種實施例中，該些組件可位于電腦系統(tǒng)100的內部或外部并可有線連接或無線連接，而不影響本發(fā)明實施例的范圍。顯示單元170可為內部或外部監(jiān)控器、電視屏幕、手持裝置顯示器等。輸入裝置180可為鍵盤、鼠標、軌跡球、觸控筆、鼠標墊、鼠標按鈕、操縱桿、掃描儀等的其中任意一者。輸出裝置185可為監(jiān)控器、打印機、繪圖儀、復印機或其它輸出裝置的其中任意一者。周邊裝置190可為耦接電腦的任意其它裝置:能夠讀和/或寫物理數(shù)字媒體的CD/DVD驅動、USB裝置、ZIP驅動、外部軟盤驅動、外部硬驅動、電話和/或寬帶調制解調器、路由器/網(wǎng)關、訪問點等。本領域的技術人員應當理解,對于這里未描述的電腦系統(tǒng)100的特定示例態(tài)樣,此類示例態(tài)樣可包括或不包括于各實施例中，而不限制本發(fā)明實施例的精神及范圍。
[0032]請參照圖2，其顯示依據(jù)本發(fā)明一實施例之示例電腦網(wǎng)絡200的方塊圖。在一實施例中，任意數(shù)目的電腦系統(tǒng)100可透過網(wǎng)絡架構210相互通信耦接和/或連接。在各種實施例中，此類連接可為有線連接230或無線連接220，而不限制這里所述實施例的范圍。網(wǎng)絡200可為局域網(wǎng)(local area network ;LAN)、廣域網(wǎng)(wide area network ;WAN)、個人網(wǎng)絡、公司內部網(wǎng)絡或公司網(wǎng)絡、互聯(lián)網(wǎng)等。在一實施例中，經(jīng)由網(wǎng)絡架構210連接網(wǎng)絡200的電腦系統(tǒng)100可為個人電腦、筆記本電腦、掌上電腦、移動裝置、電話、個人數(shù)字助理(PDA)、服務器、主機、工作終端等。圖2所示電腦的數(shù)目為示例性質，實際可利用網(wǎng)絡200耦接/連接任意數(shù)目的電腦系統(tǒng)100。
[0033]現(xiàn)請參照圖3A至3C，其顯示依據(jù)一實施例可用于硅芯片340以及圖1及圖2所示裝置之儲存元件310以及儲存元件310之陣列320的簡單示例示圖。圖3A顯示依據(jù)一實施例的示例儲存元件310 (這里為一 QB、非掃描D觸發(fā)器)。不過，本領域的技術人員將了解，儲存元件310可采取包括上述形式之多種形式的任意一種，而不背離本發(fā)明的精神及范圍。儲存元件310可實施為單個元件(310)、陣列320或其它組群(未圖示)。
[0034]請參照圖3B，所示陣列320可由多個儲存元件310構成，且可排成η列，其中，每列由m行組成。換言之，陣列320可由“mXn”個儲存元件310組成。m和η可為大于或等于I的整數(shù)。例如，依據(jù)兩 特定實施例，陣列320可由單個儲存元件310組成(I X I陣列，其中m=l且η=1)或由65，536個儲存元件310組成(256X 256陣列，其中m=256且η=256)或由256個儲存元件310組成(256 X I陣列，其中m=256且n=l)或本領域技術人員借助本說明書很容易了解的任意其它組態(tài)。如上所述，儲存元件310的陣列320可廣泛用于各種電子裝置中，包括但不限于中央處理器及圖形處理器、圖形卡、組合邏輯實施、寄存器組、存儲器、其它集成電路(integrated circuits ;IC)等。
[0035]現(xiàn)請參照圖3C，依據(jù)一實施例，由儲存元件310構成的一個或多個陣列320可包括于娃芯片340 (或電腦芯片)上。娃芯片340可包含由儲存兀件310構成之一個或多個不同組態(tài)的陣列320?？稍谥圃鞆S(或晶圓制造廠)390之硅晶圓上生產(chǎn)硅芯片340。亦即，硅晶圓330及硅芯片340可為制造廠390的產(chǎn)出或產(chǎn)品。硅芯片340可用于電子裝置中，例如本說明書中上面所述的電子裝置。
[0036]現(xiàn)請參照圖4，其顯示現(xiàn)有技術中標準儲存元件400的詳細示圖。圖中示例的儲存元件400為標準反相輸出觸發(fā)器。儲存元件400為金屬氧化物半導體場效應晶體管(MOSFET)組態(tài)。本領域技術人員借助本說明書很容易明白，所示MOSFET為η型MOSFET(nFET)及P型(pFET)MOSFET。儲存元件400包括電源節(jié)點(VDD!) 437 (這里稱為“非接地電位節(jié)點”)以及接地節(jié)點(VSS! )435。電源節(jié)點VDD!437經(jīng)由pFET416a至416f連接儲存元件400的各種組件，且接地節(jié)點VSS !430經(jīng)由nFET415a至415f連接儲存元件400的各種組件。儲存元件400包括輸入終端450 (“D”)以及反相輸出終端455 (“QB”)。利用時鐘信號CLK460、CLKB465以及時鐘組件490鐘控輸入于輸入450提供的值。如圖4所示，在PFET及nFET的時鐘柵極提供時鐘信號CLK460及CLKB465。一經(jīng)鐘控輸入，該輸入值便被儲存于儲存節(jié)點420 (“qf”)中。相應的反相輸入值儲存于儲存節(jié)點425 (“qf_x”)中。在反相輸出終端455提供與儲存節(jié)點420之儲存值對應的反相儲存值。
[0037]仍請參照圖4，現(xiàn)有技術之標準儲存元件(400)的實施使用堆疊晶體管，以試圖減輕泄漏。如圖所示，標準儲存元件400中的堆疊MOSFET組為堆疊組499。堆疊組499由pFET416c、418a 以及 nFET415c、419a 組成。堆疊組 499 之 pFET416c、418a 及 nFET415c、419a的端至端組態(tài)能夠基于該類型組態(tài)中MOSFET的固有特性在一定程度上降低泄漏。堆疊組499可為一對堆疊組499的其中一者。該對堆疊組499為交叉耦接反相器組件的部分(圖5將進一步討論)。標準儲存元件400組態(tài)以對稱尺寸設置用于構成交叉耦接反相器組件的堆疊組499。例如，如圖4所示，堆疊組499的MOSFET的尺寸設置與時鐘組件490以及nFET415b、pFET416b對中的MOSFET相同。在該組態(tài)中，標準儲存元件400中的MOSFET將會相同運作，而不論特定的MOSFET是否在儲存元件400接收功率的大多數(shù)時間中接收功率。換言之，由于就尺寸及偏移對該些組件作了總體優(yōu)化，因此該對稱堆疊方案具有固有的低效率。
[0038]現(xiàn)請參照圖5，其顯示依據(jù)一個或多個實施例之儲存元件310的詳細示例實施例。如圖5所示，在一些實施例中，儲存元件310可為觸發(fā)器。本領域技術人員借助本說明書很容易明白，所示儲存元件310是由η型MOSFET(nFET)及p型(pFET)MOSFET構成的組態(tài)。儲存元件310包括電源節(jié)點(VDD! )537(這里也稱為“非接地電位節(jié)點”)以及接地節(jié)點(VSS!)530。電源節(jié)點VDD !537經(jīng)由pFET520a至520f連接儲存元件310的各種組件，且接地節(jié)點VSS!530經(jīng)由nFET515a至515f連接儲存元件310的各種組件。儲存元件310包括輸入終端550 (“D”)以及反相輸出終端555 (“QB”)。時鐘信號CLK560、CLKB565以及時鐘組件590用于可控地傳輸于輸入終端550提供的任意值。在pFET525a、525c以及nFET527b的時鐘柵極提供時鐘信號CLK560，在pFET525b`以及nFET527a、527c的時鐘柵極提供CLKB565。一經(jīng)鐘控輸入，在輸入終端550提供的輸入值便被儲存于儲存節(jié)點540 (“qf”)中。相應的反相輸入值儲存于節(jié)點545 (“qf_x”)中。在反相輸出終端555提供與儲存節(jié)點420之儲存值對應的反相儲存值。
[0039]請參照圖5，在一個或多個實施例中，儲存元件310包括一對交叉耦接反相器505、510。在一示例實施例中，如圖5所示，反相器505包括耦接接地節(jié)點VSS! 530以及pFET520a的nFET515a。pFET520耦接電源節(jié)點VDD!537。反相器505組態(tài)還包括時鐘組件590。在一實施例中，反相器505的柵極連接儲存節(jié)點540，且儲存節(jié)點545連接nFET515a的漏極以及pFET520a的漏極，如圖5所示。在一示例實施例中，反相器510包括連接接地節(jié)點VSS!530以及 nFET527a 的 nFET515c。nFET527a 的柵極耦接 CLKB565。nFET527a 可連接 pFET525a。pFET525a的柵極耦接CLK560。pFET525a可相應連接pFET520c (pFET520c連接電源節(jié)點VDD!537)0在一實施例中，反相器510的nFET515c及pFET520c的柵極連接儲存節(jié)點545，且儲存節(jié)點540連接nFET527a的漏極以及pFET525a的漏極，如圖5所示。此類組態(tài)可使交叉耦接的反相器對600彼此驅動。
[0040]請參照圖6,其顯示依據(jù)一示例實施例，圖5之儲存元件310之該對交叉稱接反相器505、510的詳細示圖600。如前所述，儲存元件310 (例如觸發(fā)器、鎖存器、位單元等)的對稱尺寸設置及偏移導致泄漏低效率。例如，對交叉耦接反相器505、510的nFET及pFET進行對稱尺寸設置導致泄漏低效率。一般而言，例如儲存元件310等裝置會具有優(yōu)選的重置狀態(tài)值。在一些情況下，期望儲存元件310于重置后在其輸出終端555的值為“I”。在其它情況下，期望儲存元件310于重置后在其輸出終端555的值為“O”。此類偏好可與總體電路設計相關，但重置狀態(tài)值的實際偏好(亦即，“ I”或“O”)對于這里呈現(xiàn)的各種實施例并不重要。這里的各種實施例允許尺寸設置和/或偏移儲存元件310的各種組件，以降低泄漏。依據(jù)一個或多個實施例，儲存元件310的MOSFET組件可經(jīng)尺寸設置和/或偏移以降低泄漏。例如，可選擇具有較小尺寸和/或泄漏分量的MOSFET作為電路中理想的nFET或PFET組件。又例如，經(jīng)偏移以向特定狀態(tài)或自特定狀態(tài)較快轉換的MOSFET可節(jié)約時間并增加儲存元件310的速度。另外，尺寸及偏移優(yōu)化的組合可用于提升儲存元件310的總體新性能。
[0041]依據(jù)一個或多個實施例，儲存元件310的nFET及pFET可經(jīng)非對稱尺寸設置和/或偏移以提升儲存元件310的性能和/或增加儲存元件310的速度(例如操作速度)。例如，儲存元件310可包括nFET及pFET組態(tài)和/或尺寸，其使儲存元件310能夠自重置中較速地轉換至優(yōu)選重置狀態(tài)(于重置后)。類似地，在一些實施例中，儲存元件310可經(jīng)組態(tài)以自靜態(tài)(例如優(yōu)選重置狀態(tài))快速轉換為替代狀態(tài)。如儲存元件310在靜態(tài)“I”或“O”中保持一段時間，則該儲存元件的第一轉換將是自該靜態(tài)轉換為另一狀態(tài)。換言之，借由偏移儲存元件310而利用延長的靜態(tài)持續(xù)時間，亦即優(yōu)選重置狀態(tài)，可增加儲存元件310的總體切換速度。
[0042]依據(jù)一個或多個實施例，儲存元件310的nFET及pFET可經(jīng)非對稱尺寸設置和/或偏移以降低泄漏。請參照圖6，交叉耦接反相器對600的各種nFET和/或pFET可經(jīng)非對稱尺寸設置和/或偏移以降低泄漏。依據(jù)一實施例，可以適于降低泄漏的方式對交叉耦接反相器510的nFET515c進行尺寸設置。在一實施例中，可確定儲存元件310的理想重置狀態(tài)值為“I”。亦即，當儲存元件310重置后，其輸出終端555將提供輸出值“I”。如在一延長時間段期間不切換儲存元件310，則值“I”保持于儲存元件310中。在這樣一組態(tài)下，nFET515c保持“開”而pFET520c保持“關”;亦即，當儲存元件310保持于靜態(tài)或不變的狀態(tài)時(例如在一延長時間段中保持值“1”)，nFET515c保持“開”而pFET520c保持“關”。該組態(tài)借由交叉耦接反相器510輸出值“O”至儲存節(jié)點(540)，因此，反相輸出終端555將輸出值“I”。
[0043]依據(jù)一實施例，可以適于降低泄漏的方式對交叉耦接反相器510的pFET520c進行尺寸設置。亦即，可縮小pFET520c的尺寸，改變溝道/柵極組態(tài)等。在一實施例中，可確定儲存元件310的理想重置狀態(tài)值為“O”。亦即，當儲存元件310重置后，其輸出終端555將提供輸出值為“O”。如在一延長時間段期間不切換儲存元件310，則值“O”保持于儲存元件310中。在這樣一組態(tài)下，pFET520c保持“開”而nFET515c保持“關”;亦即，當儲存元件310保持于靜態(tài)或不變的狀態(tài)時(例如在一延長時間段中保持值“0”)，pFET520c保持“開”而nFET515c保持“關”。該優(yōu)選重置狀態(tài)保持越長，為維持該優(yōu)選重置狀態(tài)而保持“關”的nFET或pFET組件的功率消耗越長(亦即總體泄漏越大)。
[0044]請參照圖6，應當注意的是，如上參照圖6所述的用于降低泄漏的尺寸設置和/或偏移考慮可在于任意確定的時間段中保持靜態(tài)、未切換狀態(tài)之儲存元件310之其它nFET及pFET上實施。例如，在一實施例中，nFET515a可保持“關”，從而保持交叉耦接反相器505之輸出(亦即儲存節(jié)點545)為值“I”。因此，nFET515a可經(jīng)尺寸設置以降低泄漏。類似地，在一實施例中，pFET520a可保持“關”，從而保持交叉耦接反相器510的輸出(亦即儲存節(jié)點545)為值“O”。因此，pFET520a可經(jīng)尺寸設置以降低泄漏。
[0045]要注意的是，這里所述的尺寸設置和/或偏移不限于儲存元件310中的單個MOSFET0換言之，儲存元件310中的多個MOSFET可經(jīng)適當尺寸設置和/或偏移，并考慮對多個MOSFET進行尺寸設置和/或偏移以補充電路中的其它M0SFET。請參照有關圖6的前述示例說明，期望儲存元件310的重置狀態(tài)值為“I”。在該組態(tài)中，如上所述，交叉耦接反相器505將在儲存節(jié)點540上保持輸出值“1”，而交叉耦接反相器510將在儲存節(jié)點545上保持輸出值“O”。因此，依據(jù)一實施例，當在儲存元件310中保持靜態(tài)的輸出值“I”時，交叉耦接反相器505將在儲存節(jié)點540上保持輸出值“1”，而交叉耦接反相器510將在儲存節(jié)點545上保持輸出值“O”。換言之，當儲存元件310于其反相輸出終端555保持靜態(tài)值“I”時，交叉耦接反相器505的pFET520a將保持“開”，且交叉耦接反相器510的nFET515c及nFET527a將保持“開”。因此，nFET515a、pFET520c以及pFET525a將保持“關”。保持“關”的MOSFET可經(jīng)尺寸設置以降低泄漏。如這里所證明的那樣，由于交叉耦接反相器對600的本質，于操作期間，交叉耦接反相器505及510彼此互補驅動。這意味著當儲存元件310的理想重置值為“ I”時，交叉耦接反相器505在儲存節(jié)點545驅動“ I”，交叉耦接反相器510在儲存節(jié)點540驅動“O”。這樣，如儲存元件310保持靜態(tài)值“1”，則只要保持儲存元件310的靜態(tài)，nFET515a、pFET525a和/或pFET520c就保持“關”。因此，依據(jù)一實施例，nFET515a、pFET525a和/或pFET520c都可經(jīng)尺寸設置以降低泄漏。亦即，針對重置狀態(tài)“ 1”，可對任意nFET515a、pFET525a和/或pFET520c進行尺寸設置以降低泄漏。在其它情況下，可經(jīng)由進一步的堆疊、改變裝置類型(例如從nFET變?yōu)閜FET或反之，或自nFET/pFET的特定組態(tài)變?yōu)閚FET/pFET的另一組態(tài))、具有較長的溝道長度等實現(xiàn)泄漏的降低。
[0046]在一替代實施例中，期望儲存元件310的重置狀態(tài)值為“O”。在該組態(tài)中，如上所述，交叉耦接反相器505將在儲存節(jié)點540上保持輸出值“0”，而交叉耦接反相器510將在儲存節(jié)點545上保持輸出值“I”。因此，依據(jù)一實施例，當在儲存元件310中保持靜態(tài)輸出值“O”時，交叉耦接反相器505將在儲存節(jié)點540上保持輸出值“0”，而交叉耦接反相器510將在儲存節(jié)點545上保持輸出值“I”。換言之，當儲存元件310在其反相輸出終端555保持靜態(tài)值“O”時，交叉耦接反相器505的nFET515a將保持“開”，且交叉耦接反相器510的pFET520c及pFET525a將保持“開”。如這里所證明的那樣，由于交叉耦接反相器對600的本質，于操作期間，交叉耦接反相器505及510彼此互補驅動。這意味著當儲存元件310的理想重置值為“O”時，交叉耦接反相器505在儲存節(jié)點545驅動“0”，且交叉耦接反相器510在儲存節(jié)點540驅動“I”。這樣，如儲存元件310保持靜態(tài)值“0”，則只要保持儲存元件310的靜態(tài)，pFET520c、pFET525a 和 / 或 nFET515a 就保持“開”，而 pFET520a 以及 nFET515c、527a保持“關”。因此，依據(jù)一實施例，pFET520a以及nFET515c、527a (全部或任意組合)可經(jīng)尺寸設置以降低泄漏。[0047]在各種實施例中，可以類似如上所述的方式單獨、成對和/或以多個MOSFET組對其它MOSFET進行尺寸設置和/或偏移。
[0048]現(xiàn)請參照圖7，其顯示依據(jù)本發(fā)明一實施例用于降低泄漏或增加儲存元件中的速度/性能的操作流程圖。在步驟710，由用戶、設計者、自動系統(tǒng)等選擇儲存元件310。通常，依據(jù)這里的一個或多個實施例，儲存元件310包括經(jīng)尺寸設置、偏移和/或組態(tài)以降低靜態(tài)漏電流和/或增加儲存元件310之速度或性能之至少其中一者的至少一儲存元件組件。在一個或多個實施例中，該儲存元件組件可為M0SFET、其它晶體管、反相器、交叉耦接反相器或其組合等。儲存元件310 —經(jīng)選擇，流程便進至步驟720。在步驟720，如確定優(yōu)化儲存元件310以降低泄漏，則控制流程進至步驟730?；蛘撸绱_定優(yōu)化儲存元件310以增加速度/性能，則控制流程進至步驟735。
[0049]如優(yōu)化儲存元件310以降低泄漏，則在步驟730中確定儲存元件310的優(yōu)選重置狀態(tài)。如優(yōu)化儲存元件以增加速度/性能，則在步驟735確定儲存元件310的優(yōu)選重置狀態(tài)。該優(yōu)選重置狀態(tài)可全部或部分基于靜態(tài)漏電流之該降低和/或儲存元件310之該增加的速度/性能?？稍诓襟E740中設置儲存元件310之該優(yōu)選重置狀態(tài)。
[0050]在一實施例中，選擇儲存元件可至少基于該儲存元件包括經(jīng)尺寸設計以降低靜態(tài)漏電流的一個或多個MOSFET或其它儲存元件組件。可至少基于靜態(tài)漏電流之該降低確定該儲存元件的優(yōu)選重置狀態(tài)。接著，可設置該儲存元件重置狀態(tài)為該優(yōu)選重置狀態(tài)。
[0051]在另一實施例中，選擇儲存元件可至少基于該儲存元件包括一個或多個MOSFET或其它儲存元件組件，其具有特征以該儲存元件的速度和/或性能?？芍辽倩谠撎卣鞔_定該儲存元件的優(yōu)選重置狀態(tài)。此類特征可包括溝道長度、驅動強度、尺寸、類型和/或偏移。接著，可設置該儲存元件重置狀態(tài)為為該優(yōu)選重置狀態(tài)。
[0052]現(xiàn)請參照圖8，其顯示依據(jù)本發(fā)明一實施例用以確定優(yōu)選重置狀態(tài)的操作流程圖。在步驟810，確定儲存元件310在靜態(tài)中花費的時間量。儲存元件310可于一段時間中處于靜態(tài)(例如保持值“I”或“0”)，例如于儲存元件310重置后。在步驟820，確定在該靜態(tài)中的時間量是否至少是預定時間量(或在一些實施例中大于預定時間量)。該預定時間量可由用戶、設計者、自動設計系統(tǒng)等設置。在一些實施例中，可在以后改變該預定時間量。如確定儲存元件310在該靜態(tài)中花費的時間量少于該預定時間量(或不超過該預定時間量)，則流程返回步驟810。如確定儲存元件310在該靜態(tài)中至少花費該預定時間量(或大于該預定時間量)，則流程進至步驟830。
[0053]在步驟830，確定儲存元件310的優(yōu)選重置狀態(tài)。該優(yōu)選重置狀態(tài)可全部或部分基于該儲存元件于其中花費該預定時間量的該靜態(tài)。在儲存元件310的使用和/或生命期間，該優(yōu)選重置狀態(tài)可隨時間變化。該優(yōu)選重置狀態(tài)一經(jīng)確定，流程便進至步驟840，在該步驟中可設置儲存元件310的該優(yōu)選重置狀態(tài)。
[0054]在一實施例中，可確定儲存元件是否在靜態(tài)中至少花費預定時間量?？芍辽倩谠搩Υ嬖谄渲兄辽倩ㄙM該預定時間量之該靜態(tài)確定該儲存元件的優(yōu)選重置狀態(tài)。換言之，如儲存元件例如觸發(fā)器、鎖存器、位單元和/或寄存器在靜態(tài)“O”或“I”中保持一特定時間段，則可確定該儲存元件的優(yōu)選重置狀態(tài)應當與儲存元件在該時間段保持的靜態(tài)值相同。接著，可至少基于該儲存元件于其中至少花費該預定時間量的該靜態(tài)設置該優(yōu)選重置狀態(tài)。[0055]在一些實施例中，可在設計及制造超大規(guī)模集成電路(VLSI電路)例如半導體產(chǎn)品及裝置和/或其它類型半導體裝置的過程中使用不同種類的硬件描述語言(hardwaredescriptive language ;HDL)。HDL 例如 VHDL、Verilog/Verilog-XL,但還可使用其它未列出的HDL格式。在一實施例中，可使用HDL代碼(例如寄存器傳輸級(register transferlevel ；RTL)代碼/數(shù)據(jù))生成圖形數(shù)據(jù)庫系統(tǒng)(⑶S)數(shù)據(jù)、⑶SII數(shù)據(jù)等。例如，⑶SII數(shù)據(jù)為描述文件格式，可用于不同的實施例中以表示半導體產(chǎn)品或裝置的三維模型。半導體制造廠可使用此類模型創(chuàng)建半導體產(chǎn)品和/或裝置。該GDSII數(shù)據(jù)可儲存為數(shù)據(jù)庫或其它程序儲存結構。該數(shù)據(jù)還可儲存于電腦可讀儲存裝置上(例如數(shù)據(jù)儲存單元160、RAM155、光盤、DVD、固態(tài)儲存等)。在一實施例中，⑶SII數(shù)據(jù)(或其它類似數(shù)據(jù))可用于組態(tài)制造廠(例如透過使用掩膜作品)以創(chuàng)建能夠實施本發(fā)明各態(tài)樣的裝置。換言之，在各種實施例中，可將該GDSII數(shù)據(jù)(或其它類似數(shù)據(jù))編程于電腦100、處理器125/140或控制器中，接著，其可全部或部分控制半導體制造廠(或晶圓制造廠)390的操作，以創(chuàng)建半導體產(chǎn)品及裝置。例如，在一實施例中，可利用該GDSII數(shù)據(jù)(或其它類似數(shù)據(jù))創(chuàng)建硅晶圓330，其包含針對降低泄漏而優(yōu)化的經(jīng)非對稱尺寸設置和/或偏移的儲存元件310的各種組態(tài)。
[0056]應當注意的是，本領域技術人員借助本說明書很容易明白，盡管就針對降低泄漏而優(yōu)化的儲存元件描述各種實施例，但這里所述的實施例可具有廣泛的應用，而不只是這里所述的特定實施。
[0057]由于本領域技術人員借助這里的教導可很容易地以不同但等同的方式修改并實施本發(fā)明，因此上述特定的實施例僅為說明性質。而且，本發(fā)明并不限于這里所示架構或設計的細節(jié)，而是如權利要求所述。因此，顯然，可對上面揭露的特定實施例進行修改或變更，且所有此類變更落入本發(fā)明的范圍及精神內。
[0058]因此，本發(fā)明的保護范圍如權利要求所述。
【權利要求】
1.一種方法，包括: 選擇儲存元件，至少基于該儲存元件包括經(jīng)尺寸設置以降低靜態(tài)漏電流的至少一儲存元件組件； 確定該儲存元件的優(yōu)選重置狀態(tài)，其中，該優(yōu)選重置狀態(tài)至少基于靜態(tài)漏電流的該降低；以及 設置該儲存元件重置狀態(tài)為該優(yōu)選重置狀態(tài)。
2.如權利要求1所述的方法，其中，選擇儲存元件進一步包括選擇包括一對交叉耦接反相器的儲存元件，且選擇儲存元件至少基于該對交叉耦接反相器，該對交叉耦接反相器經(jīng)非對稱尺寸設置以降低靜態(tài)漏電流。
3.如權利要求2所述的方法，其中，選擇儲存元件進一步基于該對交叉耦接反相器，該對交叉耦接反相器包括經(jīng)尺寸設置以降低靜態(tài)漏電流的堆疊儲存元件組件。
4.如權利要求1所述的方法，進一步包括: 選擇儲存元件至少基于第二儲存元件組件，該第二儲存元件組件經(jīng)尺寸設置以降低靜態(tài)漏電流；以及 選擇儲存元件基于該儲存元件為觸發(fā)器、鎖存器、位單元(bitcell)或寄存器的其中一者。
5.如權利要求1所述的方法，進一步包括額外堆疊至少一儲存元件組件以降低泄漏、改變至少一儲存元件組件的類型以降低泄漏、或延長至少一儲存元件組件的溝道長度的至少其中一者以降低泄漏。
6.一種方法，包括: 選擇儲存元件，至少基于該儲存元件包括經(jīng)調整以增加該儲存元件的速度或性能的至少其中一者的至少一儲存元件組件； 確定該儲存元件的優(yōu)選重置狀態(tài)，其中，該優(yōu)選重置狀態(tài)至少基于該儲存元件的速度或性能的至少其中一者的增加；以及 設置該儲存元件重置狀態(tài)為該優(yōu)選重置狀態(tài)。
7.如權利要求6所述的方法，其中，選擇儲存元件進一步包括選擇包括一對交叉耦接反相器的儲存元件，且選擇儲存元件至少基于該對交叉耦接反相器，該對交叉耦接反相器包括至少一特征以增加該儲存元件的速度或性能的至少其中一者。
8.如權利要求7所述的方法，其中，選擇儲存元件進一步基于該對交叉耦接反相器，該對交叉耦接反相器包括堆疊儲存元件組件，該堆疊儲存元件組件包括至少一特征以增加該儲存元件的速度或性能的至少其中一者；以及其中，選擇儲存元件進一步包括使該選擇至少基于該儲存元件組件或該對交叉耦接反相器的至少其中一者經(jīng)非對稱尺寸設置。
9.如權利要求6所述的方法，進一步包括: 選擇儲存元件至少基于第二儲存元件組件，該第二儲存元件組件經(jīng)尺寸設置以增加該儲存元件的速度或性能的至少其中一者；以及 選擇儲存元件基于該儲存元件為觸發(fā)器、鎖存器、位單元(bitcell)或寄存器的其中一者。
10.一種方法，包括: 確定儲存元件的優(yōu)選重置狀態(tài)，其中，該優(yōu)選重置狀態(tài)基于漏電流降低、儲存元件速度增加或儲存元件性能增加的至少其中一者；以及設置該儲存元件重置狀態(tài)為該優(yōu)選重置狀態(tài)。
11.如權利要求10所述的方法，其中，確定該優(yōu)選重置狀態(tài)至少基于下述其中一者: 漏電流降低且至少基于該儲存元件，該儲存元件包括與漏電流的該降低相關的儲存元件組件； 該儲存元件速度增加且至少基于該儲存元件，該儲存元件包括與該儲存元件速度的該增加相關的儲存元件組件；或 該儲存元件性能增加且至少基于該儲存元件，該儲存元件包括與該儲存元件性能的該增加相關的儲存元件組件。
12.如權利要求10所述的方法，進一步包括使該儲存元件離開重置進入該優(yōu)選重置狀態(tài)。
13.如權利要求10所述的方法，進一步包括至少基于儲存元件組件的尺寸確定儲存元件的該優(yōu)選重置狀態(tài)。
14.一種方法,包括: 確定儲存元件是否在靜態(tài)中至少花費預定時間量； 確定該儲存元件的優(yōu)選重置狀態(tài)，其中，該優(yōu)選重置狀態(tài)至少基于該儲存元件于其中至少花費該預定時間量的該靜態(tài)；以及 至少基于該儲存元件于其中至少花費該預定時間量的該靜態(tài)設置優(yōu)選重置狀態(tài)。
15.如權利要求14所述的方法，進一步包括: 確定該儲存元件是否在不同的靜態(tài)中至少花費該預定時間量；以及至少基于該儲存元件于其中至少花費該預定時間量的該不同的靜態(tài)改變該優(yōu)選重置狀態(tài)。
16.如權利要求14所述的方法，進一步包括使該儲存元件離開重置進入該優(yōu)選重置狀態(tài)或至少基于至少一功率節(jié)約考慮確定該優(yōu)選重置狀態(tài)的其中一者。
17.如權利要求4、9、13或14所述的方法，進一步包括選擇該儲存元件作為處理裝置的部分。
【文檔編號】G06F17/50GK103430180SQ201180065210
【公開日】2013年12月4日 申請日期:2011年11月15日 優(yōu)先權日:2010年11月17日
【發(fā)明者】A·K·古納塞卡 申請人:先進微裝置公司