用于寄存器組的創(chuàng)新結(jié)構(gòu)的制作方法
【專利摘要】一種處理電路包括串聯(lián)連接的多個(gè)模塊以形成模塊流水線。每個(gè)模塊包括具有在模塊的地址范圍內(nèi)對(duì)應(yīng)地址的一個(gè)或多個(gè)寄存器。包括目標(biāo)寄存器地址的寄存器請(qǐng)求從一個(gè)模塊沿模塊流水線向下傳遞到隨后的模塊，直至在包含目標(biāo)寄存器的模塊接收到寄存器請(qǐng)求。數(shù)據(jù)被寫(xiě)入目標(biāo)寄存器或者從其讀出。
【專利說(shuō)明】用于寄存器組的創(chuàng)新結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明一般涉及處理電路架構(gòu)，并且更具體地說(shuō)，涉及用于具有串聯(lián)連接以形成模塊流水線的多個(gè)模塊的處理電路的流水線架構(gòu)。
【背景技術(shù)】
[0002]用于移動(dòng)終端或其它裝置的處理電路可實(shí)現(xiàn)為專用集成電路(ASIC)或現(xiàn)場(chǎng)可編程門陣列(FPGA)，其中，不同的功能由不同的模塊實(shí)現(xiàn)。不同功能在不同模塊中的實(shí)現(xiàn)使得能夠更新或替換一個(gè)模塊而不影響其它模塊的功能。模塊用于實(shí)現(xiàn)其指派的功能的配置數(shù)據(jù)、狀態(tài)信息及其它數(shù)據(jù)存儲(chǔ)在寄存器中。使用用于存儲(chǔ)配置數(shù)據(jù)的寄存器使得模塊能夠在多種模式中操作和執(zhí)行多個(gè)功能。
[0003]寄存器在處理電路中的組織是一個(gè)設(shè)計(jì)考慮事項(xiàng)。組織寄存器的一種常規(guī)方案是在寄存器單元中集中所有寄存器。每個(gè)模塊直接被接口于匹配的寄存器。寄存器單元負(fù)責(zé)將寄存器地址解碼并且將存儲(chǔ)的值輸出到對(duì)應(yīng)模塊。
[0004]此集中式方案具有幾個(gè)缺點(diǎn)。例如，集中式解決方案要求寄存器單元將所有寄存器地址解碼，這通常要求復(fù)雜的邏輯并且因此導(dǎo)致定時(shí)問(wèn)題。此外，由于寄存器單元負(fù)責(zé)將所有寄存器分布到模塊，因此，它需要與所有模塊進(jìn)行接口。此一對(duì)多接口可導(dǎo)致在寄存器模塊組的路由選擇擁塞。另外，此解決方案難以更新。例如，如果添加或去除新模塊，則要修正寄存器單元和對(duì)應(yīng)邏輯。
[0005]組織寄存器的另一常規(guī)方案是在連接到內(nèi)部寄存器總線的模塊之間分布寄存器。在此方案中，每個(gè)模塊包括其自己的寄存器組和解碼器，并且連接到內(nèi)部寄存器總線?？偩€轉(zhuǎn)換器提供到寄存器總線的外部接口，并且將外部接口協(xié)議轉(zhuǎn)換成內(nèi)部寄存器總線協(xié)議。所有模塊同時(shí)監(jiān)視內(nèi)部寄存器總線。在斷定有寄存器請(qǐng)求時(shí)，所有模塊將與寄存器請(qǐng)求相關(guān)聯(lián)的目標(biāo)寄存器地址解碼。如果目標(biāo)寄存器地址指定屬于|旲塊的寄存器，則|旲塊將寄存器數(shù)據(jù)鎖存到指定寄存器，或者從其讀取寄存器數(shù)據(jù)。所有其它模塊不進(jìn)行任何操作。
[0006]雖然內(nèi)部總線結(jié)構(gòu)消除了與集中式寄存器解決方案相關(guān)聯(lián)的一對(duì)多接口和更新問(wèn)題，但總線結(jié)構(gòu)解決方案將遇到定時(shí)問(wèn)題。具體而言，隨著與內(nèi)部寄存器總線進(jìn)行接口的模塊數(shù)量增大，寄存器總線的扇出(fan-out)極高，這產(chǎn)生了大的定時(shí)延遲。
[0007]因此，仍需要消除或降低與常規(guī)方案相關(guān)聯(lián)的定時(shí)問(wèn)題的改進(jìn)的處理電路架構(gòu)。

【發(fā)明內(nèi)容】

[0008]一種處理電路包括經(jīng)多個(gè)寄存器總線段串聯(lián)連接以形成模塊流水線的多個(gè)模塊。每個(gè)模塊包括一個(gè)或多個(gè)寄存器，并且指派有對(duì)應(yīng)的地址范圍。包括目標(biāo)寄存器地址的寄存器請(qǐng)求從一個(gè)模塊沿模塊流水線向下傳遞到后一模塊，直至在包含目標(biāo)寄存器的模塊接收到寄存器請(qǐng)求。
[0009]本發(fā)明的示范實(shí)施例包括由模塊流水線中與多個(gè)類似模塊連接的處理模塊所實(shí)現(xiàn)的方法。在一種示范方法中，通過(guò)經(jīng)內(nèi)部寄存器總線的第一段連接到前一模塊的第一接口，接收包括目標(biāo)寄存器地址的寄存器請(qǐng)求。比較目標(biāo)寄存器地址和處理模塊的地址范圍。如果目標(biāo)寄存器地址落在處理模塊的地址范圍內(nèi)，則訪問(wèn)處理模塊中的匹配寄存器以將數(shù)據(jù)寫(xiě)入匹配寄存器或者從其讀取數(shù)據(jù)。如果目標(biāo)寄存器地址落在處理模塊的寄存器地址范圍外，則將寄存器請(qǐng)求通過(guò)第二接口輸出到經(jīng)內(nèi)部寄存器總線的第二段連接到處理模塊的后一模塊。
[0010]本發(fā)明的其它示范實(shí)施例包括一種連接到多個(gè)類似模塊以形成模塊流水線的處理電路中的處理模塊。一種示范處理模塊包括第一接口、第二接口、用于存儲(chǔ)數(shù)據(jù)的一個(gè)或多個(gè)寄存器及解碼器。第一接口經(jīng)內(nèi)部寄存器總線的第一段連接到前一模塊。第二接口經(jīng)內(nèi)部寄存器總線的第二段連接到后一模塊。解碼器配置成通過(guò)第一接口接收寄存器請(qǐng)求，并且比較與寄存器請(qǐng)求相關(guān)聯(lián)的目標(biāo)寄存器地址和用于處理模塊的地址范圍。如果目標(biāo)寄存器地址落在寄存器地址范圍內(nèi)，則解碼器訪問(wèn)處理模塊中的匹配寄存器以將數(shù)據(jù)寫(xiě)入匹配寄存器或者從其讀取數(shù)據(jù)。如果目標(biāo)寄存器地址落在處理模塊的地址范圍外，則解碼器通過(guò)第二接口將寄存器請(qǐng)求輸出到后一模塊。
[0011]本發(fā)明的其它實(shí)施例包括一種具有連接以形成模塊流水線的多個(gè)模塊的處理電路所實(shí)現(xiàn)的方法。在一種示范方法中，按順序通過(guò)經(jīng)內(nèi)部寄存器總線串聯(lián)連接的多個(gè)模塊傳遞包括目標(biāo)寄存器地址的寄存器請(qǐng)求。內(nèi)部寄存器總線包括連接相鄰模塊的多個(gè)段。在接收寄存器請(qǐng)求的每個(gè)模塊，比較目標(biāo)寄存器地址和接收模塊的地址范圍。如果目標(biāo)寄存器地址落在接收模塊的地址范圍內(nèi)，則訪問(wèn)接收模塊內(nèi)的匹配寄存器以將數(shù)據(jù)寫(xiě)入匹配寄存器或者從其讀取數(shù)據(jù)。如果目標(biāo)寄存器地址落在接收模塊的地址范圍外，并且如果有后一模塊，則通過(guò)內(nèi)部寄存器總線將寄存器請(qǐng)求傳遞到后一模塊。
[0012]本發(fā)明的其它實(shí)施例包括帶有流水線架構(gòu)的處理電路。在一個(gè)實(shí)施例中，處理電路包括多個(gè)模塊、具有串聯(lián)連接多個(gè)模塊以形成模塊流水線的兩個(gè)或更多段的內(nèi)部寄存器總線及用于每個(gè)模塊的解碼器。每個(gè)模塊包括一個(gè)或多個(gè)寄存器。內(nèi)部寄存器總線配置成通過(guò)串聯(lián)連接的模塊傳遞包括目標(biāo)寄存器地址的寄存器請(qǐng)求。用于接收模塊的解碼器配置成比較目標(biāo)寄存器地址和用于接收模塊的寄存器地址范圍。如果目標(biāo)寄存器地址落在接收模塊的寄存器地址范圍內(nèi)，則接收模塊內(nèi)的匹配寄存器將數(shù)據(jù)寫(xiě)入匹配寄存器或者從其讀取數(shù)據(jù)。如果目標(biāo)寄存器地址落在接收模塊的寄存器地址范圍外，并且如果有后一模塊，則解碼器將寄存器請(qǐng)求傳遞到后一模塊。
[0013]與常規(guī)解決方案相比，本文中所述流水線架構(gòu)和技術(shù)提供了改進(jìn)的定時(shí)性能。此外，通過(guò)修改現(xiàn)有模塊或者添加新模塊到流水線，更輕松擴(kuò)展處理電路。由于寄存器在相應(yīng)模塊內(nèi)實(shí)現(xiàn)，因此，對(duì)一個(gè)模塊的修改不會(huì)影響其它模塊。
【專利附圖】

【附圖說(shuō)明】
[0014]圖1示出根據(jù)一個(gè)示范實(shí)施例的具有串聯(lián)連接的模塊的處理電路的框圖。
[0015]圖2示出用于圖1的可配置電路的示范模塊的框圖。
[0016]圖3示出由模塊執(zhí)行的示范方法。
[0017]圖4示出在三個(gè)模塊之間的示范接口圖。
[0018]圖5示出由模塊執(zhí)行的另一示范方法?！揪唧w實(shí)施方式】
[0019]圖1示出根據(jù)一個(gè)示范實(shí)施例的處理電路5。處理電路5例如可包括專用集成電路(ASIC)或現(xiàn)場(chǎng)可編程門陣列(FPGA)。處理電路5包括總線轉(zhuǎn)換器10和多個(gè)模塊20A-G。如下面將更詳細(xì)描述的，每個(gè)模塊20包括用于存儲(chǔ)模塊20使用的配置數(shù)據(jù)、狀態(tài)信息或其它數(shù)據(jù)的一個(gè)或多個(gè)寄存器24 (圖2)?？偩€轉(zhuǎn)換器10和模塊20由內(nèi)部寄存器總線30的段32串聯(lián)連接。內(nèi)部寄存器總線30的每段將一個(gè)模塊20連接到前一模塊20、后一模塊20和/或總線轉(zhuǎn)換器10以形成模塊流水線。每個(gè)模塊20也連接到數(shù)據(jù)總線40以接收要處理的數(shù)據(jù)和輸出處理后的數(shù)據(jù)。示范實(shí)施例中示出了兩個(gè)數(shù)據(jù)總線40。然而，本領(lǐng)域技術(shù)人員將領(lǐng)會(huì)，數(shù)據(jù)總線的數(shù)量對(duì)本發(fā)明不是決定性的。
[0020]總線轉(zhuǎn)換器10提供到內(nèi)部寄存器總線30的外部接口，以使得外部應(yīng)用能夠訪問(wèn)模塊20內(nèi)的寄存器?？偩€轉(zhuǎn)換器10通過(guò)接口總線(未示出)接收來(lái)自外部應(yīng)用的寄存器請(qǐng)求，并且將寄存器請(qǐng)求從在接口總線上使用的外部接口協(xié)議轉(zhuǎn)換成在內(nèi)部寄存器總線30上使用的內(nèi)部寄存器總線協(xié)議。總線轉(zhuǎn)換器10將轉(zhuǎn)換的寄存器請(qǐng)求轉(zhuǎn)發(fā)到模塊流水線中的第一模塊20A。如下面將更詳細(xì)描述的，按順序?qū)⒓拇嫫髡?qǐng)求從一個(gè)模塊20傳遞到后一模塊20，直至它到達(dá)包含目標(biāo)寄存器的模塊20。在接收寄存器請(qǐng)求時(shí)，接收模塊20將目標(biāo)寄存器地址解碼，并且比較解碼的地址和其指派的寄存器地址范圍以確定目標(biāo)寄存器是否屬于接收模塊20。如果目標(biāo)寄存器地址落在接收模塊20的寄存器地址范圍內(nèi)，則模塊20將寄存器數(shù)據(jù)鎖存到匹配寄存器(即，具有與目標(biāo)寄存器地址匹配的寄存器地址的寄存器)中或者從其讀取寄存器數(shù)據(jù)。如果目標(biāo)寄存器地址落在接收模塊20的寄存器地址范圍外，則接收模塊20將寄存器請(qǐng)求傳遞到后一模塊20。
[0021]圖2示出示范模塊20的主要功能組件。模塊20包括寄存器組22、控制器26和數(shù)據(jù)處理單元28。寄存器組22包括解碼器23和一個(gè)或多個(gè)寄存器24。寄存器24存儲(chǔ)由模塊20使用的配置信息、狀態(tài)信息或其它信息。如下文描述的，解碼器23將與模塊20接收的寄存器請(qǐng)求相關(guān)聯(lián)的目標(biāo)寄存器地址解碼?？刂破?6控制模塊20的操作，并且為數(shù)據(jù)處理單元28提供寄存器組22中的寄存器24的訪問(wèn)權(quán)。數(shù)據(jù)處理單元28執(zhí)行指派到模塊20的處理功能。數(shù)據(jù)處理單元28可執(zhí)行不同的功能或者在不同模式中操作，這取決于寄存器24中存儲(chǔ)的配置數(shù)據(jù)。也就是說(shuō)，通過(guò)將配置數(shù)據(jù)寫(xiě)入寄存器24中，能夠控制數(shù)據(jù)處理單元28的功能或模式。
[0022]寄存器組22內(nèi)的每個(gè)寄存器24具有在用于主機(jī)模塊20的預(yù)定的寄存器地址范圍內(nèi)的對(duì)應(yīng)寄存器地址。將領(lǐng)會(huì)的是，模塊20的寄存器地址范圍包括指派到模塊20內(nèi)寄存器24的一個(gè)或多個(gè)地址，并且寄存器地址范圍可以是連續(xù)或非連續(xù)的。寄存器組22具有經(jīng)一個(gè)內(nèi)部總路線段32連接到前一模塊20或總線轉(zhuǎn)換器10的第一接口 21A和經(jīng)另一內(nèi)部總線段32連接到后一模塊20的第二接口 21B。第二接口 21B未由例如模塊20G等在模塊流水線中的最后模塊20使用。圖4中示出并且下面更詳細(xì)描述了第一和第二接口。
[0023]為了訪問(wèn)寄存器24，外部應(yīng)用將寄存器請(qǐng)求發(fā)送到總線轉(zhuǎn)換器10。總線轉(zhuǎn)換器10將寄存器請(qǐng)求轉(zhuǎn)換到內(nèi)部寄存器總線協(xié)議，并且將轉(zhuǎn)換的寄存器請(qǐng)求轉(zhuǎn)發(fā)到第一模塊20A。寄存器請(qǐng)求包括指定目標(biāo)寄存器的目標(biāo)寄存器地址。寄存器請(qǐng)求可包括寫(xiě)入請(qǐng)求或讀取請(qǐng)求。寄存器請(qǐng)求由模塊通過(guò)第一接口 21A接收時(shí)，解碼器23將與寄存器請(qǐng)求相關(guān)聯(lián)的目標(biāo)寄存器地址解碼，并且比較目標(biāo)寄存器地址和其寄存器24的地址范圍和/或各個(gè)地址，以確定目標(biāo)寄存器是否屬于模塊20。如果目標(biāo)寄存器不屬于模塊20，則解碼器23通過(guò)第二接口將寄存器請(qǐng)求輸出到流水線中的后一模塊20。如果目標(biāo)寄存器屬于模塊20，則解碼器
23將寫(xiě)入數(shù)據(jù)鎖存到目標(biāo)寄存器中(寫(xiě)入請(qǐng)求)，或者從目標(biāo)寄存器讀取寄存數(shù)據(jù)(讀取請(qǐng)求)。
[0024]圖3示出由處理模塊20實(shí)現(xiàn)的示范過(guò)程100。處理模塊20接收包括在經(jīng)內(nèi)部寄存器總線的第一段連接到前一模塊20或總線轉(zhuǎn)換器10的第一接口上目標(biāo)寄存器地址的寄存器請(qǐng)求(框110)，并且比較目標(biāo)寄存器地址和用于接收模塊20的寄存器地址范圍(框120)。如果目標(biāo)寄存器地址落在處理模塊20的寄存器地址范圍內(nèi)，則解碼器23訪問(wèn)匹配寄存器24以將數(shù)據(jù)寫(xiě)入匹配寄存器，或者從其讀取數(shù)據(jù)(框130)。如果目標(biāo)寄存器地址落在寄存器地址范圍外，則解碼器23將寄存器請(qǐng)求輸出到經(jīng)第二接口連接到處理模塊20的后一模塊20 (框140)。
[0025]圖4示出在連接模塊K到前一模塊(模塊K-1)和后一模塊(模塊K+1)的內(nèi)部總線段中包含的示范接口。表1識(shí)別內(nèi)部寄存器總線段32的各種行，其中，符號(hào)“？”表示“i”或“O”，其中，“i”指示用于模塊K的輸入信號(hào)，以及“0”指示用于模塊K的輸出信號(hào)。
[0026]表1:內(nèi)部寄存器總線接口
【權(quán)利要求】
1.一種模塊流水線中與多個(gè)類似模塊連接的處理模塊所實(shí)現(xiàn)的方法，所述方法包括: 通過(guò)經(jīng)內(nèi)部寄存器總線的第一段而連接到前一模塊的第一接口，接收包括目標(biāo)寄存器地址的寄存器請(qǐng)求； 比較所述目標(biāo)寄存器地址和所述處理模塊的地址范圍； 如果所述目標(biāo)寄存器地址落在所述處理模塊的所述地址范圍內(nèi)，則訪問(wèn)所述處理模塊中的匹配寄存器以將數(shù)據(jù)寫(xiě)入所述匹配寄存器或者從所述匹配寄存器讀取數(shù)據(jù)；以及如果所述目標(biāo)寄存器地址落在所述寄存器地址范圍外，則將所述寄存器請(qǐng)求通過(guò)第二接口輸出到經(jīng)所述內(nèi)部寄存器總線的第二段而連接到所述處理模塊的后一模塊。
2.如權(quán)利要求1所述的方法，其中所述寄存器請(qǐng)求包括寫(xiě)入請(qǐng)求并且包括寫(xiě)入數(shù)據(jù)，以及其中訪問(wèn)所述匹配寄存器包括將所述寫(xiě)入數(shù)據(jù)鎖存到所述匹配寄存器中。
3.如權(quán)利要求2所述的方法，還包括當(dāng)所述目標(biāo)寄存器地址落在所述處理模塊的所述寄存器地址范圍外時(shí)，將所述寫(xiě)入數(shù)據(jù)通過(guò)所述第二接口輸出到所述后一模塊以將所述寫(xiě)入數(shù)據(jù)沿所述模塊流水線向下傳遞。
4.如權(quán)利要求1所述的方法，其中所述寄存器請(qǐng)求包括讀取請(qǐng)求，以及其中訪問(wèn)所述匹配寄存器包括將讀取的數(shù)據(jù)通過(guò)所述第一接口從所述匹配寄存器輸出到所述前一模塊。
5.如權(quán)利要求4所述的方法，還包括通過(guò)所述第二接口接收來(lái)自所述后一模塊的讀取的數(shù)據(jù)，并且將所述讀取的數(shù)據(jù)通過(guò)所述第一接口輸出到所述前一模塊以便將所述讀取的數(shù)據(jù)沿所述模塊流水線向上傳遞。
6.一種處理電路中的處理模塊，連接到多個(gè)類似模塊，從而形成模塊流水線，所述處理模塊包括: 第一接口，配置成經(jīng)內(nèi)部寄存器總線的第一段連接到前一模塊； 第二接口，配置成經(jīng)所述內(nèi)部寄存器總線的第二段連接到后一模塊； 一個(gè)或多個(gè)寄存器，用于存儲(chǔ)數(shù)據(jù)，每個(gè)寄存器具有在所述處理模塊的對(duì)應(yīng)地址范圍內(nèi)相關(guān)聯(lián)的寄存器地址；以及解碼器，配置成: 通過(guò)所述第一接口接收寄存器請(qǐng)求，所述寄存器請(qǐng)求包括目標(biāo)寄存器地址； 比較所述目標(biāo)寄存器地址和所述處理模塊的所述地址范圍； 如果所述目標(biāo)寄存器地址落在所述寄存器地址范圍內(nèi)，則訪問(wèn)所述處理模塊中的匹配寄存器以將數(shù)據(jù)寫(xiě)入所述匹配寄存器或者從所述匹配寄存器讀取數(shù)據(jù)；以及 如果所述目標(biāo)寄存器地址落在所述處理模塊的所述地址范圍外，則通過(guò)所述第二接口將所述寄存器請(qǐng)求輸出到所述后一模塊。
7.如權(quán)利要求6所述的處理模塊，其中所述寄存器請(qǐng)求包括寫(xiě)入請(qǐng)求并且包括寫(xiě)入數(shù)據(jù)，以及其中所述解碼器配置成將所述寫(xiě)入數(shù)據(jù)鎖存到所述匹配寄存器中。
8.如權(quán)利要求7所述的處理模塊，其中所述解碼器還配置成在所述目標(biāo)寄存器地址落在所述模塊的所述寄存器地址范圍外時(shí)，將所述寫(xiě)入數(shù)據(jù)通過(guò)所述第二接口輸出到所述后一模塊以將所述寫(xiě)入數(shù)據(jù)沿所述模塊流水線向下傳遞。
9.如權(quán)利要求6所述的處理模塊，其中所述寄存器請(qǐng)求包括讀取請(qǐng)求，以及其中所述解碼器配置成通過(guò)所述第一接口將讀取的數(shù)據(jù)從所述匹配寄存器輸出到所述前一模塊。
10.如權(quán)利要求9所述的處理模塊，其中所述解碼器還配置成通過(guò)所述第二接口接收來(lái)自所述后一模塊的讀取的數(shù)據(jù)并且通過(guò)所述第一接口將所述讀取的數(shù)據(jù)輸出到所述前一模塊以沿所述模塊流水線向上傳遞所述讀取的數(shù)據(jù)。
11.一種具有多個(gè)模塊的處理電路所實(shí)現(xiàn)的方法，所述多個(gè)模塊被連接以形成模塊流水線，所述方法包括: 按順序通過(guò)經(jīng)內(nèi)部寄存器總線而串聯(lián)連接的所述多個(gè)模塊來(lái)傳遞包括目標(biāo)寄存器地址的寄存器請(qǐng)求，所述內(nèi)部寄存器總線包括連接相鄰模塊的多個(gè)段； 在接收所述寄存器請(qǐng)求的每個(gè)模塊，比較所述目標(biāo)寄存器地址和該接收模塊的地址范圍； 如果所述目標(biāo)寄存器地址落在該接收模塊的所述地址范圍內(nèi)，則訪問(wèn)該接收模塊內(nèi)的匹配寄存器以將數(shù)據(jù)寫(xiě)入所述匹配寄存器或者從所述匹配寄存器讀取數(shù)據(jù)；以及 如果所述目標(biāo)寄存器地址落在該接收模塊的所述地址范圍外，并且如果有后一模塊，則通過(guò)所述內(nèi)部寄存器總線將所述寄存器請(qǐng)求傳遞到所述后一模塊。
12.如權(quán)利要求11所述的方法，其中所述寄存器請(qǐng)求包括寫(xiě)入請(qǐng)求并且包括寫(xiě)入數(shù)據(jù)，所述方法還包括將所述寫(xiě)入數(shù)據(jù)從該接收模塊沿所述模塊流水線向下傳遞，直至所述寫(xiě)入數(shù)據(jù)到達(dá)包含匹配寄存器的模塊。
13.如權(quán)利要求12所述的方法，其中訪問(wèn)所述匹配寄存器包括將所述寫(xiě)入數(shù)據(jù)鎖存到所述匹配寄存器中。
14.如權(quán)利要求11所述的方法，其中所述寄存器請(qǐng)求包括讀取請(qǐng)求，以及其中訪問(wèn)所述匹配寄存器包括將讀取的數(shù)據(jù)從所述匹配寄存器輸出。
15.如權(quán)利要求14所述的方法，還包括將所述讀取的數(shù)據(jù)沿所述模塊流水線從所述后一模塊向上傳遞到前一模塊。
16.一種處理電路，包括: 多個(gè)模塊，每個(gè)模塊包括一個(gè)或多個(gè)寄存器； 內(nèi)部寄存器總線，具有串聯(lián)連接所述多個(gè)模塊以形成模塊流水線的兩個(gè)或更多段，并且配置成通過(guò)所述串聯(lián)連接的模塊傳遞包括目標(biāo)寄存器地址的寄存器請(qǐng)求； 用于每個(gè)模塊的解碼器，所述解碼器配置成: 比較所述目標(biāo)寄存器地址和對(duì)應(yīng)模塊的寄存器地址范圍； 如果所述目標(biāo)寄存器地址落在所述對(duì)應(yīng)模塊的所述寄存器地址范圍內(nèi)，則訪問(wèn)所述模塊內(nèi)的匹配寄存器以將數(shù)據(jù)寫(xiě)入所述匹配寄存器或者從所述匹配寄存器讀取數(shù)據(jù)；以及 如果所述目標(biāo)寄存器地址落在所述對(duì)應(yīng)模塊的所述寄存器地址范圍外，并且如果有后一模塊，則將所述寄存器請(qǐng)求傳遞到所述后一模塊。
17.如權(quán)利要求16所述的處理電路，其中所述寄存器請(qǐng)求包括寫(xiě)入請(qǐng)求并且包括寫(xiě)入數(shù)據(jù)，以及其中所述解碼器配置成將所述寫(xiě)入數(shù)據(jù)從所述對(duì)應(yīng)模塊沿所述模塊流水線向下傳遞，直至所述寫(xiě)入數(shù)據(jù)到達(dá)包含匹配寄存器的模塊。
18. 如權(quán)利要求17所述的處理電路，其中所述解碼器配置成將所述寫(xiě)入數(shù)據(jù)鎖存到所述匹配寄存器中。
19.如權(quán)利要求16所述的處理電路，其中所述寄存器請(qǐng)求包括讀取請(qǐng)求，以及其中所述解碼器還配置成從所述匹配寄存器輸出讀取的數(shù)據(jù)。
20.如權(quán)利要求19所述的處理電路，其中所述解碼器還配置成將讀取的數(shù)據(jù)沿所述模塊流 水線從所述后一模塊向上傳遞到前一模塊。
【文檔編號(hào)】G06F13/00GK103748566SQ201180071429
【公開(kāi)日】2014年4月23日 申請(qǐng)日期:2011年6月7日 優(yōu)先權(quán)日:2011年6月7日
【發(fā)明者】李文佳, 文敢, 高同海, 王強(qiáng) 申請(qǐng)人:愛(ài)立信(中國(guó))通信有限公司