用于帶有完整性檢查和防止重放攻擊的保護(hù)的存儲(chǔ)器加密的方法和設(shè)備的制作方法
【專利摘要】本發(fā)明公開(kāi)了提供加密完整性檢查和重放保護(hù)以防止在系統(tǒng)存儲(chǔ)器上的硬件攻擊的方法和設(shè)備。通過(guò)擴(kuò)展調(diào)整以包括“時(shí)間戳”指示符，用于分塊密碼的操作模式增強(qiáng)了標(biāo)準(zhǔn)XTS-AES操作模式以執(zhí)行存儲(chǔ)器加密?；跇?shù)的重放保護(hù)方案使用標(biāo)準(zhǔn)XTS-AES加密系統(tǒng)存儲(chǔ)器中高速緩存行的內(nèi)容。用于高速緩存行的消息驗(yàn)證碼(MAC)使用增強(qiáng)XTS-AES和與高速緩存行相關(guān)聯(lián)的“時(shí)間戳”指示符進(jìn)行加密?！皶r(shí)間戳指示符”存儲(chǔ)在處理器中。
【專利說(shuō)明】用于帶有完整性檢查和防止重放攻擊的保護(hù)的存儲(chǔ)器加密的方法和設(shè)備
【技術(shù)領(lǐng)域】
[0001]本公開(kāi)涉及數(shù)據(jù)的加密保護(hù)，并且具體地說(shuō)，涉及存儲(chǔ)器中存儲(chǔ)器區(qū)域中存儲(chǔ)的軟件應(yīng)用的加密。
【背景技術(shù)】
[0002]由安全軟件應(yīng)用使用的系統(tǒng)中易失性存儲(chǔ)器的區(qū)域需要受到保護(hù)，防止未經(jīng)授權(quán)實(shí)體的惡意修改。這些惡意修改也稱為“攻擊”，可以是軟件攻擊或硬件攻擊。為安全軟件應(yīng)用提供保密性和完整性保護(hù)的一種方法是在中央處理單元(CPU)或處理器封裝中集成大的易失性存儲(chǔ)器以用作安全軟件應(yīng)用的“專用存儲(chǔ)器”。然而，在CPU封裝中集成大的易失性存儲(chǔ)器是昂貴的。
[0003]因此，安全軟件應(yīng)用一般情況下在外部(S卩，CPU外部)存儲(chǔ)器中存儲(chǔ)。外部存儲(chǔ)器中存儲(chǔ)安全軟件應(yīng)用的存儲(chǔ)器區(qū)域(區(qū)塊)能夠?qū)ο到y(tǒng)中的操作系統(tǒng)(OS)是可見(jiàn)或不可見(jiàn)的。如果這些存儲(chǔ)器區(qū)域?qū)S是可見(jiàn)的，則它們需要受到保護(hù)，防止軟件攻擊和硬件攻擊。如果這些存儲(chǔ)器區(qū)域?qū)S是不可見(jiàn)的(稱為“竊取的存儲(chǔ)器區(qū)塊”)，并且存在某種訪問(wèn)控制機(jī)制，則它們需要受到保護(hù)，防止硬件攻擊，即，防止可物理接近外部存儲(chǔ)器的攻擊者。
【專利附圖】

【附圖說(shuō)明】
[0004]隨著以下具體描述繼續(xù)，并在參照其中類似的標(biāo)號(hào)示出類似部件的附圖時(shí)，所要求的主題的實(shí)施例的特征將變得明白，并且其中:
圖1是根據(jù)本發(fā)明的原理，包括用于執(zhí)行存儲(chǔ)器加密的存儲(chǔ)器加密控制器的系統(tǒng)的框
圖；
圖2是根據(jù)本發(fā)明的原理，示出處理器中N個(gè)計(jì)數(shù)器的框圖，計(jì)數(shù)器由加密引擎用于執(zhí)行基于樹(shù)的重放保護(hù)以保護(hù)存儲(chǔ)器中的地址范圍和存儲(chǔ)器中存儲(chǔ)的消息驗(yàn)證碼(MAC)，提供加密完整性檢查；
圖3示出擴(kuò)展調(diào)整(tweak)的一個(gè)實(shí)施例；
圖4是示出在圖1所示系統(tǒng)存儲(chǔ)器中用于保護(hù)在系統(tǒng)存儲(chǔ)器中存儲(chǔ)的安全應(yīng)用的區(qū)域的實(shí)施例的框圖；
圖5是示出用于執(zhí)行對(duì)圖4所示加密區(qū)域中高速緩存行的寫入訪問(wèn)的方法的實(shí)施例的流程圖；以及
圖6是示出用于執(zhí)行對(duì)圖4所示加密區(qū)域中的讀取訪問(wèn)的方法的實(shí)施例的流程圖。
[0005]雖然以下具體描述將參照所要求主題的說(shuō)明性實(shí)施例繼續(xù)，但其許多備選、修改和變化將為本領(lǐng)域技術(shù)人員所明白。
[0006]相應(yīng)地，所要求主題意圖從廣義上理解，并且只如隨附權(quán)利要求所述那樣定義?！揪唧w實(shí)施方式】[0007]外部存儲(chǔ)器上的硬件攻擊(例如，來(lái)自可物理接近外部存儲(chǔ)器的攻擊者)可以為嘗試損壞在外部存儲(chǔ)器中存儲(chǔ)的映像(例如，軟件應(yīng)用的可執(zhí)行映像或數(shù)據(jù))的方式，即，存儲(chǔ)器損壞攻擊。例如，攻擊者(敵手)對(duì)假定為保密性進(jìn)行了加密但無(wú)完整性檢查的外部存儲(chǔ)器中高速緩存行的修改導(dǎo)致在從存儲(chǔ)器讀取修改的高速緩存行時(shí)修改的高速緩存行的損壞解密。如果攻擊者知道映像的內(nèi)容，則攻擊者能夠選擇性地?fù)p壞在其中其存儲(chǔ)的外部存儲(chǔ)器中受保護(hù)存儲(chǔ)器區(qū)域中物理存儲(chǔ)器位置的字符串變量(或其它常量/變量)。修改此變量能夠?qū)е赂鞣N狀況，例如，造成數(shù)據(jù)被寫入攻擊者能夠在其中訪問(wèn)數(shù)據(jù)的非受保護(hù)存儲(chǔ)器區(qū)域的溢出狀況。
[0008]類似地，能夠使用試驗(yàn)和錯(cuò)誤方法執(zhí)行損壞軟件應(yīng)用的可執(zhí)行映像的嘗試，其中，存儲(chǔ)軟件應(yīng)用的可執(zhí)行映像的隨機(jī)高速緩存行的惡意損壞導(dǎo)致程序執(zhí)行流的意外更改，可能危及安全性，造成數(shù)據(jù)寫入存儲(chǔ)器中非受保護(hù)存儲(chǔ)器區(qū)域。
[0009]硬件攻擊也可用于將用于軟件應(yīng)用的可執(zhí)行映像替代為惡意可執(zhí)行映像(代碼替換)或者將惡意腳本注入映像中。例如，為執(zhí)行代碼替換，攻擊者取得外部存儲(chǔ)器的受保護(hù)區(qū)域的內(nèi)容的快照，并且在以后的時(shí)間在相同受保護(hù)區(qū)域中加載另一映像時(shí)重放該快照。例如，為注入惡意腳本，攻擊者在映像存儲(chǔ)在受保護(hù)存儲(chǔ)器區(qū)域中時(shí)取得棧的快照，并且在以后的時(shí)間在完全相同的物理存儲(chǔ)器位置存儲(chǔ)臨界指針或返回地址時(shí)重放棧的該快照。
[0010]根據(jù)本發(fā)明的原理，提供了對(duì)外部物理存儲(chǔ)器的受保護(hù)區(qū)域提供加密完整性檢查和重放保護(hù)以便防止在受保護(hù)存儲(chǔ)器區(qū)域上惡意硬件攻擊的方法和設(shè)備。
[0011]圖1是根據(jù)本發(fā)明的原理，包括用于執(zhí)行存儲(chǔ)器加密的存儲(chǔ)器加密控制器103的系統(tǒng)100的框圖。系統(tǒng)100包括處理器101和輸入/輸出(I/O)控制器集線器(ICH) 104。處理器101包括控制在處理器101與外部存儲(chǔ)器105之間通信的存儲(chǔ)器控制器106。處理器101中的存儲(chǔ)器加密控制器103可執(zhí)行存儲(chǔ)器105中存儲(chǔ)的數(shù)據(jù)的加密和解密。存儲(chǔ)器加密控制器103提供保密性，防止能夠讀取存儲(chǔ)器105的內(nèi)容的被動(dòng)攻擊者。
[0012]處理器101可以是多種處理器的任何一種處理器,如單核Intel? Pentium 4?處理器、單核Intel Celeron處理器、Intel? XScale處理器或多核處理器，如Intel? PentiumD、Intel? Xeon?處理器或Intel? Core? Duo處理器或Intel Core處理器或任何其它類型的處理器。
[0013]存儲(chǔ)器105是易失性存儲(chǔ)器，其可以為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)、雙倍數(shù)據(jù)率(DDR) RAM、雙倍數(shù)據(jù)率2(DDR2) RAM或存儲(chǔ)器總線隨機(jī)存取存儲(chǔ)器(RDRAM)任何其他類型易失性存儲(chǔ)器在另一實(shí)施例中，存儲(chǔ)器105能夠是非易失性存儲(chǔ)器，其可以是NAND、N0R、閃存、相變存儲(chǔ)器(PCM)或帶開(kāi)關(guān)的相變存儲(chǔ)器(PCMS)或任何其它類型的非易失性存儲(chǔ)器。
[0014]ICH 104可包括用于控制與耦合到ICH 104的至少一個(gè)存儲(chǔ)裝置112的通信的存儲(chǔ)I/o控制器110。在本文中使用時(shí)，“存儲(chǔ)裝置”可表示可相應(yīng)地將數(shù)據(jù)存儲(chǔ)到其中和/或從中檢索數(shù)據(jù)的一個(gè)或多個(gè)設(shè)備和/或其一個(gè)或多個(gè)部分。此外，在本文中使用時(shí)，術(shù)語(yǔ)“海量存儲(chǔ)”和“海量存儲(chǔ)裝置”可交換使用以表示能夠非易失性存儲(chǔ)數(shù)據(jù)的存儲(chǔ)。存儲(chǔ)裝置112可包括相應(yīng)海量存儲(chǔ)，相應(yīng)海量存儲(chǔ)可包括相應(yīng)半導(dǎo)體、電機(jī)、磁和/或光存儲(chǔ)裝置和/或海量存儲(chǔ)，如相應(yīng)閃存、磁盤和/或光盤存儲(chǔ)和/或海量存儲(chǔ)。存儲(chǔ)裝置例如可以是硬盤驅(qū)動(dòng)器、固態(tài)驅(qū)動(dòng)器、混合光盤驅(qū)動(dòng)器、數(shù)字視頻光盤DVD)驅(qū)動(dòng)器、壓縮光盤(⑶)驅(qū)動(dòng)器、獨(dú)立磁盤冗余陣列(RAID)、磁帶驅(qū)動(dòng)器或其它非易失性存儲(chǔ)裝置。
[0015]存儲(chǔ)I/O控制器110可能夠根據(jù)例如小型計(jì)算機(jī)系統(tǒng)接口(SCSI)協(xié)議、光纖通道(FC)協(xié)議、因特網(wǎng)SCSI (iSCSI)協(xié)議、串行附接SCSI (SAS)協(xié)議、通用串行總線(USB)協(xié)議和/或串行高級(jí)技術(shù)附接(S-ATA)協(xié)議，來(lái)與存儲(chǔ)裝置(“存儲(chǔ)”)交換數(shù)據(jù)和/或命令。
[0016]在另一實(shí)施例中，處理器101和ICH 104可集成到可稱為系統(tǒng)芯片(SOC)的單個(gè)集成電路中。
[0017]將描述本發(fā)明的實(shí)施例用于存儲(chǔ)器105中地址范圍的保護(hù)。在一實(shí)施例中，處理器101中有N個(gè)計(jì)數(shù)器150，N個(gè)計(jì)數(shù)器的每個(gè)計(jì)數(shù)器用于保護(hù)存儲(chǔ)器105中N個(gè)地址范圍之一。要保護(hù)的地址范圍可用于保護(hù)安全軟件應(yīng)用使用的存儲(chǔ)器區(qū)域。受保護(hù)存儲(chǔ)器區(qū)域可稱為“竊取存儲(chǔ)器區(qū)塊”，即，包括對(duì)操作系統(tǒng)(OS)不可見(jiàn)的存儲(chǔ)器的多個(gè)物理頁(yè)的存儲(chǔ)器區(qū)域(存儲(chǔ)器的部分)。在一實(shí)施例中，N個(gè)計(jì)數(shù)器150能夠在處理器101中的易失性存儲(chǔ)器中存儲(chǔ)，例如，易失性存儲(chǔ)器能夠是靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)。
[0018]保護(hù)存儲(chǔ)器105中由安全軟件應(yīng)用使用的存儲(chǔ)器區(qū)域的一種方法是將存儲(chǔ)器105中存儲(chǔ)的數(shù)據(jù)加密。在處理器101中，使用在處理器101內(nèi)生成和存儲(chǔ)的密鑰，執(zhí)行在存儲(chǔ)器105中存儲(chǔ)器區(qū)域中存儲(chǔ)的數(shù)據(jù)的加密和解密。
[0019]在一實(shí)施例中，安全飛地(Enclave)是為應(yīng)用提供安全位置以便在操作系統(tǒng)(OS)進(jìn)程的上下文內(nèi)執(zhí)行代碼和存儲(chǔ)數(shù)據(jù)的指令集。在此環(huán)境中執(zhí)行的應(yīng)用稱為飛地。飛地從飛地頁(yè)高速緩存(EPC)執(zhí)行。飛地頁(yè)由OS加載到EPC中。無(wú)論何時(shí)從EPC刪除飛地的頁(yè)，加密保護(hù)便用于保護(hù)飛地的保密性，并且在飛地被加載回EPC時(shí)檢測(cè)篡改。在EPC內(nèi)，使用處理器提供的訪問(wèn)控制機(jī)制，保護(hù)飛地?cái)?shù)據(jù)。
[0020]飛地頁(yè)高速緩存(EPC)是執(zhí)行飛地代碼和訪問(wèn)受保護(hù)飛地?cái)?shù)據(jù)之處。EPC位于平臺(tái)的物理地址空間內(nèi)，但只能夠使用SE指令訪問(wèn)。EPC可包含來(lái)自許多不同飛地的頁(yè)，并且提供訪問(wèn)控制機(jī)制以保護(hù)頁(yè)的完整性和保密性。頁(yè)高速緩存保持相干性協(xié)議，該協(xié)議類似于用于平臺(tái)中相干物理存儲(chǔ)器的協(xié)議。
[0021]然而，數(shù)據(jù)的本身加密設(shè)計(jì)成只提供數(shù)據(jù)的保密性。例如，在存儲(chǔ)器區(qū)域中存儲(chǔ)的數(shù)據(jù)的加密有助于保護(hù)數(shù)據(jù)的保密性，防止能夠被動(dòng)讀取外部存儲(chǔ)器或者能夠在處理器301與系統(tǒng)存儲(chǔ)器105之間傳送數(shù)據(jù)時(shí)嗅探數(shù)據(jù)的攻擊者。然而，外部(系統(tǒng))存儲(chǔ)器105中存儲(chǔ)器區(qū)域中存儲(chǔ)的數(shù)據(jù)的加密不提供完整性檢查。在外部存儲(chǔ)器105中存儲(chǔ)數(shù)據(jù)的加密形式未防止能夠主動(dòng)修改或重放外部存儲(chǔ)器105中存儲(chǔ)的部分存儲(chǔ)器映像的攻擊者。
[0022]惡意攻擊者(敵手)能夠從外部存儲(chǔ)器105的一個(gè)存儲(chǔ)器位置復(fù)制，并且寫入外部存儲(chǔ)器105的不同存儲(chǔ)器位置。例如，攻擊者可將在地址a的第X頁(yè)的內(nèi)容復(fù)制到在地址b的第y頁(yè)上。
[0023]在另一攻擊中，對(duì)加密的存儲(chǔ)器區(qū)域具有讀/寫訪問(wèn)能力的敵手能夠通過(guò)觀察和記錄加密的存儲(chǔ)器區(qū)域位置(例如，在時(shí)間2 (t2))并且通過(guò)復(fù)制在時(shí)間I (tl)寫入的加密區(qū)域的內(nèi)容來(lái)重置存儲(chǔ)器區(qū)域，執(zhí)行重放攻擊。在仍有的另一類型的重放攻擊中，執(zhí)行重放攻擊的攻擊者可具有可在不同時(shí)間駐留在相同存儲(chǔ)器區(qū)域的兩個(gè)不同應(yīng)用(上下文)之一的控制。例如，攻擊者可在使用應(yīng)用之一攻擊另一應(yīng)用。
[0024]本發(fā)明的一實(shí)施例通過(guò)將此類攻擊的效應(yīng)降低到不超過(guò)誘發(fā)存儲(chǔ)器映像的隨機(jī)(不可預(yù)測(cè)且不可控制)更改的能力，減輕了重放攻擊。[0025]圖2是根據(jù)本發(fā)明的原理，示出處理器101中N個(gè)計(jì)數(shù)器150的框圖，計(jì)數(shù)器由存儲(chǔ)器加密控制器用于執(zhí)行基于樹(shù)的重放保護(hù)以保護(hù)存儲(chǔ)器105中的地址范圍和存儲(chǔ)器中105存儲(chǔ)的消息驗(yàn)證碼(MAC)，提供加密完整性檢查；
要保護(hù)202的存儲(chǔ)器的區(qū)域(地址范圍)由多個(gè)數(shù)據(jù)高速緩存行208和由MAC行206中存儲(chǔ)的多個(gè)消息驗(yàn)證碼(MAC) 204表示。在圖2所示實(shí)施例中，要保護(hù)202的存儲(chǔ)器的區(qū)域(“竊取的存儲(chǔ)器區(qū)塊”)包括M個(gè)數(shù)據(jù)高速緩存行208。M個(gè)數(shù)據(jù)高速緩存行208的每行與一個(gè)MAC 204相關(guān)聯(lián)。MAC是在消息和秘密密鑰上計(jì)算的單向哈希函數(shù)的結(jié)果。在所示實(shí)施例中，MAC是在數(shù)據(jù)高速緩存行208的內(nèi)容和在處理器重置期間由處理器中隨機(jī)號(hào)生成器生成的密鑰上執(zhí)行的單向哈希的結(jié)果。在一實(shí)施例中，相同密鑰用于為M個(gè)數(shù)據(jù)高速緩存行的每個(gè)執(zhí)行單向哈希。MAC 204被應(yīng)用到高速緩存行，并且與在讀取和解密高速緩存行208的內(nèi)容時(shí)使用的重新計(jì)算的MAC進(jìn)行比較，以檢測(cè)在高速緩存行208中存儲(chǔ)的數(shù)據(jù)的加密分塊在高速緩存行208中存儲(chǔ)時(shí)是否已改變。
[0026]基于樹(shù)的重放保護(hù)方案能夠由包括樹(shù)根、MAC高速緩存行206和數(shù)據(jù)高速緩存行208的樹(shù)結(jié)構(gòu)提供。處理器101中有N個(gè)計(jì)數(shù)器150，存儲(chǔ)器105中每MAC高速緩存行206一個(gè)計(jì)數(shù)器。樹(shù)根是用于保護(hù)MAC高速緩存行206的內(nèi)容的處理器101中N個(gè)計(jì)數(shù)器150中的計(jì)數(shù)器201之一。在一實(shí)施例中，高速緩存行的數(shù)量(M)為16，每個(gè)MAC高速緩存行206具有512比特以存儲(chǔ)16個(gè)32比特MAC 204，并且每個(gè)數(shù)據(jù)高速緩存行208具有512比特(64字節(jié))。
[0027]在一實(shí)施例中，使用帶有調(diào)整和密文竊取(XTS)的XEX加密模式，為存儲(chǔ)器105中需要保護(hù)的每個(gè)高速緩存行(CL) 208的內(nèi)容加密。帶有調(diào)整和密文竊取(XTS)-高級(jí)加密標(biāo)準(zhǔn)(AES)可調(diào)整分塊密碼(IEEE標(biāo)準(zhǔn)1619-2007)的XEX加密模式是根據(jù)國(guó)家標(biāo)準(zhǔn)和技術(shù)研究院(National Institute of Standards and Technology, NIST)聯(lián)邦信息處理標(biāo)準(zhǔn)(FIPS) 140-2的操作模式，它定義用于加密保護(hù)以恒定長(zhǎng)度分塊存儲(chǔ)的數(shù)據(jù)的體系結(jié)構(gòu)的元素。在其它實(shí)施例中，每個(gè)高速緩存行(CL)的內(nèi)容是明文(未加密)。
[0028]XTS-AES操作模式應(yīng)用于除數(shù)據(jù)流的最后數(shù)據(jù)單元可小于其它單元外分成連續(xù)的相等大小數(shù)據(jù)單元的數(shù)據(jù)流的加密。每個(gè)數(shù)據(jù)單元具有在密鑰范圍內(nèi)128或更多數(shù)據(jù)比特。密鑰范圍是分成相等大小的數(shù)據(jù)單元的、通過(guò)特定密鑰加密的數(shù)據(jù)。密鑰范圍由三個(gè)非負(fù)整數(shù)識(shí)別:對(duì)應(yīng)于第一數(shù)據(jù)單元的調(diào)整值、數(shù)據(jù)單元大小和數(shù)據(jù)的長(zhǎng)度。調(diào)整值是用于表示在使用XTS-AES加密或解密的數(shù)據(jù)流中數(shù)據(jù)的邏輯位置的128比特值。每個(gè)數(shù)據(jù)單元指派有為非負(fù)整數(shù)的調(diào)整值。從任意非負(fù)整數(shù)開(kāi)始，連續(xù)指派調(diào)整值。
[0029]XTS-AES操作模式是“可調(diào)整窄分塊加密”，并且是用于磁盤加密的標(biāo)準(zhǔn)模式(靜態(tài)數(shù)據(jù)(data-at-rest)加密)。它能夠被視為在電子碼書(ECB)模式中的加密，其中，加密使用根據(jù)其“索引”位置修改數(shù)據(jù)分塊的加密的調(diào)整值(調(diào)整)。在ECB模式中，通過(guò)分塊密碼獨(dú)立加密每個(gè)明文分塊。對(duì)于磁盤加密，在XTS-AES操作模式中，調(diào)整用于將加密綁定到被加密的磁盤驅(qū)動(dòng)器(存儲(chǔ)媒體)上的扇區(qū)。
[0030]在一實(shí)施例中，存儲(chǔ)器加密單元(控制器)使用XTS-AES操作模式將加密綁定到已處理數(shù)據(jù)分塊的(物理)存儲(chǔ)器地址。使用AES-XTS在很大程度上有助于防止能夠物理操縱加密的存儲(chǔ)器映像并且通過(guò)交換加密分塊的位置或者通過(guò)將加密的分塊重寫為其它加密的分塊而進(jìn)行攻擊的攻擊者。由于AES-XTS調(diào)整隨物理存儲(chǔ)器地址而變化，因此，此類攻擊變得相當(dāng)于由攻擊者誘發(fā)不可預(yù)測(cè)和不可控制的隨機(jī)更改的更弱得多的攻擊。換而言之，攻擊者從交換/重寫所獲不會(huì)多于攻擊者從“盲目”更改存儲(chǔ)器能夠得到的收獲。
[0031]在用于磁盤加密的標(biāo)準(zhǔn)XTS模式中，通過(guò)先生成調(diào)整值，然后使用調(diào)整值從明文生成密文，執(zhí)行其索引在單元(U)中為(j)的數(shù)據(jù)分塊P的AES-XTS。
[0032]例如，使用在分塊標(biāo)識(shí)符(單元(U)上的16字節(jié)密鑰值(Kl)，在該單元(U)中單元的位置(j))和如下所示多項(xiàng)式(Poly) x128+x7+x2+x+l，生成的調(diào)整值(X):
【權(quán)利要求】
1.一種方法，包括: 由處理器生成用于與應(yīng)用相關(guān)聯(lián)的數(shù)據(jù)分塊的消息驗(yàn)證碼(MAC)； 在處理器中提供多個(gè)計(jì)數(shù)器，每個(gè)計(jì)數(shù)器與存儲(chǔ)器中多個(gè)MAC高速緩存行之一相關(guān)聯(lián)； 由所述處理器將所述MAC加密，所述MAC使用調(diào)整來(lái)加密，所述調(diào)整包括用于所述MAC高速緩存行的高速緩存行標(biāo)識(shí)符以存儲(chǔ)所述MAC和從與所述MAC高速緩存行相關(guān)聯(lián)的計(jì)數(shù)器讀取的時(shí)間戳值； 由所述處理器在所述存儲(chǔ)器的高速緩存行中存儲(chǔ)所述數(shù)據(jù)分塊；以及由所述處理器在所述存儲(chǔ)器中MAC高速緩存行中存儲(chǔ)所述MAC，所述存儲(chǔ)器與所述處理器分開(kāi)。
2.如權(quán)利要求1所述的方法，其中所述應(yīng)用是安全應(yīng)用，所述數(shù)據(jù)分塊由所述處理器加密，并且所加密的數(shù)據(jù)分塊由所述處理器在存儲(chǔ)器的所述高速緩存行中存儲(chǔ)。
3.如權(quán)利要求1所述的方法，其中所述調(diào)整是帶有調(diào)整和密文竊取(XTS)-高級(jí)加密標(biāo)準(zhǔn)(AES)調(diào)整的XEX加密模式。
4.如權(quán)利要求1所述的方法，其中所述調(diào)整是LRW調(diào)整。
5.如權(quán)利要求1所述的方法，其中所述MAC高速緩存行是在所述存儲(chǔ)器的受保護(hù)區(qū)域中。
6.如權(quán)利要求1所述的方法，其中所述高速緩存行是在所述存儲(chǔ)器的重放受保護(hù)區(qū)域中。
7.如權(quán)利要求1所述的方法，其中所述MAC具有32比特，所述MAC高速緩存行具有512比特，以及所述高速緩存行具有512比特。
8.—種設(shè)備,包括: 多個(gè)計(jì)數(shù)器，每個(gè)計(jì)數(shù)器與外部存儲(chǔ)器中多個(gè)MAC高速緩存行之一相關(guān)聯(lián)；以及邏輯，所述邏輯生成用于與所述外部存儲(chǔ)器中存儲(chǔ)的應(yīng)用相關(guān)聯(lián)的數(shù)據(jù)分塊的消息驗(yàn)證碼(MAC)，所述邏輯將所述MAC加密，所述MAC使用調(diào)整來(lái)加密，所述調(diào)整包括用于所述MAC高速緩存行的高速緩存行標(biāo)識(shí)符以存儲(chǔ)所述MAC和從與所述MAC高速緩存行相關(guān)聯(lián)的所述計(jì)數(shù)器讀取的時(shí)間戳值，所述邏輯在所述外部存儲(chǔ)器的高速緩存行中存儲(chǔ)所述數(shù)據(jù)分塊以及在所述外部存儲(chǔ)器中的MAC高速緩存行中存儲(chǔ)所述MAC。
9.如權(quán)利要求8所述的設(shè)備，其中所述應(yīng)用是安全應(yīng)用，所述數(shù)據(jù)分塊由所述處理器加密，并且所加密的數(shù)據(jù)分塊由所述處理器在存儲(chǔ)器的高速緩存行中存儲(chǔ)。
10.如權(quán)利要求8所述的設(shè)備，其中所述調(diào)整是帶有調(diào)整和密文竊取(XTS)-高級(jí)加密標(biāo)準(zhǔn)(AES)調(diào)整的XEX加密模式。
11.如權(quán)利要求8所述的設(shè)備，其中所述調(diào)整是LRW調(diào)整。
12.如權(quán)利要求8所述的設(shè)備，其中所述MAC高速緩存行是在所述外部存儲(chǔ)器的受保護(hù)區(qū)域中。
13.如權(quán)利要求8所述的設(shè)備，其中所述高速緩存行是在所述外部存儲(chǔ)器的重放受保護(hù)區(qū)域中。
14.如權(quán)利要求8所述的設(shè)備 ，其中所述MAC具有32比特，所述MAC高速緩存行具有512比特，以及所述高速緩存行具有512比特。
15.一種包括具有相關(guān)聯(lián)信息的機(jī)器可存取媒體的制品，其中所述信息在被存取時(shí)促使機(jī)器執(zhí)行以下操作:
由處理器生成用于與應(yīng)用相關(guān)聯(lián)的數(shù)據(jù)分塊的消息驗(yàn)證碼(MAC)； 在處理器中提供多個(gè)計(jì)數(shù)器，每個(gè)計(jì)數(shù)器與存儲(chǔ)器中多個(gè)MAC高速緩存行之一相關(guān)聯(lián)； 由所述處理器將所述MAC加密，所述MAC使用調(diào)整來(lái)加密，所述調(diào)整包括用于所述MAC高速緩存行的高速緩存行標(biāo)識(shí)符以存儲(chǔ)所述MAC和從與所述MAC高速緩存行相關(guān)聯(lián)的計(jì)數(shù)器讀取的時(shí)間戳值； 由所述處理器在所述存儲(chǔ)器的高速緩存行中存儲(chǔ)所述數(shù)據(jù)分塊；以及由所述處理器在所述存儲(chǔ)器中的MAC高速緩存行中存儲(chǔ)所述MAC，所述存儲(chǔ)器與所述處理器分開(kāi)，所述數(shù)據(jù)分塊由所述處理器加密，并且所加密的數(shù)據(jù)分塊由所述處理器在存儲(chǔ)器的高速緩存行中存儲(chǔ)。
16.如權(quán)利要求15所述的制品，其中所述應(yīng)用是安全應(yīng)用。
17.如權(quán)利要求15所述的制品，其中所述調(diào)整是帶有調(diào)整和密文竊取(XTS)-高級(jí)加密標(biāo)準(zhǔn)(AES)調(diào)整的XEX加密模式。
18.如權(quán)利要求15所述的制品，其中所述調(diào)整是LRW調(diào)整。
19.一種系統(tǒng),包括: 存儲(chǔ)應(yīng)用的海量存儲(chǔ)裝置；以及 處理器，包括: 多個(gè)計(jì)數(shù)器，每個(gè)計(jì)數(shù)器與外部存儲(chǔ)器中多個(gè)MAC高速緩存行之一相關(guān)聯(lián)；以及邏輯，所述邏輯生成用于與所述外部存儲(chǔ)器中存儲(chǔ)的應(yīng)用相關(guān)聯(lián)的數(shù)據(jù)分塊的消息驗(yàn)證碼(MAC)，所述邏輯將所述MAC加密，所述MAC使用調(diào)整來(lái)加密，所述調(diào)整包括用于所述MAC高速緩存行的高速緩存行標(biāo)識(shí)符以存儲(chǔ)所述MAC和從與所述MAC高速緩存行相關(guān)聯(lián)的計(jì)數(shù)器讀取的時(shí)間戳值，所述邏輯在所述外部存儲(chǔ)器的高速緩存行中存儲(chǔ)所述數(shù)據(jù)分塊以及在所述外部存儲(chǔ)器中的MAC高速緩存行中存儲(chǔ)所述MAC。
20.如權(quán)利要求19所述的系統(tǒng)，其中所述調(diào)整是帶有調(diào)整和密文竊取(XTS)-高級(jí)加密標(biāo)準(zhǔn)(AES)調(diào)整的XEX加密模式。
【文檔編號(hào)】G06F21/78GK103620617SQ201180071957
【公開(kāi)日】2014年3月5日 申請(qǐng)日期:2011年6月29日 優(yōu)先權(quán)日:2011年6月29日
【發(fā)明者】S.蓋倫, U.薩瓦高恩卡, F.X.麥基恩, C.V.羅扎斯, D.M.杜爾罕, J.多克, O.穆拉, I.安娜蒂, Z.格林菲爾德, M.毛爾 申請(qǐng)人:英特爾公司