信息處理裝置和調(diào)度方法
【專利摘要】具有：至少一個存取部（3），其發(fā)行針對存儲器（10）的存儲器存取請求；調(diào)停部（4），其對從所述存取部（3）發(fā)行的存儲器存取請求進行調(diào)停；管理部（8），其使與所述調(diào)停部（4）的調(diào)停結(jié)果對應(yīng)的作為存儲器存取請求的發(fā)行源的存取部（3）執(zhí)行針對所述存儲器（10）的存儲器存?。惶幚聿浚?），其經(jīng)由至少一個高速緩沖存儲器（22）進行針對所述存儲器（10）的存取；以及時機調(diào)整部（5），其在預(yù)先設(shè)定的保留時間的期間內(nèi)，保留由所述存取部（3）發(fā)行的所述存儲器存取請求涉及的處理，另一方面，在所述保留時間期滿前，所述處理部（2）中的所述至少一個高速緩沖存儲器（22）的電源成為斷開的情況下，解除所述存儲器存取請求涉及的處理的保留。
【專利說明】信息處理裝置和調(diào)度方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及具有發(fā)行存儲器存取請求的設(shè)備的信息處理裝置和存儲器存取請求涉及的處理的調(diào)度方法。
【背景技術(shù)】
[0002]在服務(wù)器、個人計算機(PC !Personal Computer)等所謂的計算機系統(tǒng)中，存在被稱為DMA(Direct Memory Access:直接存儲器存取)的系統(tǒng)總線的使用方法。DMA是指，針對通常由CPU (Central Processing Unit:中央處理單元)進行的系統(tǒng)總線的使用，還允許CPU以外的設(shè)備(總線主控器)進行使用。此外，在具有多個CPU (或CPU內(nèi)核)的多處理器系統(tǒng)中，設(shè)計成多個CPU互相協(xié)調(diào)而進行系統(tǒng)總線的使用。
[0003]另外，將存在多個允許系統(tǒng)總線的使用的設(shè)備(包含CPU)的系統(tǒng)稱作多主系統(tǒng)，將在多主系統(tǒng)中使用的總線稱作多主總線。
[0004]在多主系統(tǒng)中，能夠在某個時機使用總線的是包含CPU的一個設(shè)備。因此，多主系統(tǒng)具有調(diào)停電路(總線仲裁器)，當(dāng)在某個時機從多個設(shè)備發(fā)行了 DMA請求時，該調(diào)停電路對所發(fā)行的DMA請求進行調(diào)停，對 某一個設(shè)備提供DMA許可。
[0005]圖14是示出具有發(fā)行DMA請求的設(shè)備的計算機系統(tǒng)(多主系統(tǒng))100的結(jié)構(gòu)例的圖，圖15是示出計算機系統(tǒng)100中的進行DMA請求的調(diào)停的總線仲裁器400的結(jié)構(gòu)例的圖。
[0006]在圖14所示的例中，在計算機系統(tǒng)100中作為DMA要因的設(shè)備是與USB(Universal Serial Bus:通用串行總線)或 SATA (Serial Advanced TechnologyAttachment:串行高級技術(shù)附件)的接口對應(yīng)的未圖示的HDD (Hard Disk Drive:硬盤驅(qū)動器)。計算機系統(tǒng)100具有USB的主機控制器(UHCI !Universal Host ControllerInterface:通用主機控制器接口)、SATA 的主機控制器(AHCI !Advanced Host ControllerInterface:高級主機控制器接口)，作為用于將這些設(shè)備與系統(tǒng)總線600連接的控制器。
[0007]這些主機控制器構(gòu)成為PCI設(shè)備300-1~300-3，與作為系統(tǒng)總線600的PCI總線連接。由PCI設(shè)備300-1~300-3產(chǎn)生的DMA請求被依據(jù)PCI總線規(guī)格的總線仲裁器400調(diào)停，并作為對于總線仲裁器820的向主存儲器1000的存取請求(DMA請求)進行發(fā)行。
[0008]具體而言，如圖14所示，作為DMA請求的發(fā)行源發(fā)揮作用的PCI設(shè)備(多個總線主設(shè)備)300-1~300-3對總線仲裁器400發(fā)行由虛線箭頭A~C示出的DMA請求(對于主存儲器1000的存取請求)。
[0009]如圖15所示，在總線仲裁器400中，通過同步化處理部410調(diào)整DMA請求A~C的輸入時機。此外，接收到DMA請求A~C的調(diào)停處理部420經(jīng)由總線橋700對上位的總線(主機總線810)側(cè)的總線仲裁器820發(fā)行DMA請求D，要求主機總線810使用的許可。在總線仲裁器820中，根據(jù)主機總線810的使用狀態(tài)，判定是否針對DMA請求使用主機總線810。當(dāng)由總線仲裁器820下達主機總線810的使用許可，并發(fā)送DMA許可信號E時，在總線仲裁器400中，通過調(diào)停處理部420對DMA請求進行調(diào)停(選擇)，通過同步化處理部430調(diào)整輸出時機。然后，從總線仲裁器400向與被選擇的(被受理的)DMA請求對應(yīng)的PCI設(shè)備300-1~300-3輸出DMA許可(輸出信號；參照圖14和圖15的V~C')。接收到該輸出信號Ai~Ci的設(shè)備(PCI設(shè)備300-1~300-3中的任意一個)獲得主機總線810的使用權(quán)。
[0010]這里，通過總線主控器與希望存取的存儲器地址一起發(fā)送示出其存取的種類(讀出、寫入等)的總線命令，由此進行主機總線810的使用。即，與CPU使用主機總線810讀寫設(shè)備的數(shù)據(jù)的動作同樣地進行基于總線主控器的主機總線810的使用。
[0011]另外，在PCI總線規(guī)格擴大的過程中，關(guān)于DMA動作與系統(tǒng)的整體性能之間的關(guān)系的研究和啟蒙得到發(fā)展，已知在系統(tǒng)中碎片化地進行DMA請求會降低系統(tǒng)整體的效率。SP，由于總線主控器所執(zhí)行的DMA，針對主存儲器1000所讀寫的數(shù)據(jù)量增加(例如約數(shù)K字節(jié)~數(shù)M字節(jié))。因此，當(dāng)在計算機系統(tǒng)100中對DMA請求碎片化地(例如每幾個字節(jié))提供存取許可時，由于重復(fù)進行DMA請求的發(fā)行和許可，因此使系統(tǒng)整體的處理效率降低。
[0012]由于這樣的理由等，在總線仲裁器400中，進行了更快地與DMA請求對應(yīng)的設(shè)計。
[0013]然而，伴隨近年來的計算機系統(tǒng)的處理速度的高速化，有時在CPU中搭載大容量的高速緩沖存儲器(Cache Memory ;以下稱作CM) 220。要求搭載這樣的CPU的多主系統(tǒng)具有總線窺探功能。
[0014]在CM220中，數(shù)據(jù)和表示該數(shù)據(jù)位于主存儲器1000的何處的地址信息成組地存儲。在總線上的各設(shè)備使用主機總線810對主存儲器1000進行寫入動作時，為了保存主存儲器1000與CM220之間的一致性，還需要將經(jīng)由存儲控制器900寫入到主存儲器1000的數(shù)據(jù)反映到CPU的CM220中。
[0015]總線窺探是指，主機總線810上的各設(shè)備對總線動作進行監(jiān)視，針對在主機總線810上傳輸?shù)拇鎯ζ鞯刂?000，檢測是否在自身具有的CM220中存在與其相符的地址信息。當(dāng)從自身具有的CM220中檢測到與在主機總線810上傳輸?shù)拇鎯ζ鞯刂废喾牡刂沸畔r，主機總線810上的各設(shè)備根據(jù)該地址信息進行CM220的更新等的動作。這樣，各設(shè)備在每次進行存取動作時都對在主機總線810上傳輸?shù)拇鎯ζ鞯刂泛臀挥贑M220中的全部地址信息進行比較。
[0016]接著，說明對具有CM220的CPU的電力控制。
[0017]由OS (Operating System:操作系統(tǒng))管理通過CPU執(zhí)行的任務(wù),在沒有要執(zhí)行的任務(wù)時(空閑狀態(tài)時)，OS通過停止CPU或切斷電源來抑制CPU中的無用的電力消耗。例如，在CPU具有回寫方式的CM220的情況下，在通過OS切斷電源之前，CPU進行將存儲在CM220中的數(shù)據(jù)反映到主存儲器1000中的處理。
[0018]該CPU進行的反映處理是如下進行的:從CM220檢索與主存儲器1000的內(nèi)容存在不同的部分，將存在不同的部分的數(shù)據(jù)寫入主存儲器1000。在該反映處理需要與CM220的大小和存儲器的性能對應(yīng)的時間。近年來，還出現(xiàn)具有6M字節(jié)左右的容量的CM220的CPU，有時僅需幾毫秒就能夠通過CPU的反映處理將CM220的內(nèi)容全部寫入主存儲器1000。
[0019]另外，在進行這樣的電力控制的計算機系統(tǒng)中具有如下硬件:該硬件在切斷CPU的電源后，以進行新任務(wù)的執(zhí)行時發(fā)生的中斷(IRQ !Interrupt Request:中斷請求)為觸發(fā)，自動地接通CPU和CM220的電源。
[0020]接著，參照圖16來說明對CPU的電力控制的步驟。
[0021]圖16是說明OS的空閑狀態(tài)下的、對具有CM220的CPU的電力控制的一例的流程圖。
[0022]首先，通過OS開始每個CPU (CPU內(nèi)核210)所具有的電源切斷計時器的初始化和計數(shù)(步驟SI)，并且，針對每個CPU判斷所分配的系統(tǒng)(或任務(wù))是否是空閑中(步驟S2)。
[0023]當(dāng)系統(tǒng)并非空閑中時，即是執(zhí)行中時(步驟S2的“否”路徑)，在系統(tǒng)成為空閑中之前，例如每隔規(guī)定的時間執(zhí)行步驟SI和S2的處理。另一方面，當(dāng)系統(tǒng)是空閑中時(步驟S2的“是”路徑)，通過OS對每個與空閑中的系統(tǒng)(或任務(wù))對應(yīng)的CPU (內(nèi)核210)判斷電源切斷計時器是否已經(jīng)期滿(步驟S3)。
[0024]在電源切斷計時器未期滿的情況下(步驟S3的“否”路徑)，轉(zhuǎn)移到步驟S2的處理。另一方面，在電源切斷計時器已經(jīng)期滿的情況下(步驟S3的“是”路徑)，將該CPU具有的CM220的內(nèi)容輸出到主存儲器1000中(步驟S4)。然后，通過OS切斷包含CM220的CPU的電源(步驟S5)。
[0025]接著，當(dāng)通過檢測IRQ的硬件判斷為發(fā)生了 IRQ時(步驟S6的“是”路徑)，接通CPU和CM220的電源(步驟S7)，進行基于CPU的系統(tǒng)所涉及的處理和總線窺探處理。此外，在步驟S7中進行了對CPU的電源接通后，轉(zhuǎn)移到步驟SI的處理。另外，在發(fā)生IRQ之前，維持CPU和CM220的電源切斷(步驟S6和步驟S6的“否”路徑)。
[0026]通過這樣的處理進行CPU的電力控制。
[0027]另外，作為關(guān)聯(lián)的技術(shù)，存在以下技術(shù):為了有效地進行數(shù)據(jù)傳送，并且不獨占總線而實現(xiàn)DMA方式下的數(shù)據(jù)傳送，DMA 單元控制部在被從CPU提供ON狀態(tài)的DMA傳送請求信號的期間內(nèi)，根據(jù)DMA動作允許信號的狀態(tài)，對CPU請求系統(tǒng)總線的使用權(quán)，或者向CPU開放系統(tǒng)總線的使用權(quán)。
[0028]此外，作為關(guān)聯(lián)的其他技術(shù)，存在以下技術(shù):僅在必要的期間，在進行DMA傳送的時機通過傳送控制部的指令從時鐘生成部向睡眠中的CPU和存儲器提供高速的時鐘，執(zhí)行統(tǒng)一地進行DMA的時鐘控制，由此實現(xiàn)低耗電。
[0029]現(xiàn)有技術(shù)文獻
[0030]專利文獻
[0031]【專利文獻I】日本特開2000-90045號公報
[0032]【專利文獻2】日本特開2005-190332號公報

【發(fā)明內(nèi)容】

[0033]發(fā)明要解決的問題
[0034]伴隨CM的大容量化，在總線窺探處理中，由CPU進行比較的地址信息也增大。
[0035]由于CM是為了高速地進行CPU與主存儲器之間的數(shù)據(jù)交換而設(shè)置的，因此，根據(jù)處理時間的增大的觀點，不優(yōu)選每次在主機總線上傳輸數(shù)據(jù)時由CPU通過總線窺探處理對地址信息依次進行比較。因此，例如還考慮具有必要數(shù)量的比較器，使其同時地執(zhí)行比較動作，但是，會消耗與比較器的數(shù)量相應(yīng)的電力。該消耗電力根據(jù)CM的容量和緩存方式等而變化，但是，近年來，CM的大容量化、高速化得到發(fā)展，還出現(xiàn)CM使用CPU所消耗的電力的40%左右的電力的例子。
[0036]然而，近年來，雖然CPU具有用于電力控制的功能，但是抑制CM的電力消耗是困難的。這是因為，即使在CPU停止動作而能夠降低電力消耗的情況下，只要其他的總線主控器正在使用主機總線，就需要至少將CM的部分設(shè)為工作狀態(tài)，以進行總線窺探。
[0037]為了消減CM的消耗電力，在將CM的內(nèi)容清空后停止緩存動作。但是，如上所述，清空CM的負擔(dān)較大，特別是在使用回寫方式的CM的情況下，需要相應(yīng)的時間和電力。此外，在CM未進行動作的狀態(tài)(電源切斷的狀態(tài))下，即便使CPU進行動作，也難以發(fā)揮出真正的性能，為了重新開始CPU的動作，CM也要返回工作狀態(tài)。
[0038]這樣，由于CM在停止/工作狀態(tài)間的狀態(tài)轉(zhuǎn)變中也耗費時間和電力，因此當(dāng)轉(zhuǎn)變的頻度上升時，消耗電力有時反而增加。轉(zhuǎn)變的頻度根據(jù)對DMA請求或中斷處理進行請求的設(shè)備而變化，并且還根據(jù)存儲器性能而變化。此外，設(shè)備在到受理DMA請求或中斷處理的請求為止的時間變長時，還存在性能降低、或最差時無法繼續(xù)動作的情況。因此，以往，計算機系統(tǒng)(主機總線等)大多被設(shè)計成盡量快速地響應(yīng)來自各設(shè)備的中斷請求，以抑制處理速度的下降，存在電力消耗的削減沒有進展的問題。
[0039]如以上那樣，在多主系統(tǒng)中發(fā)生了 DMA的情況下，通過CPU進行總線窺探處理，存在CPU (CM)的消耗電力增加的問題。
[0040]此外，在通過OS切斷了 CPU的電源的狀態(tài)下發(fā)生了 DMA的情況下，接通CPU (CM)的電源，CM從停止?fàn)顟B(tài)轉(zhuǎn)變?yōu)楣ぷ鳡顟B(tài)，其結(jié)果是，存在處理時間和消耗電力增加的問題。
[0041]鑒于上述情況，本發(fā)明的目的之一是，在信息處理裝置中，降低發(fā)生如DMA的存儲器存取時的消耗電力。
[0042]另外，不限于所述目的，還可以將得到以下的作用效果作為本發(fā)明的另一個目的，該作用效果是通過示出用于實施后述發(fā)明的方式的各結(jié)構(gòu)而得到的作用效果，并且是無法通過現(xiàn)有技術(shù)得到的作用效果。
[0043]用于解決問題的手段
[0044]本發(fā)明的信息處理裝置具有:至少一個存取部，其發(fā)行針對存儲器的存儲器存取請求；調(diào)停部，其對從所述存取部發(fā)行的存儲器存取請求進行調(diào)停；管理部，其使與所述調(diào)停部的調(diào)停結(jié)果對應(yīng)的作為存儲器存取請求的發(fā)行源的存取部執(zhí)行針對所述存儲器的存儲器存取；處理部，其經(jīng)由至少一個高速緩沖存儲器進行針對所述存儲器的存??；以及時機調(diào)整部，其在預(yù)先設(shè)定的保留時間的期間內(nèi)，保留由所述存取部發(fā)行的所述存儲器存取請求涉及的處理，另一方面，在所述保留時間期滿前，在所述處理部中的所述至少一個高速緩沖存儲器的電源成為斷開的情況下，解除所述存儲器存取請求涉及的處理的保留。
[0045]此外，本發(fā)明的調(diào)度方法是信息處理裝置中的所述存儲器存取請求的調(diào)度方法，該信息處理裝置具有:至少一個存取部，其發(fā)行針對存儲器的存儲器存取請求；調(diào)停部，其對從所述存取部發(fā)行的存儲器存取請求進行調(diào)停；管理部，其使與所述調(diào)停部的調(diào)停結(jié)果對應(yīng)的作為存儲器存取請求的發(fā)行源的存取部執(zhí)行針對所述存儲器的存儲器存??；以及處理部，其經(jīng)由至少一個高速緩沖存儲器進行針對所述存儲器的存取，在該調(diào)度方法中，在預(yù)先設(shè)定的保留時間的期間內(nèi)，保留由所述存取部發(fā)行的所述存儲器存取請求涉及的處理，另一方面，在所述保留時間期滿前，在所述處理部中的所述至少一個高速緩沖存儲器的電源成為斷開的情況下，解除所述存儲器存取請求涉及的處理的保留。
[0046]發(fā)明的效果
[0047]根據(jù)公開的技術(shù)，在信息處理裝置中，能夠降低發(fā)生如DMA的存儲器存取時的消耗電力?！緦＠綀D】

【附圖說明】
[0048]圖1是示出作為一個實施方式的信息處理裝置的結(jié)構(gòu)例的圖。
[0049]圖2是示出本實施方式的信息處理裝置中的總線仲裁器的結(jié)構(gòu)例的圖。
[0050]圖3是說明本實施方式的TA的保留時間的設(shè)定處理的一例的圖。
[0051]圖4是說明本實施方式的信息處理裝置中的、從發(fā)生了 DMA請求起到將DMA請求被發(fā)送到管理部為止的處理的一例的流程圖。
[0052]圖5是說明本實施方式的信息處理裝置中的、從發(fā)生DMA請求起到執(zhí)行DMA為止的動作的時序圖。
[0053]圖6是示出作為本實施方式的第I變形例的信息處理裝置的結(jié)構(gòu)的圖。
[0054]圖7是說明本實施方式的第I變形例的TA的保留時間的設(shè)定處理的圖。
[0055]圖8是說明本實施方式的第I變形例的TA的保留處理的圖。
[0056]圖9是示出作為本實施方式的第2變形例的信息處理裝置的結(jié)構(gòu)的圖。
[0057]圖10是說明本實施方式的第2變形例的TA的保留時間的設(shè)定處理的圖。
[0058]圖11是說明本實施方式的第2變形例的信息處理裝置中的、從發(fā)生DMA請求起到將DMA請求發(fā)送到管理部為止的處理的流程圖。
[0059]圖12是示出對本實施方式的信息處理裝置的系統(tǒng)的應(yīng)用例的圖。
[0060]圖13是示出本實施方式的信息處理裝置的硬件結(jié)構(gòu)例的圖。
[0061]圖14是示出具有發(fā)行DMA請求的設(shè)備的計算機系統(tǒng)的結(jié)構(gòu)例的圖。
[0062]圖15是示出多主系統(tǒng)中的進行DMA請求的調(diào)停的總線仲裁器的結(jié)構(gòu)例的圖。
[0063]圖16是說明對具有CM的CPU的電力控制的一例的流程圖。
【具體實施方式】
[0064]下面參照附圖來說明實施方式。
[0065]〔I〕一個實施方式
[0066]〔 1-1〕信息處理裝置的結(jié)構(gòu)例
[0067]圖1是示出作為一個實施方式的信息處理裝置I的結(jié)構(gòu)例的圖，圖2是示出信息處理裝置I中的總線仲裁器4的結(jié)構(gòu)例的圖。
[0068]信息處理裝置I是服務(wù)器或PC等計算機系統(tǒng)(多主系統(tǒng))，其具有:具有CPU內(nèi)核21和CM22的至少一個(圖1所示的例中為一個)CPU (處理部)2 ;以及能夠執(zhí)行DMA的PCI設(shè)備3-1?3-3。此外，信息處理裝置I具有總線仲裁器4、時機調(diào)整器(Timing Adjuster ；以下稱作TA) 5-1?5-3、系統(tǒng)總線6、總線橋7、具有主機總線81和總線仲裁器82的管理部8、存儲控制器9、主存儲器10。
[0069]這里，在本實施方式的信息處理裝置I中，通過CPU2，針對在主機總線81上通過的地址信息和數(shù)據(jù)進行總線窺探處理。
[0070]此外，信息處理裝置I通過由CPU2執(zhí)行的OS，進行圖16所示的對CPU2的電力控制。即，在信息處理裝置I中，在系統(tǒng)(或任務(wù))為空閑中的情況下，通過OS切斷包含CM22的CPU2的電源。
[0071]CPU內(nèi)核21是進行各種控制和運算的處理裝置，通過執(zhí)行在PCI設(shè)備3-1?3_3和未圖示的ROM (Read Only Memory:只讀存儲器)等中存儲的程序來實現(xiàn)各種功能。
[0072]CM22保存在CPU內(nèi)核21和主存儲器10之間傳送的數(shù)據(jù)以及該數(shù)據(jù)的地址信息，CPU2經(jīng)由至少一個CM22進行對主存儲器10的存取。另外，本實施方式的CM22設(shè)為采用回
寫方式。
[0073]主存儲器(主存儲裝置；存儲器)10是暫時存儲各種數(shù)據(jù)、程序的存儲裝置，在CPU2執(zhí)行程序時，將數(shù)據(jù)、程序暫時存儲、展開來進行使用。另外，作為主存儲器10，例如可以舉出RAM (Random Access Memory:隨機存取存儲器)等易失性存儲器。
[0074]存儲控制器9根據(jù)CPU2和作為總線主控器的PCI設(shè)備3_1?3_3，控制對主存儲器10的存取等。
[0075]PCI設(shè)備3-1?3-3是分別與系統(tǒng)總線6連接的UHCI或AHCI等主機控制器，通過USB或SATA等接口連接未圖示的HDD等存儲裝置等。該HDD等保存數(shù)據(jù)和程序，由CPU2進行存取，并且構(gòu)成為對主存儲器10的DMA要因。
[0076]此外，PCI設(shè)備3-1?3-3 (在以下的說明中，在不區(qū)分PCI設(shè)備3_1?3_3的情況下僅由標(biāo)號3示出)發(fā)行對主存儲器10的DMA請求(存儲器存取請求)A?C，作為總線主控器(DMA請求的發(fā)行源；存取部)發(fā)揮作用。
[0077]總線仲裁器(調(diào)停部)4對從PCI設(shè)備3發(fā)行的DMA請求A?C進行調(diào)停，如圖2所例示的那樣，與上述的總線仲裁器400同樣，具有同步化處理部41、43和調(diào)停處理部42。
[0078]此外，總線仲裁器4具有與后述的TA5-1?5_3對應(yīng)的寄存器44_1?44_3。
[0079]同步化處理部41對從PCI設(shè)備3-1?3_3發(fā)行的DMA請求A?C的輸入時機進行調(diào)整，同步化處理部43對示出總線仲裁器4的仲裁(調(diào)停)的結(jié)果的DMA許可(存儲器存取許可；輸出信號)A'?C1的輸出時機進行調(diào)整。
[0080]調(diào)停處理部42針對由同步化處理部41調(diào)整了輸入時機后的DMA請求A?C進行調(diào)停，受理任意一個DMA請求，并且，輸出與受理的DMA請求對應(yīng)的輸出信號(A'?Ci中的任意一個)。輸入了該輸出信號A'?C'的PCI設(shè)備3獲得主機總線81的使用權(quán)，執(zhí)行DMA。
[0081]另外，調(diào)停處理部42針對所輸入的DMA請求A?C，進行與預(yù)先設(shè)定的調(diào)停條件對應(yīng)的調(diào)停。作為調(diào)停條件，例如可以舉出在發(fā)行了 DMA請求的設(shè)備間的優(yōu)先順序、先到順序(以早為先)、概率方差等條件。
[0082]此外,調(diào)停處理部42在被輸入DMA請求A?C后，經(jīng)由總線橋7對管理部8(作為上位總線的主機總線81側(cè)的總線仲裁器82)發(fā)行DMA請求D。調(diào)停處理部42在從管理部8接收到對DMA請求D的DMA許可信號E后,執(zhí)行所輸入的DMA請求A?C的調(diào)停處理。
[0083]主機總線81是在CPU2、未圖示的其他設(shè)備、存儲控制器9以及總線橋7之間進行數(shù)據(jù)等的傳輸?shù)目偩€，CPU內(nèi)核21經(jīng)由主機總線81進行對CM22或存儲控制器9的存取。此外，主機總線81對通過DMA在PCI設(shè)備3和主存儲器10 (存儲控制器9)之間收發(fā)的地址信息和數(shù)據(jù)進行傳輸。
[0084]總線仲裁器82對CPU2和未圖示的其他設(shè)備向主機總線81的存取進行調(diào)停。此夕卜，總線仲裁器82在被從總線仲裁器4輸入DMA請求D后，根據(jù)主機總線81的使用狀態(tài)，發(fā)送DMA許可信號E。
[0085]具體而言，管理部8 (總線仲裁器82)在從總線仲裁器4被輸入DMA請求D后，根據(jù)主機總線81的使用狀態(tài)，判斷是否使DMA發(fā)行源使用主機總線81，即判斷是否許可對主存儲器10的存取。然后，管理部8在針對DMA請求D許可使用主機總線81的對主存儲器10的存取的情況下，發(fā)送(有效化；斷言)DMA許可信號E。另外，作為管理部8提供主機總線81的使用許可的情況，例如可以舉出主機總線81未被CPU2或其他設(shè)備使用的情況等。
[0086]通過DMA許可信號E而被管理部8許可了對主存儲器10的存取的總線仲裁器4，對與調(diào)停結(jié)果對應(yīng)的PCI設(shè)備3發(fā)行DMA許可(輸出信號)，接收到輸出信號的PCI設(shè)備3根據(jù)所發(fā)行的輸出信號，執(zhí)行對主存儲器10的存儲器存取。
[0087]通過上述的動作，管理部8針對與總線仲裁器4的調(diào)停結(jié)果對應(yīng)的作為DMA請求的發(fā)行源的PCI設(shè)備3，使其執(zhí)行對主存儲器10的DMA (存儲器存取)。
[0088]另外，通過管理部8和總線仲裁器4而被提供了主機總線81的使用許可的PCI設(shè)備3，在通過主機總線81的使用來進行寫入存取的情況下，將應(yīng)該寫入的數(shù)據(jù)發(fā)送到系統(tǒng)總線6。另一方面，在通過主機總線81的使用來進行讀出存取的情況下，PCI設(shè)備3等待所讀出的數(shù)據(jù)被從主存儲器10發(fā)送到系統(tǒng)總線6上，對該數(shù)據(jù)進行接收。
[0089]系統(tǒng)總線6是傳輸從PCI設(shè)備3發(fā)行的DMA請求A?C所涉及的存取目的地的地址和被讀寫數(shù)據(jù)等的總線，例如是pci總線。
[0090]總線橋7是在系統(tǒng)總線6 (和總線仲裁器4)、主機總線81 (和總線仲裁器82)之間彼此交換總線周期的設(shè)備。
[0091]此外，總線橋7檢測通過基于OS的電源控制而切斷了 CPU2的電源的情況。
[0092]具體而言，總線橋7構(gòu)成為，從管理CPU2的電源的未圖示的電源電路中取得(或被通知)CPU2中的至少CM22的電源狀態(tài)。即，在通過基于OS的CPU2的電力控制而切斷了提供到CPU2的電力、至少一個CM22成為電源切斷的情況下，總線橋7能夠從電源電路中取得(或被通知)至少一個CM22是電源切斷的狀態(tài)的信息。
[0093]TA (時機調(diào)整部)5-1?5-3 (以下的說明中，在不區(qū)分TA5-1?5_3的情況下僅由標(biāo)號5進行示出)在預(yù)先設(shè)定的保留時間的期間內(nèi)，保留由PCI設(shè)備3發(fā)行的DMA請求A?C的處理。
[0094]另外，圖1和圖2所示的TA5-1?5_3分別被每個PCI設(shè)備3所具有。此外，如圖2所示，TA5-1?5-3與PCI設(shè)備3對應(yīng)地具有用于指定DMA的保留時間的計時器5_la?5~3a0
[0095]另外，本實施方式中的信息處理裝置I具有多個具備一個計時器的TA5，但不限于此，也可以具有I個具備多個計時器5-la?5-3a的TA5。另外，在圖2中，用一個模塊示出TA5。
[0096]這里，DMA請求所涉及的處理是指，在圖1和圖2所示的例中，從PCI設(shè)備3向總線仲裁器4發(fā)行DMA請求A?C。即，在圖1和圖2所示的例中，TA5在預(yù)先設(shè)定的保留時間的期間內(nèi)，保留從分別對應(yīng)的PCI設(shè)備3發(fā)行的DMA請求A?C。
[0097]〔1-2〕TA 的說明
[0098]如上所述，CPU2在發(fā)生PCI設(shè)備3的DMA動作時，進行CM22的總線窺探處理。換言之，如果在CPU2的電源被切斷的期間內(nèi)進行PCI設(shè)備的DMA動作，則不需要CM22的總線窺探處理。一次停止后的CPU2 (和CM22)僅響應(yīng)于主機總線81的使用請求即可，不需要進行總線窺探動作，因為CM22的存儲區(qū)域由于電力切斷應(yīng)該已經(jīng)為空。[0099]這里，PCI設(shè)備3優(yōu)選與CPU2成為電源切斷的時機對應(yīng)地發(fā)行DMA請求A?C，但是，發(fā)行DMA請求A?C的時機根據(jù)各外圍設(shè)備和CPU2被不規(guī)則地決定，因此難以通過PCI設(shè)備3進行控制。
[0100]因此，本實施方式中的信息處理裝置I在總線仲裁器4的前級具有用于等待CPU2成為電源切斷的時機的TA5，在TA5中調(diào)節(jié)從PCI設(shè)備3發(fā)行的DMA請求A?C的發(fā)行時機。而且，通過TA5盡量使DMA請求A?C延遲，由此能夠提高所延遲的DMA請求A?C向總線仲裁器4的輸入適逢CPU2的電源切斷的時機的概率。
[0101]由此，本實施方式中的信息處理裝置I在成為CPU2的電源切斷的時機之前，通過TA5使DMA請求進行等待，由此，能夠抑制CPU2的總線窺探動作，能夠消減信息處理裝置I整體的消耗電力。
[0102]這里，存在有在TA5中將DMA請求A?C保留多久的時間的問題?？梢员Ａ羲l(fā)行的DMA請求A?C的最大保留時間(延遲極限時間)根據(jù)外圍設(shè)備(PCI設(shè)備3)和CPU2的不同而不同。但是，外圍設(shè)備應(yīng)該被設(shè)計為，在基于OS的CPU2的電力控制中，至少等待CPU2從電源切斷的狀態(tài)到被提供電源為止的狀態(tài)轉(zhuǎn)變所需要的時間也不會出現(xiàn)問題。
[0103]因此，優(yōu)選的是，根據(jù)在作為對應(yīng)的DMA請求的發(fā)行源的PCI設(shè)備3中允許延遲的延遲極限時間(最大保留時間)，來決定TA5中所設(shè)定的保留時間。
[0104]這樣，作為能夠使外圍設(shè)備的DMA請求延遲的要因之一，使PCI總線標(biāo)準化。在PCI總線中，為了提高使用效率，推薦對某一程度的區(qū)域總括地進行存取的突發(fā)存取。為了進行突發(fā)存取，要求在各設(shè)備中具有與在突發(fā)存取中傳送的數(shù)據(jù)量對應(yīng)的容量的緩沖區(qū)。而且，設(shè)備的緩沖區(qū)大容量化的結(jié)果是，能夠經(jīng)受較長等待時間的設(shè)備得到普及。雖然根據(jù)設(shè)備而存在差異，但是認為允許DMA請求的延遲的延遲極限時間有至少100 μ s左右的余量。
[0105]在本實施方式中，預(yù)先在各PCI設(shè)備3中登記最大保留時間，在TA5-1?5_3中設(shè)定對應(yīng)的PCI設(shè)備3的最大保留時間。
[0106]此外，信息處理裝置I也可以構(gòu)成為，每隔一定時間對CPU2發(fā)生中斷(IRQ)。在發(fā)生中斷的信息處理裝置I中，在系統(tǒng)為空閑狀態(tài)的情況下，在剛執(zhí)行了中斷處理后馬上切斷電源。由于由OS管理CPU2的工作時機，因此OS能夠知道到執(zhí)行下一中斷處理為止的時間。因此，TA5中所設(shè)定的保留時間可以設(shè)定為，從由PCI設(shè)備3發(fā)行DMA請求起，到下一中斷處理、即進行CPU2的電源切斷為止的時間。
[0107]另外，根據(jù)在信息處理裝置I的系統(tǒng)中所要求的性能，也可以將各TA5中設(shè)定的保留時間設(shè)為固定(一定)。
[0108]此外，也可以是，針對各PCI設(shè)備3設(shè)置對DMA請求涉及的處理被保留了多久的時間和是否發(fā)生了保留的結(jié)果錯誤等進行監(jiān)視的機構(gòu)，根據(jù)監(jiān)視結(jié)果，按照經(jīng)驗來決定TA5中所設(shè)定的保留時間。另外，在發(fā)生了保留DMA請求涉及的處理的結(jié)果錯誤的情況下，希望進行錯誤恢復(fù)，但是，關(guān)于錯誤處理和恢復(fù)處理，可以通過已知的各種方法進行，省略其詳細說明。
[0109]如上所述，本實施方式中的TA5在被輸入了 DMA請求A?C時，如果CPU2 (CM22)是通電狀態(tài)，則保留該DMA請求涉及的處理，另一方面，在保留時間期滿之前，CPU2中的至少一個CM22的電源成為斷開的情況下，解除DMA請求涉及的處理的保留。
[0110]此外，TA5在保留時間期滿的情況下，即在保留DMA請求的時間超過了最大保留時間的情況下，也解除DMA請求涉及的處理的保留。
[0111]另外，TA5在解除了所保留的來自PCI設(shè)備3的DMA請求的保留后，將該DMA請求輸入到總線仲裁器4。
[0112]另外，TA5通過從上述的總線橋7取得(或被通知)CPU2 (CM22)成為電源切斷的狀態(tài)，來對其進行檢測。
[0113]此外，當(dāng)發(fā)行了 DMA請求A?C時，CPU2(CM22)已經(jīng)是電源切斷的狀態(tài)的情況下，即在至少一個CM22的電源是斷開的期間內(nèi)，TA5抑制DMA請求涉及的處理的保留，將該DMA請求輸入到總線仲裁器4。S卩，信息處理裝置I針對DMA請求進行即時響應(yīng)。
[0114]此外，在TA5中保留了多個DMA請求涉及的處理的狀態(tài)下，CM22的電源成為斷開的情況下，TA5也可以構(gòu)成為，從保留時間未期滿的DMA請求中的、剩余保留時間少的DMA請求開始依次解除DMA請求涉及的處理的保留。此外，優(yōu)選的是，在TA5中所保留的DMA請求的保留時間已經(jīng)期滿的情況下，TA5從保留時間期滿的DMA請求開始依次解除DMA請求涉及的處理的保留。由此，能夠防止TA5中所保留的DMA請求涉及的處理的過大的延遲，能夠抑制在DMA請求的發(fā)行源無法繼續(xù)處理等對PCI設(shè)備3的影響。
[0115]接著，參照圖3來說明TA5的保留時間的設(shè)定處理。
[0116]圖3是說明TA5的保留時間的設(shè)定處理的一例的圖。
[0117]各PCI設(shè)備3中設(shè)定有以PCI規(guī)格來管理的廠商ID (VID ;Vendor ID)、以及各廠商所管理的設(shè)備ID (DID ；Device ID)。例如，如圖3所示，在作為PCI設(shè)備3_1和3_2的UHCI中設(shè)定了 “VID=8086，DID=1C26”，另一方面，在作為PCI設(shè)備3_3的AHCI中設(shè)定了“VID=8086，DID=1C03”。
[0118]在本實施方式中，由OS等使用這些VID和DID進行PCI設(shè)備3的識別，由此避免不同種設(shè)備間的重復(fù)，對同種的每個設(shè)備進行特性的管理。
[0119]圖3所示的保留時間數(shù)據(jù)庫(DB) 11例如被設(shè)定在與PCI設(shè)備3連接的HDD或未圖示的存儲器等的存儲區(qū)域中，保留時間數(shù)據(jù)庫(DB) 11具有保留時間表12。
[0120]保留時間表12是將每個VID和DID的組與最大保留時間關(guān)聯(lián)起來的表。圖3中例示的保留時間表12中，在“VID=8086，DID=1C26”的設(shè)備(UHCI)中設(shè)定了延遲極限時間(最大保留時間)“1ms”，在“VID=8086，DID=1C03”的設(shè)備(AHCI)中設(shè)定了延遲極限時間“500 μ S”。這些延遲極限時間是按照每個設(shè)備被要求的，通過OS預(yù)先從PCI設(shè)備3讀取并收集。
[0121]在信息處理裝置I起動時、或連接了 PCI設(shè)備3時(變更了外圍設(shè)備的連接結(jié)構(gòu)時)等，OS根據(jù)各設(shè)備的VID和DID，從保留時間表12中取得的信息處理裝置I中所安裝的各設(shè)備的特性(最大保留時間)。此外，OS將從保留時間表12中取得的各設(shè)備的最大保留時間設(shè)定在與各設(shè)備對應(yīng)的寄存器44-1?44-3 (在以下的說明中，在不區(qū)分寄存器44-1?44-3的情況下僅由標(biāo)號44進行示出)中。
[0122]總線仲裁器4的各寄存器44保存所設(shè)定的最大保留時間(保留時間)。然后，TA5-1?5-3從對應(yīng)的寄存器44-1?44-3中取得保留時間，根據(jù)取得的保留時間，進行DMA請求涉及的處理的保留。
[0123]這樣，總線仲裁器4具有的寄存器44根據(jù)PCI總線規(guī)格來設(shè)定用于調(diào)整DMA請求的發(fā)行時機的保留時間，并對其進行保存，由此，決定TA5中所設(shè)定的保留時間。另外，由于PCI的總線調(diào)停是中央集中管理方式，因此在本實施方式中，采用DMA請求發(fā)行的時機調(diào)整也在作為中央資源的總線仲裁器4中被集中管理的方式。由此，OS僅通過將每個PCI設(shè)備3的保留時間寫入總線仲裁器4的各寄存器44就能夠容易地進行設(shè)定。此外，如上所述，TA5-1?5-3能夠使用所設(shè)定的保留時間來單獨地控制計時器5-la?5_3a，能夠靈活地管理DMA請求涉及的處理的保留時間。
[0124]另外，TA5中所設(shè)定的保留時間不限于上述的方法，也可以通過其他方法進行設(shè)定。
[0125]〔1-3〕動作例
[0126]接著，說明如上所述構(gòu)成的本實施方式的信息處理裝置I中的、發(fā)生了 DMA請求A?C時的處理的一例。
[0127]首先，參照圖4來說明所發(fā)行的DMA請求A?C的處理的TA5進行的保留步驟。
[0128]圖4是說明本實施方式的信息處理裝置I中、從產(chǎn)生DMA請求A?C起到將DMA請求D發(fā)送到管理部8為止的處理的一例的流程圖。
[0129]另外，以下，設(shè)為通過OS預(yù)先從保留時間表12取得每個PCI設(shè)備3的最大保留時間并將其設(shè)定在總線仲裁器4的寄存器44中來進行說明。
[0130]在信息處理裝置I中，當(dāng)從PCI設(shè)備3發(fā)行DMA請求A?C并將其輸入到TA5時(步驟Sll的“是”路徑)，通過TA5判斷是否至少I個CM22的電源是斷開(步驟S12)。
[0131]在判斷為至少I個CM22的電源是斷開的情況下(步驟S12的“是”路徑)，通過TA5將所輸入的DMA請求A?C輸出到總線仲裁器4，通過總線仲裁器4進行該DMA請求的調(diào)停(步驟S17)。
[0132]另一方面，在步驟S12中判斷為CM22的電源是接通的情況下(步驟S12的“否”路徑)，通過TA5初始化與DMA請求的發(fā)行源3對應(yīng)的計時器5-la?5_3a，保留所輸入的DMA請求A?C向總線仲裁器4的輸出(步驟S13)。
[0133]在執(zhí)行了步驟S13的處理后，通過TA5判斷CM22的電源是否轉(zhuǎn)變?yōu)閿嚅_(步驟S14)。在判斷為CM22的電源轉(zhuǎn)變?yōu)榱藬嚅_的情況下(步驟S14的“是”路徑)，通過TA5解除DMA請求A?C的處理的保留(步驟S16)，轉(zhuǎn)移到步驟S17的處理，執(zhí)行DMA請求A?C的處理。
[0134]另一方面，在步驟S14中判斷為任意一個CM22的電源均為接通的狀態(tài)的情況下(步驟S14的“否”路徑)，通過TA5根據(jù)計時器5-la?5_3a的值來判斷保留時間是否已期滿(步驟S15)。
[0135]在判斷為保留時間未期滿的情況下(步驟S15的“否”路徑)，轉(zhuǎn)移到步驟S14的處理。另一方面，在判斷為保留時間已期滿的情況下(步驟S15的“是”路徑)，轉(zhuǎn)移到步驟S16的處理。
[0136]接著，參照圖5來說明從產(chǎn)生DMA請求A?C起到執(zhí)行DMA為止的動作。
[0137]圖5是說明本實施方式的信息處理裝置I中的、從產(chǎn)生DMA請求A?C起到由PCI設(shè)備3執(zhí)行DMA為止的動作的時序圖。
[0138]另外，在圖5中,將PCI設(shè)備3_1標(biāo)記為設(shè)備A、PCI設(shè)備3_2標(biāo)記為設(shè)備B。
[0139]首先，在時機Tl從PCI設(shè)備3-1向TA5-1發(fā)行DMA請求A。由于CM22的電源在時機Tl為接通，因此，在TA5-1中通過計時器5-la在寄存器44_1中所設(shè)定的保留時間(最大保留時間)的期間內(nèi)保留DMA請求A的處理。
[0140]當(dāng)在時機T2，CM22的電源轉(zhuǎn)變?yōu)閿嚅_時，在TA5-1中解除基于計時器5_la的DMA請求涉及的處理的保留，在時機T3，將延遲后的DMA請求(以下，稱作延遲DMA請求)A輸出到總線仲裁器4。
[0141]被輸入了延遲DMA請求A的總線仲裁器4，在時機T4通過調(diào)停處理部42經(jīng)由總線橋7將DMA請求D發(fā)行到管理部8。
[0142]此外，在時機T5，從PCI設(shè)備3-2向TA5-2發(fā)行DMA請求B。由于CM22的電源在時機T5為斷開，因此，在TA5-2中不進行基于計時器5-2a的DMA請求B的處理的保留，在時機T6將該DMA請求B輸出到總線仲裁器4。
[0143]在被輸入了 DMA請求D的管理部8中，通過總線仲裁器82確認主機總線81未被使用，在時機T7，對DMA許可信號E進行斷言。
[0144]在總線仲裁器4中，在對DMA許可信號E進行斷言后，通過調(diào)停處理部42對所輸入的DMA請求A和B進行調(diào)停。在圖5所示的例中，總線仲裁器4選擇(受理)DMA請求A，在時機T8，將輸出信號(DMA許可；圖5中標(biāo)記為“Grant”)A’輸出到PCI設(shè)備3_1。
[0145]接著，通過被輸入了作為仲裁的勝者的輸出信號k'的PCI設(shè)備3-1來執(zhí)行基于DMA的存儲器存取，在DMA完成后，撤銷DMA請求A (時機T9)。在撤銷了 DMA請求A后，在總線仲裁器4中，通過調(diào)停處理部42在時機TlO停止輸出信號A'的發(fā)行，并且選擇(受理)待機中的DMA請求B，在時機Tll，將輸出信號B'輸出到PCI設(shè)備3_2。
[0146]然后，通過被輸入了輸出信號B'的PCI設(shè)備3-2執(zhí)行DMA，在DMA完成后，撤銷DMA請求B(時機T12)。在撤銷了 DMA請求B后，在總線仲裁器4中，通過調(diào)停處理部42在時機T13停止輸出信號B'的發(fā)行。
[0147]此外，由于所輸入的DMA請求全部被撤銷，因此，在總線仲裁器4中，在時機T14停止DMA請求D的發(fā)行，在管理部8中，在時機T15停止DMA許可信號E的發(fā)行。
[0148]另外，在DMA請求A?C中的至少一個被輸入到總線仲裁器4的期間內(nèi)，從總線仲裁器4發(fā)行DMA請求D。此外，在DMA請求D被輸入到管理部8、且主機總線81為了 DMA而為能夠開發(fā)的期間內(nèi)，對DMA許可信號E進行斷言。
[0149]這樣，根據(jù)本實施方式的信息處理裝置1，在TA5保留DMA請求涉及的處理，當(dāng)至少一個CM22成為了電源切斷的狀態(tài)時，對DMA請求的發(fā)行源提供DMA的許可，由此，不進行CPU2的總線窺探動作而執(zhí)行DMA。例如，在圖14所示的信息處理裝置100中，在如圖5所示的時機產(chǎn)生了 DMA請求A和B的情況下，由于DMA請求A是在CPU2 (CM22)的電源為接通時發(fā)行的，因此，至少DMA請求A的DMA產(chǎn)生CPU2的總線窺探動作。
[0150]因此，根據(jù)本實施方式的信息處理裝置1，能夠抑制進行DMA時的總線窺探動作的消耗電力。此外，由于在CPU2(CM22)的電源斷開時執(zhí)行DMA，因此為了執(zhí)行DMA將CM22的電源從斷開轉(zhuǎn)變?yōu)榻油纯?，能夠抑制用于CM22的起動的消耗電力。
[0151]另外，能夠由信息處理裝置I削減的消耗電力根據(jù)系統(tǒng)的工作狀態(tài)和各種設(shè)備的要求規(guī)格而有所不同。例如將系統(tǒng)構(gòu)成為使得OS的中斷(IRQ)所涉及的間隔計時器的周期與PCI設(shè)備3的DMA請求A?C的發(fā)行的周期一致，則由于在CPU2 (CM22)為電源切斷的狀態(tài)時發(fā)行DMA請求，因此能夠抑制用于CM22的起動和總線窺探的的消耗電力。例如在CM22的消耗電力占CPU2整體消耗電力的40%的情況下，能夠消減空閑狀態(tài)的CPU2的消耗電力的40 %。此外，在間隔計時器的周期和DMA請求A?C的發(fā)行的周期一致的情況下，還能夠抑制DMA請求的保留時間，可以不增大DMA的處理時間。
[0152]此外，本實施方式的TA5在保留時間期滿的情況下解除DMA請求涉及的處理的保留，因此，在保留時間的期間內(nèi)CM22的電源沒有成為斷開的情況下，信息處理裝置I也能夠可靠地執(zhí)行DMA請求涉及的處理。
[0153]此外，TA5在至少一個CM22的電源為斷開的期間內(nèi)，抑制由PCI設(shè)備3發(fā)行的DMA請求涉及的處理的保留，因此，在當(dāng)發(fā)生了 DMA請求時CM22的電源是斷開的情況下，能夠?qū)MA的處理時間抑制為與圖14所示的信息處理裝置100的情況相同的程度。
[0154]此外，按照多個PCI設(shè)備3的每個PCI設(shè)備3來設(shè)定TA5中所設(shè)定的保留時間，各保留時間分別為按照對應(yīng)的每個PCI設(shè)備3而決定的最大保留時間。由此，能夠在TA5中設(shè)定與每個PCI設(shè)備3的規(guī)格對應(yīng)的適當(dāng)?shù)谋Ａ魰r間，能夠防止在TA5中保留的DMA請求涉及的處理的過大延遲，因此，能夠抑制由于DMA請求的保留而對發(fā)行源的影響。
[0155]〔1-4〕第I變形例
[0156]在上述的信息處理裝置I中，具有與作為總線主控器的PCI設(shè)備3的數(shù)量對應(yīng)的數(shù)量的TA5的計時器5-la?5-3a，但不限于此，也可以針對PCI設(shè)備3具有一個計時器。
[0157]圖6是示出作為本實施方式的第I變形例的信息處理裝置I的結(jié)構(gòu)的圖，圖7是說明第I變形例的TA5的保留時間的設(shè)定處理的圖，圖8是說明第I變形例的TA5的保留處理的圖。
[0158]另外，在圖6和圖7所示的信息處理裝置I中，與已經(jīng)說明的標(biāo)號相同的標(biāo)號示出與圖1和圖3所示的信息處理裝置I相同的部分或大致相同的部分，因此省略重復(fù)的說明。
[0159]如圖6和圖7所示，第I變形例的信息處理裝置I具有一個TA5-4，TA5-4具有在PCI設(shè)備3-1?3-3中共用的計時器5-4a。此外，總線仲裁器4具有與TA5-4的計時器5_4a對應(yīng)的一個寄存器44-4。
[0160]第I變形例的TA5-4針對多個PCI設(shè)備3設(shè)定一個保留時間。
[0161]TA5-4構(gòu)成為，當(dāng)進行一個DMA請求涉及的處理的保留時，進行其他的DMA請求涉及的處理的保留的情況下，使用一個DMA請求的剩余保留時間，來保留其他的DMA請求涉及的處理。
[0162]此外，在第I變形例中，優(yōu)選的是，在TA5-4的保留時間(寄存器44_4)中設(shè)定按照每個PCI設(shè)備3決定的各個最大保留時間中的最小的時間。例如，如圖7所不，通過OS在寄存器44-4中設(shè)定PCI設(shè)備3-1?3-3中的PCI設(shè)備3_3中所設(shè)定的“500 μ S”。
[0163]接著，使用圖8來說明ΤΑ5-4的保留處理。
[0164]另外，在圖8所示的例中，DMA請求A?C的時機tl?t3表示各DMA請求被輸入到TA5-4的時機，示出各DMA請求A?C到最大保留時間為止分別被發(fā)行的狀態(tài)。S卩，在圖8中，根據(jù)保留時間表12的設(shè)定值，DMA請求A和B分別在從時機tl和t2起“l(fā)ms”的期間被發(fā)行，DMA請求C在從時機t3起“500 μ s”的期間被發(fā)行。此外，在圖8所示的例中，CM22的電源是接通的狀態(tài)。
[0165]ΤΑ5-4在分別從PCI設(shè)備3-1?3-3 (設(shè)備A?C)被輸入了 DMA請求A?C時，從最初到來的DMA請求A被輸入時(時機tl)起,開始計時器5-4a的保留時間的計數(shù)。在進行保留時間的計數(shù)的期間內(nèi)，雖然在TA5-4中被輸入DMA請求B和C，但是，TA5-4針對這些DMA請求B和C，也使用計數(shù)中的計時器5-4a的剩余保留時間進行保留。
[0166]然后，在成為時機t4之前CM22的電源未轉(zhuǎn)變?yōu)閿嚅_的情況下，即計時器5_4a的保留時間已期滿的情況下，TA5-4解除DMA請求A?C的處理的保留，將其輸出到總線仲裁器4。
[0167]這樣，根據(jù)第I變形例的信息處理裝置1，除了能夠得到與上述一個實施方式的信息處理裝置I同樣的效果以外，由于僅具有I個TA5 (計時器5-4a)即可，因此能夠簡化電路結(jié)構(gòu)，能夠抑制制造成本等。
[0168]此外，通過TA5-4使用最初到來的DMA請求的剩余保留時間來保留后發(fā)的DMA請求涉及的處理，并且TA5-4中所設(shè)定的保留時間是按照每個PCI設(shè)備3決定的各個最大保留時間中的最小的時間。因此，即使向TA5-4輸入多個DMA請求，也能夠防止在TA5中保留的DMA請求涉及的處理的過大延遲，能夠抑制由于DMA請求的保留而對發(fā)行源的影響。
[0169]〔1-5〕第2變形例
[0170]上述的一個實施方式和第I變形例的信息處理裝置I在PCI設(shè)備3和總線仲裁器4之間具有TA5，但不限于此，也可以在總線仲裁器4和總線橋7之間具有TA5。
[0171]圖9是示出作為本實施方式的第2變形例的信息處理裝置I的結(jié)構(gòu)的圖，圖10是說明第2變形例的TA5的保留時間的設(shè)定處理的圖，圖11是說明第2變形例的信息處理裝置I中的、從產(chǎn)生DMA請求起到將DMA請求D發(fā)送到管理部8為止的處理的流程圖。
[0172]另外，在圖9和圖10所示的信息處理裝置I中，與已經(jīng)說明的標(biāo)號相同的標(biāo)號示出與圖1和圖3所示的信息處理裝置I相同的部分或大致相同的部分，因此省略重復(fù)的說明。
[0173]如圖9和圖10所示，第2變形例的信息處理裝置I具有一個TA5-5，TA5_5具有與總線仲裁器4對應(yīng)的一個計時器5_5a。
[0174]第2變形例的TA5-5保留從總線仲裁器4輸出的DMA請求D的發(fā)行。S卩，TA5-5將總線仲裁器4的DMA請求D的向管理部8的發(fā)行處理作為DMA請求涉及的處理，在規(guī)定的保留時間的期間內(nèi)進行保留。
[0175]此外，總線仲裁器4具有與TA5-5對應(yīng)的一個寄存器44_5。
[0176]在第2變形例中，TA5-5與第I變形例同樣，針對多個PCI設(shè)備3設(shè)定一個保留時間。
[0177]此外，在第2變形例中，也與第I變形例同樣，優(yōu)選在TA5-5的保留時間(寄存器44-5)中設(shè)定按照每個PCI設(shè)備3決定的各個最大保留時間中的最小的時間。
[0178]接著，參照圖11來說明如上所述構(gòu)成的第2變形例的信息處理裝置I中的產(chǎn)生了DMA請求時的處理。
[0179]另外，在圖11所示的處理中，與已經(jīng)說明的標(biāo)號相同的標(biāo)號示出與圖4所示的處理相同的部分或大致相同的部分，因此省略重復(fù)的說明。
[0180]在信息處理裝置I中，當(dāng)從PCI設(shè)備3發(fā)行DMA請求，并輸入到總線仲裁器4時(步驟Sll的“是”路徑)，通過總線仲裁器4進行該DMA請求的調(diào)停(步驟S17)。
[0181]然后，在通過總線仲裁器4將DMA請求D輸出到TA5-5后，通過TA5-5執(zhí)行步驟S12?S16的處理。
[0182]在步驟S16的處理或步驟S12中進行“是”路徑的判斷時，通過TA5-5將DMA請求D經(jīng)由總線橋7輸出到管理部8 (步驟S18)。
[0183]這樣，根據(jù)第2變形例的信息處理裝置1，能夠得到與上述一個實施方式和第I變形例的信息處理裝置I同樣的效果。
[0184]此外，由于通過TA5-5保留從總線仲裁器4向管理部8的DMA請求D的發(fā)行，因此僅輸入一個DMA請求D即可，如第I變形例的TA5-4那樣，可以不輸入多個DMA請求A?C。因此，TA5-5能夠采用比第I變形例的TA5-4更簡單的結(jié)構(gòu)，能夠抑制制造成本等。
[0185]〔2〕其他
[0186]以上，詳細說明了本發(fā)明優(yōu)選實施方式，但是，本發(fā)明不限于特定的實施方式和變形例，能夠在不脫離本發(fā)明的主旨的范圍內(nèi)進行各種變形、變更并實施。
[0187]例如，在TA5中進行多個DMA請求A?C的處理的保留的情況下，即多個DMA請求重疊的情況下，TA5也可以進行減少保留時間、即從剩余保留時間減去規(guī)定的時間、或者將剩余保留時間變更為規(guī)定的時間等的處理。由此，能夠防止在TA5中保留的DMA請求涉及的處理的過大的延遲。
[0188]此外，也可以是，總線仲裁器4考慮各PCI設(shè)備3等待的時間(最大保留時間)，在輸入了多個DMA請求的情況下，以優(yōu)先針對從最大保留時間短的PCI設(shè)備3發(fā)行的DMA請求的許可的方式，執(zhí)行調(diào)停處理。
[0189]此外，也可以是，信息處理裝置I組合上述的實施方式或第I變形例中的與PCI設(shè)備3對應(yīng)地具有的TA5-1?5-4、和第2變形例中的僅在總線橋7的下位具有的TA5-5。此夕卜，總線仲裁器4也可以具有TA5。
[0190]此外，在上述的實施方式和各變形例中，說明了 CPU2 (CM22)是一個的情況，但不限于此，也可以具有多個CM22。例如在搭載了多個CPU或多核CPU的系統(tǒng)的情況下，存在每個CPU內(nèi)核具有CM、具有在多個CPU內(nèi)核共享的CM的情況。該情況下，TA5能夠根據(jù)是否至少一個CM的電源成為斷開來決定是否保留DMA請求涉及的處理。這樣，在具有多個CM的系統(tǒng)中，如果在至少一個CM的電源是斷開的狀態(tài)下執(zhí)行DMA，則與全部CM的電源是接通的情況相比，也能夠降低系統(tǒng)的消耗電力。
[0191]另外，在例如圖12所示的、在芯片內(nèi)集成了總線和控制器等的系統(tǒng)中，也能夠應(yīng)用上述的信息處理裝置I的結(jié)構(gòu)。
[0192]圖12是示出對本實施方式的信息處理裝置I的系統(tǒng)的應(yīng)用例的圖，圖13是示出信息處理裝置P的硬件結(jié)構(gòu)例的圖。
[0193]另外，在圖12所示的信息處理裝置I'中，與已經(jīng)說明的標(biāo)號相同的標(biāo)號示出與圖1所示的信息處理裝置I相同的部分或大致相同的部分，因此省略重復(fù)的說明。
[0194]信息處理裝置I'具有CPU芯片20，CPU芯片20被修正為包含CPU內(nèi)核21、CM22、TA5-1、總線仲裁器4的一部、系統(tǒng)總線6的一部、總線橋7、管理部8、以及存儲控制器9。此夕卜，信息處理裝置P具有集成了作為內(nèi)置外圍設(shè)備的PCI設(shè)備3-2、TA5-2和5_3、總線仲裁器4的一部分、以及系統(tǒng)總線6的一部分而成的PCH (Platform Controller Hub;以下稱作PCH芯片)60。
[0195]CPU芯片20和PCH芯片60分別具有接口部30-1和30-2。接口部30_1和30_2例如是PC1-Express的端口，作為外圍設(shè)備(擴展設(shè)備)的PCI設(shè)備3_1和3_3經(jīng)由該端口與CPU芯片20和PCH芯片60連接。另外，PC1-Express是以高速的串行總線代行PCI的動作的接口。此外，如圖13中例示的那樣，在散熱器23和風(fēng)扇24下方具有CPU芯片20，在散熱器61 (和風(fēng)扇)下方具有PCH芯片60。
[0196]另外，在信息處理裝置I'中，從邏輯上講，如實線所示，通過假想的系統(tǒng)總線6連接各設(shè)備，由全部設(shè)備共享主存儲器10。這里，該系統(tǒng)總線6從邏輯上講作為PCI總線進行動作。此外，在信息處理裝置P中產(chǎn)生的DMA請求依照PCI總線規(guī)格進行處理。
[0197]這樣，當(dāng)前大多數(shù)情況下，PCI總線被集成在CPU芯片20和芯片組60的內(nèi)部，PCI總線與芯片外部之間的連接通過PC1-Express來實現(xiàn)。CPU芯片20和PCH芯片60之間的信號也是使用高速串行信號來傳輸。這樣的物理結(jié)構(gòu)根據(jù)集成電路的芯片大小和端子數(shù)等現(xiàn)實的因素而成為主流。
[0198]本申請不限于如上述的信息處理裝置I和信息處理裝置I'那樣的物理結(jié)構(gòu)。因此，根據(jù)信息處理裝置P也能夠具有上述的實施方式和各變形例中的功能，能夠得到上述那樣的效果。
[0199]標(biāo)號說明
[0200]1、1'、100:計算機系統(tǒng)(多主系統(tǒng)、信息處理裝置)
[0201]2:CPU (處理部)
[0202]20:CPU 芯片
[0203]21、210:CPU 內(nèi)核
[0204]22、220:CM (高速緩沖存儲器)
[0205]23,61:散熱器
[0206]24:風(fēng)扇
[0207]3、3_1 ?3-3:PCI 設(shè)備(存取部)
[0208]30-1、30-2:接口部
[0209]4:總線仲裁器(調(diào)停部)
[0210]41、43、410、430:同步化處理部
[0211]42、420:調(diào)停處理部
[0212]44,44-1 ?44-5:寄存器
[0213]5,5-1 ?5-5:TA (時機調(diào)整部)
[0214]5_la ?5_5a:計時器
[0215]6、600:系統(tǒng)總線
[0216]60:PCH 芯片
[0217]7、700:總線橋
[0218]8:管理部
[0219]81、810:主機總線
[0220]82,400,820:總線仲裁器
[0221]9、900:存儲控制器
[0222]10:主存儲器(主存儲裝置、存儲器)
[0223]11:保留時間DB
[0224]12:保留時間表
[0225]300,300-1 ?300-3:PCI 設(shè)備 [0226] 1000:主存儲器
【權(quán)利要求】
1.一種信息處理裝置，其特征在于，具有: 至少一個存取部，其發(fā)行針對存儲器的存儲器存取請求； 調(diào)停部，其對從所述存取部發(fā)行的存儲器存取請求進行調(diào)停； 管理部，其使與所述調(diào)停部的調(diào)停結(jié)果對應(yīng)的作為存儲器存取請求的發(fā)行源的存取部執(zhí)行針對所述存儲器的存儲器存??； 處理部，其經(jīng)由至少一個高速緩沖存儲器進行針對所述存儲器的存?。灰约皶r機調(diào)整部，其在預(yù)先設(shè)定的保留時間的期間內(nèi)，保留由所述存取部發(fā)行的所述存儲器存取請求涉及的處理，另一方面，在所述保留時間期滿前，在所述處理部中的所述至少一個高速緩沖存儲器的電源成為斷開的情況下，解除所述存儲器存取請求涉及的處理的保&3甶O
2.根據(jù)權(quán)利要求1所述的信息處理裝置，其特征在于， 所述時機調(diào)整部在所述保留時間已期滿的情況下，解除所述存儲器存取請求涉及的處理的保留。
3.根據(jù)權(quán)利要求1或2所述的信息處理裝置，其特征在于， 所述時機調(diào)整部按照多個所述存取部中的每個所述存取部來設(shè)定所述保留時間，在與作為所述存儲器存取請求的發(fā)行源的存取部對應(yīng)的保留時間的期間內(nèi)，保留該存儲器存取請求涉及的處理。
4.根據(jù)權(quán)利要求3所述的信息處理裝置，其特征在于， 所述時機調(diào)整部所設(shè)定的保留時間分別是針對對應(yīng)的每個存取部決定的最大保留時間。
5.根據(jù)權(quán)利要求3或4所述的信息處理裝置，其特征在于， 在所述高速緩沖存儲器的電源成為斷開的情況下，所述時機調(diào)整部從所述保留時間未期滿的存儲器存取請求中的、剩余保留時間少的存儲器存取請求開始，依次解除所述存儲器存取請求涉及的處理的保留。
6.根據(jù)權(quán)利要求3~5中的任意一項所述的信息處理裝置，其特征在于， 所述時機調(diào)整部從所述保留時間已期滿的存儲器存取請求開始，依次解除所述存儲器存取請求涉及的處理的保留。
7.根據(jù)權(quán)利要求1或2所述的信息處理裝置，其特征在于， 所述時機調(diào)整部針對多個所述存取部設(shè)定一個保留時間，在正進行一個存儲器存取請求涉及的處理的保留時進行其他的存儲器存取請求涉及的處理的保留的情況下，使用所述一個存儲器存取請求的剩余保留時間，來保留所述其他的存儲器存取請求涉及的處理。
8.根據(jù)權(quán)利要求1或2所述的信息處理裝置，其特征在于， 所述時機調(diào)整部針對多個所述存取部設(shè)定一個保留時間，并且，在所述調(diào)停部與所述管理部之間具有所述時機調(diào)整部，所述時機調(diào)整部保留從所述調(diào)停部向所述管理部的存儲器存取請求的發(fā)行。
9.根據(jù)權(quán)利要求7或8所述的信息處理裝置，其特征在于， 所述時機調(diào)整部所設(shè)定的保留時間是針對每個所述存取部決定的各個最大保留時間中的最小的時間。
10.根據(jù)權(quán)利要求1~7中的任意一項所述的信息處理裝置，其特征在于，在所述存取部與所述調(diào)停部之間具有所述時機調(diào)整部，所述時機調(diào)整部保留從所述存取部向所述調(diào)停部的所述存儲器存取請求的發(fā)行。
11.根據(jù)權(quán)利要求1~10中的任意一項所述的信息處理裝置，其特征在于， 所述時機調(diào)整部在所述至少一個高速緩沖存儲器的電源是斷開的期間內(nèi)，抑制由所述存取部發(fā)行的所述存儲器存取請求涉及的處理的保留。
12.根據(jù)權(quán)利要求1~11中的任意一項所述的信息處理裝置，其特征在于， 在針對來自所述調(diào)停部的存儲器存取請求許可對所述存儲器的存取的情況下，所述管理部發(fā)送存儲器存取許可信號， 通過所述存儲器存取許可信號而被所述管理部許可了對所述存儲器的存取的所述調(diào)停部，對與調(diào)停結(jié)果對應(yīng)的存取部發(fā)行存儲器存取許可， 接收到所述存儲器存取許可的存取部根據(jù)所述被發(fā)行的存儲器存取許可，執(zhí)行針對所述存儲器的存儲器存取。
13.根據(jù)權(quán)利要求1~12中的任意一項所述的信息處理裝置，其特征在于， 所述調(diào)停部具有寄存器，該寄存器被設(shè)定所述時機調(diào)整部中的所述保留時間，并保存所述保留時間。
14.根據(jù)權(quán)利要求1~13中的任意一項所述的信息處理裝置，其特征在于， 由所述存取部發(fā)行的針對所述存儲器的存儲器存取請求是直接存儲器存取請求。
15.根據(jù)權(quán)利要求1~14中的任意一項所述的信息處理裝置，其特征在于， 所述存取部是主機控制器。
16.一種調(diào)度方法，其是信息處理裝置中的存儲器存取請求的調(diào)度方法，該信息處理裝置具有: 至少一個存取部，其發(fā)行針對存儲器的所述存儲器存取請求； 調(diào)停部，其對從所述存取部發(fā)行的存儲器存取請求進行調(diào)停； 管理部，其使與所述調(diào)停部的調(diào)停結(jié)果對應(yīng)的作為存儲器存取請求的發(fā)行源的存取部執(zhí)行針對所述存儲器的存儲器存取；以及 處理部，其經(jīng)由至少一個高速緩沖存儲器進行針對所述存儲器的存取， 該調(diào)度方法的特征在于， 在預(yù)先設(shè)定的保 留時間的期間內(nèi)，保留由所述存取部發(fā)行的所述存儲器存取請求涉及的處理，另一方面，在所述保留時間期滿前，在所述處理部中的所述至少一個高速緩沖存儲器的電源成為斷開的情況下，解除所述存儲器存取請求涉及的處理的保留。
17.根據(jù)權(quán)利要求16所述的調(diào)度方法，其特征在于， 在所述保留時間已期滿的情況下，解除所述存儲器存取請求涉及的處理的保留。
18.根據(jù)權(quán)利要求16或17所述的調(diào)度方法，其特征在于， 按照多個所述存取部中的每個所述存取部來設(shè)定所述保留時間， 在與作為所述存儲器存取請求的發(fā)行源的存取部對應(yīng)的保留時間的期間內(nèi)，保留該存儲器存取請求涉及的處理。
19.根據(jù)權(quán)利要求18所述的調(diào)度方法，其特征在于， 在所述高速緩沖存儲器的電源成為斷開的情況下，從所述保留時間未期滿的存儲器存取請求中的剩余保留時間少的存儲器存取請求開始，依次解除所述存儲器存取請求涉及的處理的保留。
20.根據(jù)權(quán)利要求16或17所述的調(diào)度方法，其特征在于， 針對多個所述存取部設(shè)定一個所述保留時間， 在正進行一個存儲器存取請求涉及的處理的保留時進行其他的存儲器存取請求涉及的處理的保留的情況下，使用所述一個存儲器存取請求的剩余保留時間，來保留所述其他的存儲器存 取請求涉及的處理。
【文檔編號】G06F12/08GK103765394SQ201180072989
【公開日】2014年4月30日 申請日期:2011年8月23日 優(yōu)先權(quán)日:2011年8月23日
【發(fā)明者】小池信之, 宮本十四廣 申請人:富士通株式會社