專利名稱：一種并行指令打包方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微處理器和計算機系統(tǒng)領(lǐng)域，具體地說，涉及面向處理器系統(tǒng)體系結(jié)構(gòu)。
背景技術(shù)：
處理器系統(tǒng)體系結(jié)構(gòu)是用來處理最終目標指令代碼的，最終目標指令代碼存放在存儲裝置中，被讀取出來后經(jīng)過分析，分解成多個指令，再經(jīng)過譯碼和執(zhí)行，完成指定的操作。最終目標指令代碼是由匯編及鏈接器生成的，最終目標指令代碼的生成和處理器系統(tǒng)體系結(jié)構(gòu)如圖8所示，整個工作過程如下
首先，并行匯編指令送入?yún)R編器，匯編器應(yīng)用并行指令打包方法將并行匯編指令打包成指令包，并匯編成為多個中間目標代碼，然后送入鏈接器；其次，鏈接器將多個中間目標代碼鏈接在一起，生成最終目標代碼，然后存放在處理器系統(tǒng)體系結(jié)構(gòu)裝置的存儲裝置中；最后，處理器系統(tǒng)體系結(jié)構(gòu)裝置對最終目標指令代碼進行處理。其中，在分發(fā)裝置中，會根據(jù)并行指令打包方法，反向分解指令包。傳統(tǒng)的并行指令打包方法過程如下步驟I :將一個或多個單獨的指令，組合在一起；步驟2 :將步驟I得到的組合前，附加一個固定長度的信息字段。在傳統(tǒng)的并行指令打包方法中，信息字段的長度是固定的，如圖4所示，由于不同數(shù)量的單個指令組合時所需的信息量是不同的，如果固定長度的信息字段要滿足所有可能的組合情況下的需求，其長度必須是在信息量最大的情況下所需的長度，但是這樣，在所需信息量比較小的情況下，固定長度的信息字段中就會有部分的浪費，并且使整個指令包比較長，降低了存取的效率。隨著處理器的速度不斷提高，同時處理器并行指令執(zhí)行的發(fā)展，使得計算的效率不斷增強，同時，也對并行指令的分發(fā)速度要求越來越高。由于并行指令的分發(fā)速度對處理器性能影響很大，因此提高計算機的并行指令的分發(fā)速度尤其重要。

發(fā)明內(nèi)容
為了克服上述缺陷，構(gòu)建更加高效的處理器系統(tǒng)體系，本發(fā)明提出一種并行指令打包方法，包括步驟I :將一個或多個單獨的指令，組合在一起，形成并行指令組合；步驟2 :根據(jù)步驟I所得并行指令組合的各種信息，寫入到一個長度可變的信息字段中；步驟3 :將步驟I所得并行指令組合，以及步驟2所得的信息字段，組成一個指令包。其中，在所述步驟I中，進一步包含以下步驟步驟I. I :計算出所得并行指令組合的長度信息；
步驟I. 2 :計算出所得并行指令組合中單個指令的長度信息、類型信息和其他信
肩、O其中 ，在所述步驟2中，進一步包含以下步驟步驟2. I :根據(jù)所述步驟I所得并行指令組合的各種信息，確定所需要的信息字段的長度；步驟2. 2 :將所確定的信息字段的長度寫入信息字段；步驟2. 3 :將所確定的信息字段的長度，加上步驟I所得并行指令組合的長度，得到指令包長度，并將指令包長度寫入信息字段；步驟2. 4 :將需要的其他信息寫入信息字段。通過對信息字段的分析，在處理器結(jié)構(gòu)體系裝置的分發(fā)裝置中，將所述指令包分解成單獨的指令。所述處理器結(jié)構(gòu)體系裝置包括存儲裝置、取指裝置、分發(fā)裝置、譯碼裝置、執(zhí)行裝置。所述存儲裝置，用來存儲并行指令包代碼和數(shù)據(jù)。所述取指裝置，該裝置從存儲裝置中讀取并行指令包代碼。所述分發(fā)裝置，該裝置對并行指令包代碼進行分析，然后分解成多個指令，并將它們送到不同的譯碼裝置中。所述譯碼裝置，該裝置對單個指令進行譯碼操作。所述執(zhí)行裝置，該裝置根據(jù)譯碼結(jié)果執(zhí)行對應(yīng)的操作。


參照如下附圖將更加易于理解本發(fā)明圖I所示為本發(fā)明所用于的處理器結(jié)構(gòu)體系裝置的結(jié)構(gòu)框圖；圖2所示為本發(fā)明的操作過程示意圖；圖3所示為信息字段的結(jié)構(gòu)框圖；圖4所示為傳統(tǒng)并行指令打包方法得到的指令包結(jié)構(gòu)；圖5所示為本發(fā)明的并行指令打包方法得到的指令包結(jié)構(gòu)；圖6所示為本發(fā)明的方法流程圖；圖7所示為本發(fā)明的具體示例；圖8所示為最終目標指令代碼的生成和處理器系統(tǒng)體系結(jié)構(gòu)。
具體實施例方式本發(fā)明提供一種新型的并行指令打包方法，根據(jù)不同數(shù)量的單個指令組合時所需信息量的不同，采用可變長度的信息字段，如圖2、圖6和圖7所示，實施舉例如下通過對信息字段的分析，在處理器結(jié)構(gòu)體系裝置的分發(fā)裝置中，將所述指令包分解成單獨的指令。所述處理器結(jié)構(gòu)體系裝置，如圖I所示，包括存儲裝置、取指裝置、分發(fā)裝置、譯碼裝置、執(zhí)行裝置。所述存儲裝置，用來存儲并行指令包代碼和數(shù)據(jù)。所述取指裝置，該裝置從存儲裝置中讀取并行指令包代碼。所述分發(fā)裝置，該裝置對并行指令包代碼進行分析，然后分解成多個指令，并將它們送到不同的譯碼裝置中。所述譯碼裝置，該裝置對單個指令進行譯碼操作。所述執(zhí)行裝置，該裝置根據(jù)譯碼結(jié)果執(zhí)行對應(yīng)的操作。假定有16個單獨指令A(yù)l A16需要進行打包，每個指令長度為4字節(jié)(即I個字節(jié)為8位)，通過以下方式來實施步驟I :將指令A(yù)l A16組合在一起，形成并行指令組合；其中，步驟I. I :計算出并行指令組合的長度為64字節(jié)；步驟I. 2 :計算出并行指令組合中單個指令的類型信息長度為2位。步驟2 :根據(jù)步驟I所得并行指令組合的各種信息，寫入到一個6字節(jié)長的信息字段中，如圖7所示；其中，步驟2. I :根據(jù)所述步驟I所得并行指令組合的各種信息，確定所需要的信息字段的長度為6字節(jié)； 步驟2. 2 :將所確定的信息字段的長度寫入信息字段；步驟2. 3 :將所確定的信息字段的長度，加上步驟I所得并行指令組合的長度，得到指令包長度為70字節(jié)，并將指令包長度寫入信息字段；步驟2. 4 :將每個單獨指令的類型信息寫入信息字段。步驟3 :將步驟I所得并行指令組合，以及步驟2所得的信息字段，組成一個指令包，如圖7所示。
權(quán)利要求
1.一種并行指令打包方法，其特征在于包括 步驟I:將一個或多個單獨的指令，組合在一起，形成并行指令組合； 步驟2 :根據(jù)步驟I所得并行指令組合的各種信息，寫入到一個長度可變的信息字段中； 步驟3 :將步驟I所得并行指令組合，以及步驟2所得的信息字段，組成一個指令包。
2.根據(jù)權(quán)利要求I所述的并行指令打包方法，其特征在于，其中，在所述步驟I中，進一步包含以下步驟 步驟I. I :計算出所得并行指令組合的長度信息； 步驟I. 2 :計算出所得并行指令組合中單個指令的長度信息、類型信息和其他信息。
3.根據(jù)權(quán)利要求I所述的并行指令打包方法，其特征在于，其中，在所述步驟2中，進一步包含以下步驟 步驟2. I :根據(jù)所述步驟I所得并行指令組合的各種信息，確定所需要的信息字段的長度； 步驟2. 2 :將所確定的信息字段的長度寫入信息字段； 步驟2. 3 :將所確定的信息字段的長度，加上步驟I所得并行指令組合的長度，得到指令包長度，并將指令包長度寫入信息字段； 步驟2. 4 :將需要的其他信息寫入信息字段。
4.根據(jù)權(quán)利要求I、2或3所述的并行指令打包方法，其特征在于，通過對信息字段的分析，在處理器結(jié)構(gòu)體系裝置的分發(fā)裝置中，將所述指令包分解成單獨的指令。
5.根據(jù)權(quán)利要求4所述的并行指令打包方法，其特征在于，所述處理器結(jié)構(gòu)體系裝置包括存儲裝置、取指裝置、分發(fā)裝置、譯碼裝置、執(zhí)行裝置。
6.根據(jù)權(quán)利要求5所述的并行指令打包方法，其特征在于，所述存儲裝置，用來存儲并行指令包代碼和數(shù)據(jù)。
7.根據(jù)權(quán)利要求5所述的并行指令打包方法，其特征在于，所述取指裝置，該裝置從存儲裝置中讀取并行指令包代碼。
8.根據(jù)權(quán)利要求5所述的并行指令打包方法，其特征在于，所述分發(fā)裝置，該裝置對并行指令包代碼進行分析，然后分解成多個指令，并將它們送到不同的譯碼裝置中。
9.根據(jù)權(quán)利要求5所述的并行指令打包方法，其特征在于，所述譯碼裝置，該裝置對單個指令進行譯碼操作。
10.根據(jù)權(quán)利要求5所述的并行指令打包方法，其特征在于，所述執(zhí)行裝置，該裝置根據(jù)譯碼結(jié)果執(zhí)行對應(yīng)的操作。
全文摘要
并行指令打包方法，應(yīng)用于處理器結(jié)構(gòu)體系裝置中的分發(fā)裝置部分，在處理器體系的運行過程中，能夠加快指令的分發(fā)操作。所述處理器結(jié)構(gòu)體系裝置包括存儲裝置，用來存儲并行指令包代碼和數(shù)據(jù)；取指裝置，該裝置從主存儲裝置中讀取并行指令包代碼；指令分發(fā)裝置，該裝置對并行指令包代碼進行分析，然后分解成多個指令，并將它們送到不同的譯碼裝置中；譯碼裝置，該裝置對單個指令進行譯碼操作；執(zhí)行裝置，該裝置根據(jù)譯碼結(jié)果執(zhí)行對應(yīng)的操作。
文檔編號G06F9/38GK102707929SQ20121010492
公開日2012年10月3日 申請日期2012年4月12日 優(yōu)先權(quán)日2012年4月12日
發(fā)明者孫瑞琛 申請人:江蘇中科芯核電子科技有限公司