專利名稱：用于將平面設計轉換為FinFET設計的系統(tǒng)和方法
技術領域：
本公開內容總的來說涉及集成電路器件的設計和制造，更具體地，涉及用于形成鰭式場效應晶體管(FinFET)器件的系統(tǒng)和方法。
背景技術：
在快速發(fā)展的半導體制造工業(yè)中，互補金屬氧化物半導體(CMOS)FinFET器件越來越多地用于許多邏輯和其他應用，并且集成到各種不同類型的半導體器件中。FinFET器件通常包括具有高縱橫比的半導體鰭，其中，形成晶體管的溝道和源極/漏極區(qū)域。在半導體鰭的一部分的側面的上方并沿著半導體鰭的一部分的側面形成柵極。鰭的使用增加了用于相同面積的溝道和源極/漏極區(qū)域的表面積。FinFET中增加的表面積產生更快、更可靠且更好控制的半導體晶體管器件，該半導體晶體管器件消耗更少的功率。最初利用具有限定每個FinFET的邊界的計算機輔助設計(CAD)層的FinFET結構來進行新的先進設計。隨著制造工藝前進到越來越小的技術節(jié)點，原來以較大技術節(jié)點設計的器件由于按照諸如增加性能和效率以及減小管芯尺寸的方法以較小技術節(jié)點進行制造而獲得優(yōu)勢。類似地，使用平面晶體管設計的器件也可以由于通過使用FinFET進行制造而獲得優(yōu)勢。然而，由于不同的設計規(guī)則應用于平面結構布局和FinFET結構布局，所以手動將器件的多個部分從平面布局轉換為FinFET布局可能與創(chuàng)建新設計類似并且是大量占用資源的工藝。對于已經使用平面晶體管制造的產品，包括變?yōu)榫w管層上方的半導體層的轉換將要求創(chuàng)建許多新的光掩模，這大大增加了制造成本。如此，持續(xù)尋求用于自動將平面結構布局轉換為FinFET結構布局的改進方法。

發(fā)明內容
為了解決現(xiàn)有技術中所存在的缺陷，根據本發(fā)明的一方面，提供了一種生成包括FinFET結構布局的集成電路(IC)設計的方法，所述方法包括接收用于IC設計的平面結構布局，所述平面結構布局包括多個平面有源區(qū)域和多個平面?zhèn)螀^(qū)域；限定多個FinFET有源區(qū)域和多個FinFET偽區(qū)域，所述多個FinFET有源區(qū)域和所述多個FinFET偽區(qū)域對應于所述平面有源區(qū)域和所述平面?zhèn)螀^(qū)域；限定多個FinFET邊界，每個FinFET邊界都包括一個或多個FinFET有源區(qū)域；生成用于所述多個FinFET有源區(qū)域和所述多個FinFET偽區(qū)域的多個芯軸；對于每個FinFET邊界，如果FinFET邊界和相鄰部件之間的間隔大于偽芯軸插入間隔，則生成偽芯軸，所述偽芯軸與所述FinFET邊界的頂部和/或底部生成的芯軸平行；以及對于每個FinFET邊界，擴展生成的芯軸的一端或兩端；輸出FinFET結構布局。該方法還包括對于每個FinFET邊界,在FinFET邊界的頂部和/或底部生成偽芯軸之后，在FinFET邊界的頂部和/底部生成附加偽芯軸，直到附加偽芯軸和相鄰部件之間的間隔小于所述偽芯軸插入間隔。在該方法中，擴展生成的芯軸的一端或兩端包括對于與相鄰FinFET邊界中生成的芯軸對準的一個FinFET邊界中生成的芯軸，擴展所述芯軸直到FinFET邊界中生成的芯軸連接為止，對于不與相鄰FinFET邊界中生成的芯軸對準的一個FinFET邊界中生成的芯軸，擴展芯軸直到所述FinFET邊界和相鄰部件之間的間隔大約為最小間隔。在該方法中，擴展生成的芯軸的一 端或兩端包括對于每個FinFET邊界，將生成的芯軸的一端或兩端擴展指定的擴展長度，并且擴展擴展部直到芯軸擴展部的端部與相鄰部件之間的間隔達到最小間隔。該方法還包括在FinFET結構布局的空區(qū)域中插入全局偽芯軸，其中，所述全局偽芯軸的端部芯軸與最近的部件隔開至少最小間隔，以及其中，所述全局偽芯軸的芯軸端部與最近的部件隔開至少最小間隔。在該方法中，所述多個FinFET邊界包括多個FinFET邊界，所述多個FinFET邊界具有第一定向的柵極結構和第二定向的柵極結構，所述第二定向與所述第一定向垂直。在該方法中，在擴展所生成的芯軸的一端或兩端之前，生成所述FinFET邊界的頂部和/或底部的偽芯軸。該方法還包括在生成偽芯軸之前以及在擴展生成的芯軸的一端或兩端之前，力口長FinFET邊界中的短芯軸，直到一個FinFET邊界中的所有芯軸都具有相同長度或者直到短芯軸的一端或兩端與相鄰部件之間的間隔為最小間隔。該方法還包括在生成偽芯軸之前以及在擴展生成的芯軸的一端或兩端之前，力口長與FinFET邊界中的長芯軸相鄰的一個或多個短芯軸，直到一個FinFET邊界中的所有芯軸都具有相同長度或者短芯軸的一端或兩端與相鄰部件之間的間隔達到最小間隔。根據本發(fā)明的另一方面，提供了一種生成包括FinFET結構布局的集成電路(IC)設計的方法，所述方法包括接收用于IC設計的平面結構布局，所述平面結構布局包括多個平面有源區(qū)域和多個平面?zhèn)螀^(qū)域；限定多個FinFET有源區(qū)域和多個FinFET偽區(qū)域，所述多個FinFET有源區(qū)域和所述多個FinFET偽區(qū)域對應于平面有源區(qū)域和平面?zhèn)螀^(qū)域；限定多個FinFET邊界，每個FinFET邊界都包括一個或多個FinFET有源區(qū)域；生成用于所述多個FinFET邊界的多個芯軸；對于具有不同長度芯軸的每個FinFET邊界，加長與長芯軸相鄰的一個或多個短芯軸，直到一個FinFET邊界的所有芯軸都具有相同長度或者直到一個或多個短芯軸的一端或兩端與相鄰部件之間的間隔達到最小間隔；生成用于所述多個FinFET偽區(qū)域的多個芯軸，直到FinFET偽區(qū)域中的芯軸的端部芯軸與相鄰部件之間的距離小于偽芯軸摻入間隔；以及輸出FinFET結構布局。該方法還包括在FinFET結構布局的空區(qū)域中插入全局偽芯軸，其中，所述全局偽芯軸的端部芯軸與最近的部件隔開至少指定的偽芯軸最小間隔，以及其中，所述全局偽芯軸的芯軸端部與最近的部件隔開至少指定的偽芯軸端部最小間隔。在該方法中，所述多個FinFET邊界包括多個FinFET邊界，所述多個FinFET邊界具有第一定向的柵極結構以及第二定向的柵極結構，所述第二定向與所述第一定向垂直。該方法還包括對于每個FinFET邊界,在生成用于所述多個FinFET偽區(qū)域的所述多個芯軸之前，如果所述FinFET邊界與相鄰部件之間的間隔大于所述偽芯軸插入間隔，則在所述FinFET邊界的頂部和/或底部生成偽芯軸，所述偽芯軸與生成的芯軸平行。根據本發(fā)明的又一方面，提供了一種生成包括FinFET結構布局的集成電路(IC)設計的方法，所述方法包括接收用于IC設計的平面結構布局，所述平面結構布局包括多個平面有源區(qū)域和多個平面?zhèn)螀^(qū)域；限定多個FinFET有源區(qū)域和多個FinFET偽區(qū)域，所述多個FinFET有源區(qū)域和所述多個FinFET偽區(qū)域對應于平面有源區(qū)域和平面?zhèn)螀^(qū)域；限定多個FinFET邊界，每個FinFET邊界都包括一個或多個FinFET有源區(qū)域；生成用于所述多個FinFET有源區(qū)域和所述多個FinFET偽區(qū)域的多個芯軸；在FinFET結構布局的空區(qū)域中插入全局偽芯軸，其中，所述全局偽芯軸的端部芯軸與最近的部件隔開至少指定的偽芯軸最小間隔，以及其中，所述全局偽芯軸的芯軸端部與最近的部件隔開至少指定的偽芯軸端部最小間隔；以及輸出所述FinFET結構布局。該方法還包括對于具有不同長度芯軸的每個FinFET邊界，在插入全局偽芯軸之前，加長與長芯軸相鄰的一個或多個短芯軸，直到一個FinFET邊界的所有芯軸都具有相同長度或者直到短芯軸的一端或兩端與相鄰部件之間的間隔小于偽芯軸擴展間隔。 該方法還包括對于每個FinFET邊界,在插入全局偽芯軸之前,如果FinFET邊界與相鄰部件之間的間隔大于偽芯軸插入間隔，則在所述FinFET邊界的頂部和/或底部生成偽芯軸，所述偽芯軸與生成的芯軸平行。該方法還包括在FinFET邊界的頂部和/或底部生成附加偽芯軸，直到所述附加偽芯軸與相鄰部件之間的間隔小于所述偽芯軸插入間隔。該方法還包括對于每個FinFET邊界,在插入全局偽芯軸之前,如果所述FinFET邊界與相鄰部件之間的間隔大于偽芯軸擴展間隔，則將所生成的芯軸的一端或兩端擴展指定的擴展長度。該方法還包括擴展擴展部直到芯軸擴展部的端部與相鄰部件之間的間隔達到最小間隔。該方法還包括使相鄰FinFET偽區(qū)域的鰭邊界偏移，以將所述FinFET邊界與相鄰FinFET偽區(qū)域之間的間隔增加到大于偽芯軸插入間隔。


當結合附圖進行閱讀時，根據以下詳細描述更好地理解本公開內容的各個方面。應該強調的是，根據工業(yè)中的標準實踐，各種部件沒有按比例繪制。實際上，為了討論的清楚，可以任意增加或減小各個部件的尺寸。圖IA示出了根據本公開內容的特定實施例的用于將平面結構布局轉換為FinFET結構布局的方法的流程圖。圖IB示出了平面結構布局的一部分。圖2示出了根據本公開內容的各個實施例的用于生成對平面和FinFET結構進行匹配的芯軸(mandrel)和其他FinFET部件的方法的流程圖。圖3至圖8示出了根據本公開內容的各個實施例的用于芯軸生成的FinFET單元和FinFET邊界匹配的各個實例。圖9A示出了根據本公開內容的各個實施例的用于優(yōu)化FinFET有源區(qū)域的方法的流程圖。
圖9B至圖9E示出了根據本公開內容的各個實施例的優(yōu)化FinFET有源區(qū)域的各個實例。圖10示出了根據本公開內容的各個實施例的用于生成FinFET有源區(qū)域周圍、FinFET偽區(qū)域中、以及全局空區(qū)域中的偽芯軸的方法的流程圖。圖11至圖13示出了根據本公開內容的各個實施例的偽芯軸生成的各個實例。圖14A示出了根據本公開內容的各個實施例的用于在FinFET結構布局中創(chuàng)建金屬層的方法的流程圖。圖14B示出了根據本公開內容的各個實施例的包括MO金屬層的IC設計層的截面圖。圖15至圖16示出了根據本公開內容的各個實施例的用于金屬層的金屬線的各個實例。 圖17是根據本公開內容的各個方面的可用于生成布局的機器的簡化示意圖。
具體實施例方式以下詳細討論說明性實施例的制造和使用。然而，應該理解，本公開內容提供了許多可以在各種具體環(huán)境中實現(xiàn)的可應用發(fā)明概念。以下描述了部件和布置的特定實例以簡化本公開內容。當然，這些僅僅是實例而不用于限制。例如，以下描述中第一部件形成在第二部件上方可以包括第一部件和第二部件以直接接觸的方式形成的實施例，并且還可以包括額外部件可以形成在第一部件和第二部件之間使得第一部件和第二部件沒有直接接觸的實施例。當然，描述可以具體說明部件是否彼此直接接觸。此外，本公開內容可以在各個實例中重復參考標號和/或字母。這種重復是為了簡化和清楚的目的，其本身沒有指定所討論的各個實施例和/或結構之間的關系。所討論的具體實施例僅僅是說明性的，并且沒有限定本發(fā)明的范圍。鰭式場效應晶體管(FinFET)使用基本上為矩形的鰭結構，通常以兩種方式中的一種來形成矩形的鰭結構。在第一種方法中，通過在體硅上首先圖案化和沉積硬掩模層來將襯底上的體硅蝕刻為矩形的鰭形狀。硬掩模形成覆蓋鰭頂部的圖案。然后，蝕刻體硅以在由硬掩模層覆蓋的區(qū)域之間形成溝槽。通過在溝槽中沉積介電材料(通常為氧化硅)將溝槽形成為淺溝槽隔離(STI)部件。通常過量沉積介電材料以完全覆蓋鰭，以及如果還沒有去除硬掩模層，則任選地覆蓋硬掩模層。平坦化介電材料向下到達到鰭/硬掩模的頂面，然后通過蝕刻到達鰭頂部下方的層，使得鰭的一部分在STI的上方突出。在第二種方法中，通過沉積STI層并在其中蝕刻溝槽，首先在體硅材料上方形成STI部件。STI部件之間的溝槽的底部暴露體硅。然后，例如通過使用外延工藝，在溝槽中生長硅以形成鰭。一旦達到預期的鰭高度，STI就被蝕刻到鰭頂部下方的層，以暴露鰭的一部分。體硅材料可以為硅襯底或沉積硅，諸如絕緣體上硅(SOI)，其中，在SOI和下面的硅襯底之間具有阻擋氧化物(BOX)層。在第一種方法的變型例中，通過使用芯軸的工藝來形成用于蝕刻進體硅的硬掩模。形成光刻膠圖案并用于蝕刻芯軸圖案。然后，在芯軸的周圍沉積共形隔離件材料。共形隔離件通常由形成比芯軸薄的隔離件側壁的硬掩模材料形成。然后，隔離件之間的芯軸材料在后續(xù)蝕刻操作中被去除，從而僅留下隔離件。然后，一些隔離件被用作蝕刻下面的硅層、形成鰭結構的硬掩模。使用芯軸/隔離件方法，與未修改的傳統(tǒng)第一方法相比，可以形成靠的更近的較薄的鰭。根據本公開內容的各個實施例的自動將平面結構布局轉換為FinFET結構布局的系統(tǒng)和方法使用利用芯軸的第一種方法的變型例，但是還可以使用其他方法，諸如使用芯軸的第一種方法?？梢酝ㄟ^將平面晶體管轉換為FinFET來獲得各種性能提高。然而，對于現(xiàn)有產品，為所有層制造光掩模和重新設計的成本非常高；因此，重要的是盡可能重新利用來自現(xiàn)有產品的許多光掩模。具體地，避免晶體管層上方的層的布局的變化，以使創(chuàng)建的新光掩模的數量最小且使重新設計的層的數量最小。圖IA示出了生成用于使用平面結構布局制造FinFET結構的集成電路(IC)設計的半導體工藝流程11，從而可以使新光掩模的數量最小且提供包括使用FinFET的優(yōu)點的FinFET布局結構。在操作13中，接收用于IC設計的平面結構布局。IC設計包括整個芯片的平面結構布局。根據IC的類型，設計可以包括邏輯單元、模擬單元、存儲器(諸如靜態(tài)隨機存取存儲器)、用于這些單元的外圍輸入/輸出以及用于整個芯片的輸入/輸出單元。圖IB是平面結構布局的部分100的實例。平面結構布局包括平面有源區(qū)域111、113和115、 平面?zhèn)螀^(qū)域117以及其他部件，諸如柵極101、103、105、107 (偽柵極)和用于每個平面有源區(qū)域的接觸件121、柵極(123)和用于平面?zhèn)螀^(qū)域接觸件(125)。通常，每個有源區(qū)域形成一個晶體管，其可以具有P型或n型導電性。例如，平面有源區(qū)域111和115共享柵極結構(101和105)，并且可以具有相反的導電性，使得一個晶體管(例如，111)具有p型導電性，而另一晶體管(例如，115)具有n型導電性。在操作15中，分析平面結構布局。可以實施各種分析。例如，如果在不具有相關分層樹(也稱為平面布局(flattened layout))的情況下提供平面結構，則分析平面結構布局以提取分層列表和分層樹?？梢酝ㄟ^將布局劃分為多個單元(其可以包括一個或多個平面有源區(qū)域)以及通過深度和連接性將單元進行分組來提取分層樹。不同組中的單元可以在邏輯上相互獨立。然而，應該意識到，在IC設計中多次重新使用一些單元，有時以不同的分層順序。重新使用的單元可以包含具有相同大小和形狀的平面有源區(qū)域；然而，單元可以被旋轉、平移(translate)或者可以為原始單元的鏡像。在操作17中，生成對應于平面結構布局中的平面有源區(qū)域的FinFET有源區(qū)域?？梢宰畛跎蒄inFET有源區(qū)域以具有與平面有源區(qū)域相同的尺寸。由于使用三維的FinFET代替二維的平面晶體管，所以有效FinFET寬度大于具有相同大小的布局面積的平面晶體管。換句話說，F(xiàn)inFET有源區(qū)域可以小于平面晶體管，并且仍然保持有利的晶體管特性。通常，F(xiàn)inFET有源區(qū)域的尺寸與對應的平面有源區(qū)域的尺寸相同或者小于對應的平面有源區(qū)域的尺寸。由于不同的設計規(guī)則應用于平面結構布局和FinFET結構布局，所以生成的FinFET有源區(qū)域通?；谠O計規(guī)則進行變化。例如，兩個有源區(qū)域可以在FinFET布局中非常緊密但在平面布局中不緊密。圖3示出了平面有源區(qū)域(341、343、345和347)以及對應的FinFET有源區(qū)域(301、303、305和307)的一些實例。在每個實例中，F(xiàn)inFET有源區(qū)域寬度小于由其生成該FinFET有源區(qū)域的平面有源區(qū)域寬度；然而，有源區(qū)域的長度相同。在操作19中，F(xiàn)inFET有源區(qū)域相匹配，并且生成每個FinFET有源區(qū)域中的芯軸。由于鰭的數量和位置可以影響FinFET的電特性，所以無論何時從平面結構布局中檢測出對稱圖案，都盡可能接近地匹配FinFET有源區(qū)域?？梢酝ㄟ^反射的鏡像、通過旋轉的旋轉圖像或者通過平移獲得對稱圖案。在一個實例中，平面單元可以包括多個恰好相同的平面有源區(qū)域。然后，盡可能地匹配對應的FinFET有源區(qū)域，以在每個FinFET有源區(qū)域內具有恰好相同數量和相同位置的鰭，使得每個FinFET的電特性和布局環(huán)境也相同。在另一實例中，平面單元可以包括相互作為鏡像的多個平面有源區(qū)域。然后，也使對應的FinFET有源區(qū)域匹配，使得鰭的圖案為關于(across)相同的單元對稱線(mirror line)的鏡像。在又一實例中，平面單元可以包括相互為旋轉圖像的多個平面有源區(qū)域。然后，也使對應的FinFET有源區(qū)域匹配，使得鰭的圖案相互為旋轉圖像?？梢灾饐卧蛘咧鹩性磪^(qū)域來進行匹配。因此，多個平面單元可以恰好相同，對應的FinFET單元也匹配,使得對應的FinFET單元具有相同數量和位置的鰭。平面單元相互可以為鏡像或旋轉圖像。在這些情況下，使對應的FinFET單元匹配，使得其中的鰭在鏡像或旋轉圖像處具有相同的數量。圖2示出了用于半導體制造商的FinFET有源區(qū)域匹配和芯軸生成工藝。半導體制造商可以訪問或不訪問IC設計的分層結構，因此可以不具有來自平面結構布局的單元信息。如上所討論的，可以分析平面結構布局以確定單元和分層信息。然而，多組單元和分·層信息可以用于有根據地描述相同的平面結構布局。因此，用于匹配單元的工藝對于半導體制造商和IC設計者來說可能不同，前者有時候不具有用于Cl設計或部分IC設計的分層信息。在操作213中，使用在圖IA的操作17中生成的FinFET有源區(qū)域限定FinFET單元和/或FinFET邊界。與FinFET邊界類似，F(xiàn)inFET單元可以包括一個或多個FinFET有源區(qū)域。FinFET單元還可以包括一個或多個FinFET邊界。FinFET單元和FinFET邊界之間的差別為如何在其中生成芯軸。FinFET邊界可以僅具有一個芯軸生成點。如果多于一個的話，則FinFET邊界中的所有FinFET有源區(qū)域都通過設計規(guī)則接合在一起以共享一組等間隔的鰭。換句話說，一個FinFET邊界的FinFET有源區(qū)域中獨立生成的鰭將違背諸如間隔和寬度的設計規(guī)則。作為實例，一個FinFET邊界可以包括兩個FinFET有源區(qū)域，兩個FinFET有源區(qū)域在溝道方向(與鰭平行)或溝道寬度方向(與柵極平行)上太靠攏。然后，這些FinFET有源區(qū)域被限定到FinFET邊界中。在操作215中，分析每個FinFET單元以確定其是否對稱或具有對稱FinFET邊界。根據結果，在FinFET單元中不同地生成芯軸。圖3示出了具有不同種類的對稱性的四個FinFET有源區(qū)域301、303、305和307的對稱FinFET單元300。四個FinFET有源區(qū)域被FinFET邊界311、313、315和317包圍。FinFET有源區(qū)域303是FinFET有源區(qū)域301的鏡像，其中對稱線333在溝道寬度方向上。溝道方向橫跨柵極，因此，與柵極351和353垂直。溝道寬度方向與溝道方向垂直，并且與柵極351和353平行。FinFET有源區(qū)域305為FinFET有源區(qū)域301的鏡像，其中，對稱線331在溝道方向(與柵極351和353垂直)上。FinFET有源區(qū)域305還是FinFET有源區(qū)域303的180度旋轉圖像。FinFET有源區(qū)域307是FinFET有源區(qū)域303或305的鏡像，其中，用于303的對稱線331在溝道方向上或者用于305的對稱線333在溝道寬度方向上。FinFET有源區(qū)域307還是FinFET有源區(qū)域301的180度旋轉圖像。FinFET單元300是對稱的，因為這些FinFET有源區(qū)域均通過旋轉或反射對稱。注意，不要求100%的對稱。如果FinFET有源區(qū)域基本對稱(如85 %以上或90 %以上的對稱)，則可以以匹配方式生成芯軸。確定FinFET單元是否對稱的另一方法涉及關于不同中心線(例如，對稱線331和333)將在FinFET單元中的各個點進行比較。如果FinFET單元具有反射對稱，則橫跨一條中心線的點應該相同。在FinFET單元300的實例中，橫跨任一條中心線的點都相同。如果FinFET單元或FinFET邊界具有相對于中心線的反射對稱，則中心線為對稱線。根據技術節(jié)點，足夠數量的樣本點進行比較以確保對稱，但不要求絕對對稱。例如，如果85%以上或90 %以上的樣本點相同，則可以說FinFET單元對稱并且可以以匹配方式生成芯軸。為了匹配芯軸并從而確保這些FinFET有源區(qū)域具有類似的電特性，生成芯軸使得如果FinFET有源區(qū)域翻轉回或旋轉回原始圖像，則FinFET有源區(qū)域內的芯軸相同。換句話說，較長的芯軸與FinFET有源區(qū)域的較長邊緣均相等間隔。由于芯軸間距在所有FinFET邊界中均相同，所以如果生成較長的芯軸以與FinFET有源區(qū)域的較長邊緣等間隔，則所有的其他芯軸也匹配。芯軸生成的一種方法為根據芯軸生成點來生成芯軸。從芯軸生成點開始向右到達 FinFET邊界的下一角部，生成第一邊緣芯軸。根據特定的芯軸間距(其基于技術節(jié)點和所使用的光刻技術來限定)向上生成連續(xù)的芯軸。使用該方法，如果總是選擇FinFET邊界的左下角作為芯軸生成點，則將在FinFET邊界311和315中生成非匹配芯軸。因此，為了匹配芯軸，改變芯軸生成點以確保匹配。使用FinFET邊界311和315作為實例，如果點321和323 (均為FinFET邊界的左下角)被用作生成點，則所得到的芯軸將在FinFET有源區(qū)域301和305中不匹配。然而，如圖3所示，如果用于FinFET邊界315的生成點偏移到點325，則所得到的芯軸將匹配。圖4示出了具有不同種類的對稱的四個FinFET有源區(qū)域401、403、405和407的另一對稱FinFET單元400。四個FinFET有源區(qū)域被FinFET邊界411、413、415和417包圍。FinFET有源區(qū)域401和FinFET邊界411與FinFET有源區(qū)域407和FinFET邊界417具有平移對稱。FinFET有源區(qū)域403和FinFET邊界413與FinFET有源區(qū)域405和FinFET邊界415具有平移對稱。FinFET有源區(qū)域403和405與FinFET邊界413和415 —起還是FinFET有源區(qū)域401和FinFET邊界411的180度旋轉圖像。注意，在FinFET單元400中，關于中心線431和433不對稱。FinFET單元400是對稱的，因為這些FinFET邊界均通過平移或通過旋轉對稱。注意，不要求100%的對稱。如果FinFET有源區(qū)域基本對稱(如85%以上或90%以上的對稱)，則可以以匹配方式生成芯軸。圖5A和圖5B示出了分別僅具有一個FinFET邊界501和531的FinFET單元500和530。在圖 5A 中，F(xiàn)inFET 邊界 501 包括四個 FinFET 有源區(qū)域 503、505、507 和 509。FinFET單元500和FinFET邊界501不是對稱的。注意，該FinFET邊界通過反射不對稱，因為關于中心線511和513沒有形成鏡像。然而，F(xiàn)inFET有源區(qū)域505和509是FinFET有源區(qū)域503的旋轉圖像，類似地，F(xiàn)inFET有源區(qū)域503和507也是505的旋轉圖像。FinFET單元中的FinFET有源區(qū)域都不能以匹配方式生成，這是因為它們共享FinFET邊界。如果FinFET邊界僅包含F(xiàn)inFET有源區(qū)域503和509或者僅包括FinFET有源區(qū)域505和507，則可以通過根據中心線513生成的芯軸來匹配有源區(qū)域。如圖5A所示，F(xiàn)inFET有源區(qū)域503和509的長邊邊緣與對應的芯軸521和523等距。即使如果這些FinFET有源區(qū)域在不同的FinFET邊界中而使它們對稱，但是FinFET有源區(qū)域507不能與FinFET有源區(qū)域503匹配，并且509不能與FinFET有源區(qū)域505匹配。在這種情況下，如果FinFET有源區(qū)域可以充分隔開以位于不同的FinFET邊界中(例如，503和509在一個FinFET邊界中且FinFET有源區(qū)域505和507在另一個FinFET邊界中)，則可以匹配FinFET有源區(qū)域。在許多情況下，分隔由于與附近部件的干擾(使其他FinFET邊界合并(merge))而不可能或者因為相關聯(lián)的部件還需要移動(例如，因此，接觸件需要重新布線)而引起更多問題。因此，該方法將評價分隔是否可能，如果不能，則生成芯軸使得至少兩個FinFET有源區(qū)域具有匹配芯軸。圖5B示出了包含兩個FinFET有源區(qū)域533和539的FinFET邊界531，其中，可以匹配FinFET有源區(qū)域?？梢酝ㄟ^根據中心線543生成的芯軸匹配有源區(qū)域533和539，這是因為FinFET有源區(qū)域相互為旋轉圖像。如圖5B所示，F(xiàn)inFET有源區(qū)域533和539的長邊邊緣與對應的芯軸551和553等距。在FinFET邊界內沒有附加FinFET有源區(qū)域，可以調節(jié)圖5B中的芯軸以使FinFET有源區(qū)域匹配。在FinFET邊界中存在對稱線的情況下，計算FinFET邊界偏移以找到從中可以關 于對稱線生成對稱芯軸的FinFET生成點。芯軸中心、芯軸空間中心(兩個芯軸之間的空間)或鰭(與芯軸邊緣的計算距離)可以位于對稱線上?？紤]到最終的FinFET結構，對稱線是其上方和下方的部件基本相同的線。因此，該線不能夠任意地橫跨部件但是可以對半劃分部件。因此，該對稱線上方的一半部件和該對稱線的一半部件基本相同?？梢詫Π肭懈畹牟考樾据S和鰭。雖然在制造工藝中的該階段鰭不是FinFET布局的部分，但可以進行計算使得通過計算與芯軸邊緣的偏離而使鰭以對稱線為中心。計算FinFET邊界偏移以偏移芯軸生成點，使得預期的部件位于對稱線上方。再次參照圖2，如果在操作215中發(fā)現(xiàn)FinFET單元對稱和/或具有對稱FinFET邊界，則根據FinFET單元中FinFET有源區(qū)域的數量和FinFET單元中FinFET邊界區(qū)域的數量，在圖2中示出了三種可能性。在操作217中，如果對稱FinFET單元僅具有一個對稱FinFET邊界，則可以在FinFET單元中生成芯軸以創(chuàng)建內部對稱的FinFET邊界。圖6示出了操作217的實例。在圖6中，F(xiàn)inFET單元600僅包括一個FinFET邊界601，其具有一個FinFET有源區(qū)域603。FinFET有源區(qū)域603通過旋轉對稱；FinFET有源區(qū)域603橫跨中心線611或613的部分相互為旋轉圖像。因此，生成芯軸以創(chuàng)建內部對稱FinFET有源區(qū)域，使得芯軸609和607的邊緣相對于FinFET有源區(qū)域的“短延伸”邊緣(左上邊緣631和右下邊緣633)具有相同的距離，并且芯軸621和623相對于FinFET有源區(qū)域的“長延伸”邊緣(右上邊緣635和左下邊緣637)具有相同距離。操作217的對稱FinFET邊界還可以包括多于一個的FinFET有源區(qū)域。圖7示出了操作217的另一實例。在圖7中，F(xiàn)inFET單元700僅包括一個FinFET邊界701，其具有四個FinFET有源區(qū)域703、705、707和709。FinFET邊界701通過反射對稱；FinFET邊界701橫跨中心線711或713的部分相互為鏡像。因此，生成芯軸以創(chuàng)建內部對稱FinFET邊界，使得芯軸721和723的邊緣與FinFET邊界701的對稱線713具有相同的距離，并且如果鏡像在翻轉后，則生成的FinFET有源區(qū)域在相同位置包括相同的芯軸。再次參照圖2，在操作219中，如果對稱FinFET單元具有許多FinFET邊界，則在FinFET單元中生成芯軸以創(chuàng)建芯軸使得FinFET單元內部對稱。圖3是可應用于操作219的FinFET單元的實例。在FinFET單元300中生成芯軸，使得FinFET單元300相對于對稱線331和相對于對稱線333內部對稱。操作223覆蓋FinFET單元自身不是內部對稱但包括對稱FinFET邊界的情況。在操作223中，在FinFET單元中生成芯軸使得創(chuàng)建對稱FinFET邊界，每一個都具有相同數量和位置的芯軸。圖4是這種FinFET單元的實例。由于圖4中的一些FinFET邊界是其他FinFET邊界的旋轉圖像，所以FinFET單元400本身不對稱。然而，生成芯軸使得每個FinFET邊界都可以在翻轉后或在旋轉后與對稱對方相同。圖8是FinFET單元不內部對稱但包括對稱FinFET邊界811、815和817的另一實例。雖然FinFET邊界811和817是彼此的旋轉圖像，但FinFET邊界815內部對稱。因此，這些FinFET邊界的每一個的芯軸都獨立生成，使得FinFET邊界811和817的旋轉圖像具有匹配的芯軸。在FinFET邊界815中，根據內部對稱線(未示出)生成芯軸。注意，在一些情況下，圖8的結構可以分組為三個不同的FinFET單元而不是一個。再次參照圖2，在操作225中，F(xiàn)inFET單元可以進行分組。分組的FinFET單元彼 此相同或者具有一個上述對稱特性。例如，一個FinFET單元可以為相同組中的另一 FinFET單元的旋轉圖像或鏡像。在操作227中，可以生成或調節(jié)組中每個FinFET單元中的芯軸，使得芯軸匹配。在操作229中，在所有剩余的FinFET邊界中生成芯軸。剩余的FinFET邊界是在布局中的別處不具有對稱對方的FinFET邊界。此時可以根據設計規(guī)則檢查包括芯軸的FinFET結構布局。再次參照圖1A，在生成所有芯軸之后，剩余的操作被稱為后工藝。在后工藝操作21中，調節(jié)芯軸、邊界或FinFET有源區(qū)域以優(yōu)化FinFET有源區(qū)域。此時可以根據設計規(guī)則檢查包括芯軸的FinFET結構布局。違背設計規(guī)則(design rule violation)可以是FinFET有源區(qū)域可能在其中僅具有一個鰭。由于光刻和蝕刻工藝限制而不能制造該結構。通過增加附加鰭來固定這些FinFET。通常，這可以通過偏移FinFET邊界以避免形成單個鰭的FinFET有源區(qū)域或者在不存在空間限制的情況下通過增加FinFET有源區(qū)域大小來實現(xiàn)。注意，F(xiàn)inFET邊界的偏移會使得FinFET邊界中的其他FinFET有源區(qū)域的芯軸變得不匹配，但是擴展FinFET有源區(qū)域大小不會引起失配。如上所述，每個FinFET有源區(qū)域都在平面結構布局中具有相對平面有源區(qū)域。由于FinFET結構改變自身晶體管的電特性，所以期望通過優(yōu)化寬度和貝塔比使所有晶體管的電特性大約改變相同量?？梢栽诟叨认嗟然蝾愃频男兄信渲眉尚酒?IC)器件中的晶體管。從平面結構布局到FinFET結構布局的轉換可以保持該高度，其不會與芯片上的垂直尺寸混淆。高度方向與FinFET的鰭和襯底平行，并且與柵極垂直。因此，對于從平面結構布局轉換的FinFET結構布局，鰭長度大約與平面晶體管的高度相同。由于這種行構造，鰭長度通常不在轉換中進行調節(jié)?？梢哉{節(jié)晶體管寬度以優(yōu)化諸如定時和功率的電特性。由于FinFET是三維的，所以FinFET的有效寬度大于對應的平面晶體管。除有源區(qū)域的寬度之外，有效FinFET寬度還包括鰭的突出部分的兩倍。換句話說，鰭的突出部分添加至FinFET的有效寬度。因此，F(xiàn)inFET上更多的鰭意味著與對應平面晶體管相比更大的寬度差。FinFET有源區(qū)域寬度是指有效FinFET有源區(qū)域寬度。寬度比是FinFET有源區(qū)域寬度與對應平面有源區(qū)域寬度的比率。改變FinFET有源區(qū)域寬度可以改變寬度比?？梢酝ㄟ^改變鰭的數量、通過改變突出的鰭的量以及通過改變有源區(qū)域大小來改變FinFET有源區(qū)域寬度。貝塔數在IC設計中將晶體管對的p型晶體管的寬度與n型晶體管的寬度進行比較。由于P型晶體管和n型晶體管具有不同的電特性，所以電路的貝塔數通過使相反導電性的晶體管具有不同寬度來減少差異。貝塔比是FinFET對與平面晶體管對的貝塔數的比率。分析并優(yōu)化寬度比和貝塔比，以確保所得到的FinFET結構布局可以實現(xiàn)IC設計者預期的期望電性能。換句話說，從平面結構布局到FinFET結構布局的轉換應該維持p型晶體管和n型晶體管之間的相對差，并在總體上使電性能提高大約相同的量。作為工藝901，在圖9A中示出后操作工藝21的細節(jié)。在操作913中，提取和分析用于平面布局的平面有源區(qū)域寬度。確定每個平面有源區(qū)域寬度。根據原始平面結構布局是否遵循設計規(guī)則以及程度如何，該操作可以為簡單工藝，因為平面有源區(qū)域寬度可以具 有很少的變化，大多數平面有源區(qū)域對應于一種變化。然而，在許多情況下，平面有源區(qū)域具有非矩形形狀或者沒有間距(on pitch)，要求更多的分析。在操作915中，接收指定的寬度比?？梢酝ㄟ^轉換來確定指定的寬度比或者由IC設計者輸入指定的寬度比。通常，期望特定性能從FinFET轉換獲益。IC設計者可以提供要求實現(xiàn)預期性能優(yōu)點的指定寬度比作為輸入，但是大于I的任何寬度比都會生成這種工作器件。此外，不同的指定寬度比可以用于不同種類的功能，諸如用于邏輯或存儲或模擬單元。指定寬度比還可以是在轉換算法中的常數，例如，確定大于約I. 9、大約I. 9或者大約1.8的寬度比以為FinFET提供良好的電特性改善同時對于大多數晶體管大小來說可以實現(xiàn)。隨著晶體管寬度的減小，添加另一鰭以增加FinFET有源區(qū)域寬度的能力減小。對于具有兩個鰭的最小FinFET，可以實現(xiàn)小于I. 9 (例如，I. 3)的寬度比而不會顯著增加FinFET有源區(qū)域大小。注意，在寬度比為1.9時，有效晶體管寬度與平面形式相比增加90%。在操作917中，計算最優(yōu)FinFET有源區(qū)域寬度。通過使平面有源區(qū)域寬度乘以指定寬度比來計算該最優(yōu)寬度。在操作919中，根據最優(yōu)FinFET有源區(qū)域寬度，在每個FinFET有源區(qū)域中生成芯軸?？梢允褂闷矫嬗性磪^(qū)域大小來計算可使用標準芯軸間距插入FinFET有源區(qū)域中的芯軸的數量。每個芯軸形成兩個鰭。一半芯軸可以用于形成FinFET有源區(qū)域的奇數個的鰭。在一些情況下，需要放大FinFET有源區(qū)域，以生成額外芯軸/鰭以滿足寬度比。對于其他晶體管，因為FinFET有源區(qū)域寬度超過最優(yōu)FinFET有源區(qū)域寬度，所以可以減小FinFET有源區(qū)域大小。如果存在空間而不違背任何設計規(guī)則，則可以僅放大FinFET有源區(qū)域。根據設計規(guī)則，在相鄰的FinFET有源區(qū)域之間要求最小間隔。該最小間隔管理一組FinFET有源區(qū)域是否必須在相同的FinFET邊界中，因為允許在FinFET邊界內(而不是在邊界之間)的較小間隔。在一些情況下，可以通過使FinFET邊界與相鄰的FinFET邊界合并來放大FinFET有源區(qū)域。在其他情況下，可以不放大FinFET有源區(qū)域，因為這樣做會違背設計規(guī)則。然后，不太理想的FinFET有源區(qū)域寬度用于該FinFET有源區(qū)域。在除使用寬度比進行優(yōu)化之外或者任選地從使用寬度比進行優(yōu)化開始實施的操作921至925的獨立集合中，還使用貝塔比調節(jié)和優(yōu)化芯軸?？梢栽诓僮?21中接收指定貝塔比。如所討論的，貝塔數表示P型晶體管和n型晶體管之間的相對晶體管寬度。貝塔比表示FinFET和對應平面晶體管之間的貝塔數的比。為了保持如所設計的P型晶體管和n型晶體管之間的關系，指定貝塔比通常為大約I或大約1.05。最佳貝塔比范圍可以從大約0. 85至大約I. 15，或者從大約0. 7至大約I. 4。類似于寬度比，貝塔比可以為來自用于轉換的IC設計者的輸入，或者可以為轉換實體的一部分。此外，可以獨立指定用于不同類型的單元功能(即，邏輯、外圍)的貝塔比范圍，或者存儲單元可以均具有不同的指定貝塔比范圍。在操作923中，計算用于FinFET對和對應平面晶體管對的貝塔數。如果首先發(fā)生貝塔比優(yōu)化，則計算可以使用來自操作 919的最優(yōu)FinFET有源區(qū)域寬度或者來自先前操作中的芯軸生成的未優(yōu)化FinFET有源區(qū)域寬度。貝塔數為晶體管對(通常為p型導電性與n型導電性)的有效寬度的比。在晶體管成對遵循簡單規(guī)則的大多數情況下，相反導電性的晶體管可以定位為在相同單元中彼此相鄰或相對。在一些情況下，可以基于連接性(配線)找到晶體管對，相反導電性的晶體管可能不彼此緊接。在又一些其他情況下，晶體管可以看起來是獨立的。對于單個晶體管，可以使用相反導電性的附近晶體管的特定寬度或平均寬度來計算貝塔數。通過比較用于FinFET對的貝塔數和對應平面晶體管對的貝塔數來計算FinFET貝塔數與平面晶體管對貝塔數的貝塔比。在操作925中，如果貝塔比在指定范圍之外，則在FinFET有源區(qū)域中調節(jié)芯軸，使得貝塔比在指定貝塔比范圍內。調節(jié)芯軸包括通過移動芯軸添加或減去鰭，改變有源區(qū)域的大小以包括更多或更少用于鰭的空間。注意，為了提高貝塔比，一個或多個鰭可以添加至P型FinFET或者從n型FinFET中去除。為了減小貝塔t匕，可以進行相反操作?？梢詫嵤└鞣N操作來調節(jié)芯軸。如果應該增加一個或多個鰭，則可以通過偏移芯軸生成點來移動芯軸，從而創(chuàng)建用于一個或多個鰭的空間。這可以通過移動FinFET邊界來實現(xiàn)。圖9B和圖9C示出了移動FinFET邊界創(chuàng)建用于一個或多個鰭的空間的一個實例。圖9B包括FinFET邊界953內的FinFET有源區(qū)域951。如果如圖所示形成芯軸，則FinFET有源區(qū)域951將創(chuàng)建一個鰭955 (以虛線示出)。除了具有稍微偏移的FinFET邊界963，圖9C示出了相同的FinFET有源區(qū)域(大小和形狀)961。圖9C的結構將使用相同大小和形狀的FinFET有源區(qū)域961創(chuàng)建兩個鰭965。偏移FinFET邊界會偏移芯軸生成點。在一些情況下，不可以移動FinFET邊界，因為其他FinFET有源區(qū)域位于相同的FinFET邊界內，由此當移動FinFET邊界時，會影響其他FinFET有源區(qū)域。在其他情況下，應該增加多于一個的鰭。在這些情況下，如果空間在設計規(guī)則下允許，則可以擴展FinFET有源區(qū)域。如果可以去除一個或多個鰭，則還可以通過偏移芯軸生成點來移動芯軸，以去除用于一個或多個鰭的空間而不改變FinFET有源區(qū)域的大小。如果寬度比允許，則可以使FinFET有源區(qū)域更小。芯軸調節(jié)操作的一種變型例涉及FinFET邊界和FinFET有源區(qū)域的部分擴展。設計規(guī)則可以不允許用于整個鰭的FinFET有源區(qū)域的擴展，但是在一些情況下，可以實施部分擴展。圖9D和圖9E示出了結合這些情況的實例。圖9D包括FinFET邊界933內的FinFET有源區(qū)域931。FinFET有源區(qū)域931將創(chuàng)建5個鰭，包括3個短鰭935和兩個長鰭937。圖9E示出了具有擴展FinFET邊界943的擴展FinFET有源區(qū)域941。在頂部邊緣上進行擴展。FinFET有源區(qū)域941創(chuàng)建6個鰭，包括2個短鰭945和4個長鰭947。調節(jié)不僅創(chuàng)建一個額外鰭，而且還通過在一種方向上擴展FinFET有源區(qū)域來將短鰭轉換為長鰭，在該方向上具有使得FinFET有源區(qū)域邊緣短于FinFET有源區(qū)域長度的突出。寬度比和貝塔比的優(yōu)化可以導致沖突調節(jié)。IC設計者可以通過使用多于一個的值對這些優(yōu)化模式進行排序以實現(xiàn)優(yōu)化設計。例如，在第一循環(huán)中，在使用較寬范圍(即，0.7至I. 4)優(yōu)化貝塔比之前，可以將寬度比優(yōu)化為較小數(S卩，I. 8)。在優(yōu)化貝塔比之后且如果作為結果沒有減小對應寬度比，則可以使用較窄的范圍(即，0.85至I. 15，或者大約I)優(yōu)化貝塔比，或者使用所有可用空間來使寬度比最大。在使寬度比最大之后，可以進行最終檢查以確保沒有使貝塔比太大。如果貝塔比超過范圍最大數，則可以再次調節(jié)FinFET芯軸?？梢愿鶕O計優(yōu)先順序，各種選項可用。例如，如果 轉換為FinFET結構布局對作為主要目的的降低功率使用進行優(yōu)先排序，則只要貝塔比在較寬的可允許范圍內，就可以使寬度比最大。再次參照圖1A，操作21的FinFET有源區(qū)域優(yōu)化可以與操作19的芯軸生成和匹配同時發(fā)生或者發(fā)生在反饋循環(huán)中。寬度比和貝塔比優(yōu)化可能使優(yōu)化的FinFET有源區(qū)域與另一 FinFET有源區(qū)域(在操作19中匹配的)失配。在這些情況下，如果間隔和FinFET邊界允許，則還可以調節(jié)匹配的FinFET有源區(qū)域以重新匹配優(yōu)化的FinFET有源區(qū)域。如果不能調節(jié)匹配的FinFET有源區(qū)域以通過間隔和FinFET邊界重新匹配優(yōu)化的FinFET有源區(qū)域，尤其在所生成的晶體管具有顯著差異的電特性的情況下，則可以將該不一致報告給設計者。操作21的FinFET有源區(qū)域優(yōu)化還可以包括處理非矩形FinFET邊界的步驟。非矩形鰭邊界可以擴展為具有鰭末端的至少一個直邊的圖案。其他非矩形邊界(例如，包括非矩形晶體管的那些)可以獨立過濾和檢查以將工藝設計成流線型。在生成用于包圍FinFET有源區(qū)域的所有FinFET邊界的芯軸之后，在操作23中生成偽芯軸圖案。FinFET偽區(qū)域中、FinFET邊界周圍以及空區(qū)域中的偽芯軸的使用全局地改進了光刻控制，尤其是改進了 CD控制和芯軸的線端變圓和線端縮短對器件輪廓的影響，并減小了負載效應的工藝問題，諸如在后續(xù)操作中引起密集和空區(qū)域之間的蝕刻率的差異的低芯軸密度和不均勻性。只要不發(fā)生與其他部件的干擾以及沒有違背設計規(guī)則，偽芯軸就插入所有周圍的FinFET邊界并全局地插入剩余的空空間。圖10示出了根據本公開內容的各個實施例的偽芯軸圖案生成方法1001。在操作1013中，限定對應于平面?zhèn)螀^(qū)域的多個FinFET偽區(qū)域。如上所討論的，在平面結構布局中提供平面?zhèn)螀^(qū)域和平面有源區(qū)域。在操作1015中，在FinFET偽區(qū)域周圍限定FinFET邊界，并且在這些FinFET邊界中生成芯軸。即使在IC設計中沒有最終使用FinFET偽區(qū)域，偽區(qū)域也仍然可以影響主要器件的電特性。FinFET偽區(qū)域中的芯軸數量和芯軸位置與其他偽芯軸相比不是很重要。通常，在與FinFET有源區(qū)域中的芯軸間距相同的特定芯軸間距處生成芯軸。在操作1017中，在每個FinFET邊界的頂部和/或底部生成偽芯軸。FinFET邊界的頂部和/或底部的偽芯軸改進了 FinFET邊界內的FinFET的光刻控制和蝕刻操作。由于制造工藝，F(xiàn)inFET邊界的端部、或者外部、芯軸可以具有不均勻寬度并且可以不是直的。通過將端部芯軸做成偽芯軸，改進了 FinFET邊界內的芯軸的均勻性和形狀。如果間隔允許，則一個偽芯軸以間距(on pitch)被添加至FinFET邊界的頂部和/或底部。具有間距的偽芯軸與FinFET邊界中的剩余芯軸隔開的距離與其他芯軸相互隔開的距離相同。至少要求端部芯軸和相鄰部件之間的偽芯軸插入間隔。偽芯軸插入間隔為最小界線間間距(minimum run to run space)加上一個芯軸間距。最小界線間間距被定義為一種距離，小于該距離的情況下制造工藝不能形成相鄰部件邊。其他最小間距包括最小端部間間距和最小界線端部間距。這些最小間距通常通過技術節(jié)點來限定并依賴于所使用的光刻工藝。端部間最小間距為相鄰部件的端部(諸如兩個芯軸的端部)之間的最小距離。界線端部最小間距為相鄰部件的邊和端部(諸如垂直方向上芯軸的邊與水平方向上芯軸的端部)的最小距離。如果FinFET邊界中的端部芯軸(頂部芯軸或底部芯軸)與相鄰部件之間的距離大于偽芯軸插入間隔，則可以在空間中插入至少一個芯軸而不違背最小界線間間距。在用于每個FinFET邊界的偽芯軸插入的一個循環(huán)之后，可以在操作1019中任選地生成FinFET邊界的頂部和/或底部處的附加偽芯軸。具有偽芯軸的優(yōu)點由于插入的附加偽芯軸而減少。因此，在插入附加偽芯軸之前發(fā)生評價用于偽芯軸插入的每個FinFET邊 界的至少一個循環(huán)。圖11示出了根據操作1017和1019的示例性FinFET邊界。圖11包括FinFET邊界111U1113和1115。在操作1017中，因為FinFET邊界1111和相鄰部件之間的距離大于偽芯軸插入間隔，所以在FinFET邊界1111的頂部生成偽芯軸1121，并且在FinFET邊界1111的底部生成另一個偽芯軸1123。偽芯軸1121和1123和相鄰芯軸之間的間距與FinFET邊界1111內的芯軸的間距相同。然而，對于FinFET邊界1113，因為芯軸之間的空間1103小于偽芯軸插入間隔，所以不能插入頂部偽芯軸。因此，對于FinFET邊界1113僅插入底部偽芯軸。對于FinFET邊界1115，插入頂部偽芯軸1127和底部偽芯軸1129。在操作1019中，如果間隔可用，則插入附加偽芯軸。在圖11的實例中，F(xiàn)inFET邊界僅在底部位置處具有可用空間，所以生成偽芯軸1131。在另一實例中，距離1103大于偽芯軸插入間隔?？梢栽诳臻g1103中插入一個偽芯軸。如圖11所示，F(xiàn)inFET邊界1111已經具有底部偽芯軸，以及FinFET邊界1113沒有頂部偽芯軸。在空間1103中插入偽芯軸作為1113的頂部偽芯軸改善了用于FinFET邊界1113內的芯軸的芯軸均勻性和形狀。在空間1103中插入偽芯軸作為1111的附加底部偽芯軸也改善了用于FinFET邊界1111內的芯軸的芯軸均勻性和形狀，但是不如1113的改進的程度大。因此，在該實例中，在空間1103中應該生成用于FinFET邊界1113的偽頂部芯軸。再次參照圖10，在操作1023中，擴展非矩形FinFET邊界中的短芯軸。非矩形FinFET邊界的實例包括圖11的1111、1113和1115。在空間允許的情況下，擴展非矩形FinFET邊界中的較短芯軸。圖12示出了根據本公開內容的各個實施例的擴展一個或多個短芯軸的非矩形FinFET邊界1211。非矩形FinFET邊界1211包括具有短邊和長邊的非矩形FinFET有源區(qū)域1201。所生成的芯軸在FinFET有源區(qū)域1201的短邊附近較短以及在FinFET有源區(qū)域1201的長邊附近較長。在至少一個實施例中，只要根據設計規(guī)則允許間隔約束，短邊附近的較短芯軸被擴展到與長芯軸相同的長度。在該實施例中，擴展芯軸1221和1223被添加至現(xiàn)有的短芯軸以使得添加以后的芯軸與剩余芯軸具有相同長度。在另一實施例中，一次擴展一個短芯軸。在該實施例中，首先利用擴展件1221來擴展與FinFET有源區(qū)域1201的短邊最近的第一短芯軸。在利用擴展件1223擴展第二短芯軸之前，可以首先進行其他偽芯軸操作，諸如在附近FinFET邊界的頂部和/或底部添加偽芯軸以及所生成芯軸的第一邊擴展件。由于工藝改進減小了與FinFET有源區(qū)域邊緣的偽芯軸部分的距離，所以在該實施例中首先生成與FinFET有源區(qū)域邊緣最近的擴展件1221。在添加第二擴展件1223之前生成其他偽芯軸添加件和擴展件。圖12還示出了頂部偽芯軸1203以及兩個底部偽芯軸1205和1207。在一些實施例中，添加空間允許的那么多頂部偽芯軸和那么多底部偽芯軸。在其他實施例中，在第一循環(huán)中僅添加一個頂部偽芯軸和一個底部偽芯軸。在至少一次生成所有其他偽芯軸和擴展件之后，可以添加第二頂部偽芯軸和第二底部偽芯軸。再次參照圖10，在操作1025中，擴展所生成芯軸的一端或兩端。通常，鰭端部(作為芯軸端部)具有與鰭和芯軸的中間部分稍微不同的寬度。芯軸的小寬度差會產生一對非平行鰭，這將會引起電特性的未知變化，諸如芯軸的線端變圓和變短。即使生成芯軸的長度長于FinFET邊界以確保工藝緩沖，但擴展芯軸端部進一步通過確保FinFET有源區(qū)域中的鰭的長度方向上具有相同寬度來改進工藝控制。如同其他類型的偽芯軸，第一擴展將實現(xiàn) 大多數工藝改進，并減少了后續(xù)擴展的效果。在操作1025中，只要間隔允許就擴展所生成芯軸的一端或兩端。在其他實施例中，首先將所生成芯軸的一端或兩端擴展指定的擴展長度。在第二循環(huán)中，只要間隔允許，就進一步擴展所生成的芯軸。如果FinFET邊界與相鄰部件之間的空間大于偽芯軸擴展間隔，則可以向FinFET邊界的那一邊添加擴展件。偽芯軸擴展間隔是芯軸端部與相鄰部件之間的最小間隔，通常為端部間最小間隔。盡可能地擴展芯軸，直到兩個未對準芯軸之間的端部間間隔等于最小端部間間隔。在一些情況下，兩個相鄰芯軸對準，則可以擴展偽芯軸以連接這兩個芯軸?？梢酝ㄟ^IC設計者指定未對準和對準之間的差別。例如，如果兩個芯軸之間的偏移小于IOnm,或者小于5nm，則可以確定這兩個芯軸對準。還可以基于芯軸間距的百分比(例如，小于芯軸間距偏移的20%或小于10% )來確定對準。在一些實施例中，首先通過指定的擴展長度來擴展芯軸。如果間隔大于偽芯軸擴展件和最小間隔，則添加一個擴展件將使得芯軸端部和相鄰部件之間的間隔大于最小間隔。如果間隔小于偽芯軸擴展間隔，則添加一個擴展件將導致違背最小間隔，因為所得到的間隔將小于最小間隔，在這些情況下，擴展芯軸直到剩余間隔為最小間隔?？梢栽诓僮?023的擴展短芯軸之前或之后進行操作1025。圖11和圖12都包括根據本公開內容的各個實施例的說明擴展概念的實例。在圖11中，擴展芯軸1127僅在一側被添加至FinFET邊界1111的芯軸。FinFET有源區(qū)域1111和1115的芯軸沒有對準。擴展件1127的端部與FinFET邊界1115的芯軸之間的距離1107處于最小間隔要求。注意，圖11不包括偽芯軸1123擴展件。在一些實施例中，可以在擴展件1127之后添加偽芯軸1123。在其他實施例中，擴展件沒有被添加至預先存在的偽芯軸。在又一些實施例中，只要空間允許，擴展件被添加至與相同的FinFET邊界相關聯(lián)的所有芯軸，包括偽芯軸。在這些實施例中，擴展件1127將被添加至偽芯軸1123。圖11還示出了來自不同F(xiàn)inFET有源區(qū)域的芯軸對準的實施例。FinFET有源區(qū)域1113和1116具有對準的芯軸。所以擴展芯軸直到如圖所示利用擴展件1133連接芯軸為止。
圖12示出了 FinFET邊界1211的任一側上的第一芯軸擴展件1231和1233。圖12示出了獨立擴展長度被首先用于擴展芯軸的實施例。一個擴展長度被添加至FinFET邊界1211的芯軸的兩端上的芯軸。注意，短芯軸擴展件1221和1223也都被擴展。在一些實施例中，在擴展短芯軸之后生成芯軸擴展件，使得只要間隔允許，擴展的短芯軸也被擴展。然而，注意，第二底部偽芯軸1215沒有被示出擴展。在一個實例中，在第一芯軸擴展件1231和1233之后添加第二底部偽芯軸1215。在該情況下，附加偽芯軸1215可以具有擴展長度(1231、1213和1233的長度)或者具有原始長度(僅1213的長度)。在另一實例中，在擴展件1231和1233之前添加第二底部偽芯軸1215 ;然而，因為間隔不允許，所以擴展件沒有被添加至偽芯軸1215。再次參照圖10，在任選操作1027中，可以再次擴展所擴展芯軸的一端或兩端。在指定擴展長度中進行擴展的實施例中，在進行第一擴展之后，第二循環(huán)進一步擴展芯軸。這在圖12中示出。第二擴展件1235被添加至與FinFET邊界1211相關聯(lián)的芯軸的擴展部分1231。如果擴展芯軸的端部和相鄰部件之間的間隔大于偽芯軸擴展間隔，則可以添加該第二擴展件。換句話說，可以發(fā)生附加擴展直到芯軸擴展的端部與相鄰部件之間的間隔達到最小端部間間隔。在一些實施例中，對于芯軸的一端滿足間隔要求但另一端不滿足，所以只·有向具有空間的端部添加擴展件。在特定實施例中，空間僅可用于一些芯軸而不是可用于所有芯軸。在這些情況下，因為不是所有芯軸都具有足夠空間，所以可以僅對具有空間的那些芯軸或者不對芯軸添加擴展件。再次參照圖10，在任選操作1209中，可以從FinFET偽區(qū)域中去除芯軸以創(chuàng)建空間，該空間用于操作1017的頂部或底部偽芯軸、操作1023的短芯軸的擴展件或操作1025的芯軸端部的擴展件。IC設計者可以為插入和/或去除的偽芯軸的每一種類型確定優(yōu)先順序。通常，偽區(qū)域內的芯軸相對于芯軸擴展件具有優(yōu)先權。在一些情況下，頂部或底部偽芯軸可以相對于偽區(qū)域中的芯軸具有優(yōu)先權。如所討論的，插入FinFET偽區(qū)域以對應于平面?zhèn)螀^(qū)域。在這些區(qū)域中不形成有源器件。然而，從偽區(qū)域中去除一個或多個芯軸以產生用于其他偽芯軸的空間必須小心權衡，因為改變偽區(qū)域中的圖案會具有其他效應。圖13包括示例性說明。圖13是包括FinFET邊界1301、1303和1305的部分布局。FinFET邊界1305包括FinFET偽區(qū)域1307。如圖所示，F(xiàn)inFET邊界1305生成有包括芯軸1319的5個芯軸。在特定實施例中，去除芯軸1319以產生用于芯軸擴展件1327的空間，使得1301的芯軸在一端擴展指定的擴展長度，并且FinFET邊界1303的短芯軸1329被擴展芯軸擴展件1325。不去除芯軸1319，就不能添加芯軸擴展件1327，因為芯軸擴展件1327和芯軸1319之間的間隔小于最小間隔。類似地，芯軸1319與芯軸擴展件1325之間的間隔小于最小間隔。去除芯軸1319允許生成附加偽擴展件，其中，偽擴展件具有改進工藝效果的較大可能性。在其他實施例中，不去除偽芯軸1319并且不添加偽芯軸1327。再次參照圖10，在操作1031中，在空區(qū)域插入全局偽芯軸。全局偽芯軸不與任何FinFET邊界相關聯(lián)，但是遵循連續(xù)片段中的全局芯軸間距。全局偽芯軸與周圍部件之間的間隔遵循用于最小間隔的相同設計規(guī)則。生成任何長度或分離長度的全局偽芯軸。在所有空區(qū)域中生成全局偽芯軸以填充整個布局，直到進一步的添加會違背最小間隔要求為止。通常，全局偽芯軸與它們包圍的芯軸平行。然而，全局偽芯軸可以是水平或垂直的，換句話說，與大批芯軸平行或垂直或者平行和垂直的組合。類似于芯軸擴展，如果全局偽芯軸與FinFET有源區(qū)域內的芯軸對準，則可以形成全局偽芯軸連接至FinFET有源區(qū)域內的芯軸。如果全局偽芯軸沒有與FinFET有源區(qū)域內的芯軸對準，則必須保持適當的最小間隔。圖13示出了全局偽芯軸的三個不同區(qū)域。頂部區(qū)域包括4種不同長度的7個芯軸。在不違背最小間隔規(guī)則的情況下盡可能長地生成芯軸。然而，由于工藝限制，對全局偽芯軸要求最小芯軸長度。在至少一個實施例中，所有全局偽芯軸都放置在可用空間內，然后去除太短的所有偽芯軸。全局偽芯軸還可以從器件的“禁止區(qū)域”去除，例如，從密封環(huán)區(qū)域和外圍區(qū)域中去除。在其他實施例中，僅在對于大于最小芯軸長度的芯軸長度存在足夠空間的情況下放置全局偽芯軸以滿足工藝限制。因此，間隔1351和1355大于界線間最小間隔且小于偽芯軸插入間隔，并且間隔1357大于端部間間隔且小于偽芯軸擴展間隔。類似地，相互按照間距生成全局偽芯軸的右下區(qū)域。間隔1353將偽芯軸1313與全局偽芯軸1343分離并且大于或等于界線間最小間隔且小于偽芯軸插入間隔。全局偽芯
軸的第三區(qū)域包括兩個芯軸并填充圖13中的剩余空空間。圖13是根據本公開內容的各個實施例的用于布局部分的各種偽芯軸操作的示例性結果。圖13的布局部分包括FinFET邊界1301，其包括兩個FinFET有源區(qū)域。一個FinFET有源區(qū)域為非矩形形狀，另一個FinFET有源區(qū)域為矩形。這兩個FinFET有源區(qū)域位于相同的FinFET邊界1301中，因為它們太接近而不具有獨立生成的芯軸。FinFET邊界1303包括一個非矩形FinFET有源區(qū)域。FinFET邊界1305包括FinFET偽區(qū)域1307。作為圖10的方法1001的實例，對圖13的FinFET邊界應用各種操作。在操作1013中，限定FinFET偽區(qū)域1307。在操作1015中，限定FinFET邊界1305并生成包括芯軸1319的5個芯軸。在操作1017中，如果端部芯軸(最頂部的芯軸或最底部的芯軸)與相鄰部件之間的間隔大于偽芯軸插入間隔，則在FinFET邊界的頂部和/或底部生成一個芯軸。在操作1017中，對于FinFET邊界1301，在頂部插入一個偽芯軸1311以及在底部插入一個偽芯軸1313。對于FinFET邊界1303，插入頂部偽芯軸1315和底部偽芯軸1317。注意，插入的偽芯軸具有與FinFET邊界內的最近芯軸相同的長度。因為FinFET邊界1305包圍FinFET偽區(qū)域1307，所以在FinFET邊界1305中沒有插入偽芯軸。在圖13的實例中，不實施任選操作1019。在操作1023中，通過添加擴展件1323和1321來擴展FinFET邊界1301的短芯軸。對于FinFET邊界1303，由于FinFET邊界1305中的芯軸1319的擴展件之間的間隔而不擴展短芯軸。在應用于圖13的操作1025中，在FinFET邊界1301的芯軸的一端生成包括1331和1327的芯軸擴展件。用于操作1025的芯軸擴展件可以應用于或不應用于在操作1023中擴展的短芯軸。在FinFET邊界1301的實例中，在擴展件1323和1321上不生成芯軸擴展件。然而，對于FinFET邊界1303，在芯軸(包括用于第一短芯軸1329的擴展部分1325)的一端上生成包括1333的芯軸擴展件。在芯軸(包括兩個短芯軸的)的另一端上生成包括1335的芯軸擴展件。注意，第二短芯軸沒有在左側擴展，因為第二短芯軸與FinFET邊界1305的第二芯軸以及可能與FinFET偽區(qū)域1307的接近。還應該注意，與FinFET偽區(qū)域(諸如FinFET邊界1305的那些)相關聯(lián)的芯軸在操作1025中不擴展。芯軸擴展不連接來自FinFET有源區(qū)域1301和1303的芯軸，因為芯軸沒有對準。在任選操作1027中，如果空間允許，則芯軸擴展件可以增加指定的擴展長度。在圖13的實例中，擴展件1331或擴展件1333的附加指定擴展長度使剩余空間小于最小空間。換句話說，擴展1331和1333的最近端部之間的水平距離小于偽芯軸擴展間隔，所以不生成附加擴展件。在一些實施例中，可以生成附加擴展件直到擴展件1331和1333的最近端部之間的水平距離達到最小間隔。與操作1023相關聯(lián)地討論操作1029。可以以除圖10所示的順序之外的順序來實施這些操作1013和1029。然而，在插入與FinFET邊界相關聯(lián)的所有偽芯軸和擴展件之后實施操作1031。在操作1031中，在布局的所有剩余空空間中插入全局偽芯軸。在圖13中，插入全局偽芯軸的三個區(qū)域，頂部區(qū)域開始于芯軸1341，左下區(qū)域開始于芯軸1343，以及右下區(qū)域開始于芯軸1345。再次參照圖10，在操作1033中，可以輸出布局的結果?？梢砸愿鞣N機器可讀形式(根據其可以制造光掩模)來輸出布局。通常使用的格式包括圖形數據系統(tǒng)II(GDSII)和OASIS。還可以輸出進一步修改的布局，以通過添加其他部件或進行設計規(guī)則檢查(DRC)和驗證來制造布局。通常使用的DRC軟件包括Mentor Graphics的Calibre、Synopsys的Hercules、Cadence Desigh System 的 Diva、Dracula、Assura 和 PVS0在各個實施例中，當平面接觸件在FinFET部分的外部或者不充分接觸或落在 FinFET部分中時，可以如圖IA的操作25所示生成新金屬層。如所討論的，根據寬度優(yōu)化的結果，F(xiàn)inFET有源區(qū)域可以大于、小于或等于平面有源區(qū)域。當FinFET有源區(qū)域小于對應的平面有源區(qū)域時，平面接觸件可以位于FinFET有源區(qū)域的外部，或者平面接觸件在FinFET有源區(qū)域內不具有足夠的接合區(qū)域(landing area)。解決接觸件接合問題的一種方式為重新定位接觸件；然而，這種重新定位涉及對后續(xù)金屬層(例如，Ml金屬層)的改變，其中，互連布線相應發(fā)生變化。此外，對Ml層的改變還會引起其他層的變化，例如Ml金屬層上方的通孔層。如所討論的，避免對現(xiàn)有光掩模的變化，換句話說，晶體管層上方的層的布局的變化，因為除重新設計這些層的額外時間和努力之外這些變化還會顯著增加制造成本。根據本公開內容的各個實施例，生成新金屬層MO來解決接觸件接合問題。MO金屬層將FinFET的源極或漏極區(qū)域連接至來自平面布局的接觸件。MO金屬層在與晶體管柵極相同的層中或者該MO金屬層與晶體管柵極相比具有與襯底的相同距離。在直接位于MO金屬層上方的層中形成來自平面布局的平面接觸件。圖14B在一個FinFET有源區(qū)域的截面中示出了這些層和新金屬層MO。在有源區(qū)域層1451中，與柵極氧化物1437和柵極1439一起在襯底1431中形成源極和漏極區(qū)域(1433和1435)。柵極結構可以為已知類型中的一種，包括多晶硅柵極或高k金屬柵極。隔離件1441沉積在包括氧化物1437和柵極材料1439的柵疊層的周圍。MO金屬線1443位于與柵疊層(1437和1439)相同的層1453中。接觸層1455位于MO金屬層和柵極結構的上方，該MO金屬層包括將柵極連接至上面的金屬部件1449的接觸件1447和將MO金屬線1443連接至上面的金屬部件1459的接觸件1445。金屬部件1449和1459位于Ml金屬層1457中。圖14A示出了根據本公開內容的各個方面的用于形成MO金屬層的方法1401。來自圖IA的操作17的限定對應于平面有源區(qū)域的FinFET有源區(qū)域，在操作1415中使用匹配操作以及寬度比和貝塔比優(yōu)化以確定至少一個或一些FinFET有源區(qū)域是否小于對應的平面有源區(qū)域。如果FinFET有源區(qū)域大于平面有源區(qū)域，則接觸件將以它們在平面有源區(qū)域中的相同方式落在FinFET有源區(qū)域中。因此，在FinFET有源區(qū)域小于對應的平面有源區(qū)域的這些情況下，MO金屬層解決了接合問題。然而，如果使用MO金屬層，則對于工藝和SPICE模型條件，可以將MO金屬層用于布局中的所有FinFET的源極/漏極區(qū)域中的所有接觸件。在操作1417中，進一步的確定多個平面接觸件中的至少一些是否沒有充分接觸對應的FinFET有源區(qū)域。僅因為有源區(qū)域較小，所以沒有必要表示接觸件位于FinFET有源區(qū)域的外部。通常，接觸件可以落在晶體管的源極或漏極區(qū)域內的任何位置。當接觸件遠離平面有源區(qū)域的一個邊緣時，發(fā)生沒有接合問題。當考慮工藝裕度、設計規(guī)則、FinFET邊界內接觸件的全包圍時，在接觸件接合在FinFET的邊緣右側的情況下，沒有接合也是個問題。圖15示出了根據本公開內容的各個實施例的這些接觸件沒有接合問題中的一些。設計規(guī)則可以限制MO線在相互之間以及與其他部件的最小間隔方面如何彼此相關。例如，可以指定MO金屬線的端部之間的最小間隔。這些最小間隔(端部間、端部與界線以及界線間)可以與其他部件(諸如芯軸)的最小間隔相同。圖15示出了根據芯軸間距均相等隔開的多個芯軸1501。示出了四個FinFET有源區(qū)域1507和對應的平面有源區(qū)域1505。在布局上還示出晶體管柵極1503，這些晶體管柵 極中的一些在其上具有接觸件1517。圖15包括各種接觸件1511、1515和1513。所有接觸件都完全位于對應的平面有源區(qū)域內；然而，它們中的一些接觸件(諸如接觸件1511)完全位于FinFET有源區(qū)域的外部；一些其他接觸件(諸如接觸1513)部分位于FinFET有源區(qū)域中；以及又一些接觸件(諸如接觸件1515)完全位于FinFET有源區(qū)域內。根據接觸件相對于FinFET有源區(qū)域的位置，在圖14A的操作1419中創(chuàng)建將接觸件連接至對應FinFET有源區(qū)域的金屬層。在圖15中示出了金屬層的某些實例。對于完全位于FinFET有源區(qū)域外部的接觸件，諸如1525的金屬線用于使接觸件1511與FinFET有源區(qū)域的源極/漏極區(qū)域連接。對于部分位于FinFET有源區(qū)域外部的接觸件，諸如1523的金屬線用于確保接觸件和FinFET有源區(qū)域的對應區(qū)域之間的良好連接。對于完全位于FinFET有源區(qū)域內部的接觸件，諸如1521的金屬線可用于或可以不用于增加導電接觸面積。圖15的各條金屬線在概觀圖和截面中與柵極結構平行。換句話說，如圖14B所示，用于MO金屬層的金屬線與晶體管柵極相比距離襯底相同的距離。作為晶體管柵極的金屬線與鰭上方的襯底平行。因此，不向集成電路器件添加附加材料層。圖16示出了根據本公開內容的各個實施例的金屬層的另一實例。圖16中的一些金屬線具有與FinFET溝道方向上的部分金屬線以及FinFET溝道寬度方向上的部分金屬線垂直的部分(諸如金屬線1625)。金屬線1625使接觸件1611與FinFET有源區(qū)域的部分連接。平面有源區(qū)域1623包括定位接觸件1611的T形突出。注意，圖16的布局具有與圖15相比少了一個圖案化的晶體管柵極。金屬接觸件1611不能利用適當的晶體管柵極來形成，因為金屬線和晶體管柵極共面。當接觸件不能與平行于晶體管柵極的金屬線直接連接時，具有垂直部分的金屬線(諸如1611)可以定位在金屬布局中的各個位置。在圖15和圖16中，即使接觸件直接位于FinFET的多個部分的上方，也可以形成金屬線以增加接觸面積。形成這些金屬線具有增加金屬線圖案密度的附接優(yōu)點，并且可以增加MO金屬布局中的所有金屬線的均勻性。此外，MO金屬層可以具有特定集合的設計規(guī)則以遵循工藝考慮。例如，MO金屬線可以具有指定的最小端部間間隔、界線間間隔、長度、寬度、與柵極接觸件的最小間隔以及與柵極結構的最小間隔。再次參照圖14A，在操作1421中，金屬線可以位于多個FinFET偽區(qū)域的金屬層中。雖然FinFET偽區(qū)域不形成用在集成電路中的晶體管，但在FinFET偽區(qū)域中具有金屬線或偽金屬線可以通過增加MO金屬層中的這些金屬線的圖案密度來提高工藝均勻性。在操作1425中，金屬層布局可以被轉印至用于在晶圓上形成圖案的光掩模。該光掩模相對于平面IC設計來說是新的。換句話說，為了不通過移動接觸件改變用于其他層的光掩模，創(chuàng)建新的光掩模?？梢栽谛纬蓶艠O之前或之后，形成金屬層。再次參照圖1A，注意，可以同時或不同時實施操作23和25。雖然在操作25的金屬層生成中使用優(yōu)化的FinFET有源區(qū)域，但操作23的偽圖案不使 用。因此，操作23的偽圖案和操作25的金屬層可以相互獨立生成。在特定情況下，如果所有的平面接觸件都位于FinFET有源區(qū)域內，則可以不需要金屬層。最終，在操作27中輸出FinFET結構布局。布局的輸出可以包括各種驗證操作，諸如設計規(guī)則檢查、布局對照電路圖檢查、圖案質量檢查以及人工檢查。在設計規(guī)則檢查期間，針對可制造的設計規(guī)則來檢查所有布局。任何剩余的違背設計規(guī)則都將被標出并且可以通過獨立工藝來固定。在LVS檢查中，根據FinFET布局創(chuàng)建網絡表并且對照根據平面布局創(chuàng)建的網絡表進行檢查。將自動生成用于設計者要進行SPICE模擬的基于原始平面網絡表和FinFET布局的FinFET網絡表。設計者可以在SPICE模擬之后想要修改一些器件的鰭數量來實現(xiàn)更好的性能或功率的降低。通過確保在平面晶體管到FinFET轉換的過程中沒有丟失信息(沒有丟失層或數據類型)來確保層連續(xù)。此外，LVS檢查確保沒有不想要的短路、開路和部件(器件)或參數的失配。在圖案質量檢查中，由于工藝變化，對潛在光刻圖案化熱點分析圖案。對于人工檢查的審閱(IC設計者最后一次審閱布局)標記這些熱點。以一種用于IC布局的通用格式(包括⑶SII流格式(圖形數據系統(tǒng))或OASIS (打開藝術品系統(tǒng)交換標準))來輸出布局。IC布局的輸出通常被稱為設計定案。在制造開始之前可以通過原始IC設計者檢查輸出。可以通過專用布局發(fā)生器來實施平面布局到FinFET布局轉換工藝過程中的圖IA的各種操作。圖17是布局發(fā)生器1700(或布局生成機器)的簡化示意圖。布局發(fā)生器1700包括可用于實施上面結合各個附圖討論的布局轉換工藝的機器或工具。在實施例中，布局發(fā)生器1700包括存儲器存儲部件1710和處理器部件1720。存儲器存儲部件1710是非短暫有形計算機可讀存儲介質。例如，計算機可讀存儲介質可以包括硬盤驅動器或CD-ROM。計算機可讀存儲介質可以實現(xiàn)為單個工作站的部分或這可以實現(xiàn)為中央服務器的部分。計算機可讀存儲介質存儲可以由處理器部件1720所實施的指令。如上所述，這些指令包含用于實施將具有平面器件的初始布局轉換為具有FinFET器件的布局的各種步驟。在一個實施例中，指令包含以下這些算法，每一種都可以實施為計算機程序的一部分。一種這樣的算法實現(xiàn)為實施限定與來自平面結構布局的平面有源區(qū)域相對應的多個FinFET有源區(qū)域。另一種算法被實現(xiàn)為實施確定FinFET單元是否對稱。又一種算法被實現(xiàn)為實施根據用于特定FinFET邊界的芯軸生成點來生成芯軸。再一種算法被實現(xiàn)為對于所生成的FinFET有源區(qū)域實施優(yōu)化寬度比和貝塔比。從計算機可讀存儲介質取出包含這些算法的指令傳送給處理器部件1720來實施。在實施之后，處理器部件1720生成具有FinFET的新布局。換句話說，通過實施包含上述算法的指令，來自初始布局的平面器件被轉換為新布局中的FinFET。具有FinFET的新布局可以存儲在存儲器存儲部件1710中，應該理解，附加算法可以包括在指令中作為該布局轉換工藝的一部分。這些附加算法對應于上述各種方法。還應該理解，具有FinFET器件的新布局可以發(fā)送給光掩模制造商，使得可以制造對應于新布局的光掩模。本文所述的公開內容的實施例提供了多種優(yōu)點，應該理解，其他實施例可以提供其他不同優(yōu)點，并且對于任何實施例來說不要求特定優(yōu)點。例如，任何給定的布局(諸如平面器件布局)可以使用本文所討論的方法自動轉換為FinFET結構布局。生成初始布局的實體(例如，設計室)不需要具有必要工具來實施FinFET布局并且不需要擔心滿足FinFET設計規(guī)則。實施上述布局轉換的實體(例如，工廠)將以無縫方式進行從平面器件到FinFET器件的布局轉換。這能夠使生成初始布局的實體在實施初始布局方面具有更大的靈活性。在又一些實施例中，本文所討論的各種方法和布局可以被生成初始平面布局的實體所使用，以將平面布局轉換為FinFET布局。盡管詳細描述了示例性實施例及其優(yōu)點，但應該理解，在不背離由所附權利要求 所限定的公開內容的精神和范圍的情況下，可以進行各種改變、替換和變化。此外，本申請的范圍不限于說明書中描述的工藝、機器、制造、材料組分、裝置、方法和步驟的特定實施例。本領域的技術人員應該容易地從公開中理解，可以根據公開利用現(xiàn)有或稍后開發(fā)的實施與本文所描述對應實施例基本相同的功能或實現(xiàn)基本相同的結果的工藝、機器、制造、材料組分、裝置、方法和步驟。因此，所附權利要求用于在它們的范圍內包括這些工藝、機器、制造、材料組分、裝置、方法或步驟。
權利要求
1.ー種生成包括FinFET結構布局的集成電路(IC)設計的方法，所述方法包括 接收用于IC設計的平面結構布局，所述平面結構布局包括多個平面有源區(qū)域和多個平面?zhèn)螀^(qū)域； 限定多個FinFET有源區(qū)域和多個FinFET偽區(qū)域，所述多個FinFET有源區(qū)域和所述多個FinFET偽區(qū)域對應于所述平面有源區(qū)域和所述平面?zhèn)螀^(qū)域； 限定多個FinFET邊界，每個FinFET邊界都包括ー個或多個FinFET有源區(qū)域； 生成用于所述多個FinFET有源區(qū)域和所述多個FinFET偽區(qū)域的多個芯軸； 對于每個FinFET邊界，如果FinFET邊界和相鄰部件之間的間隔大于偽芯軸插入間隔，則生成偽芯軸，所述偽芯軸與所述FinFET邊界的頂部和/或底部生成的芯軸平行；以及對于每個FinFET邊界，擴展生成的芯軸的一端或兩端； 輸出FinFET結構布局。
2.根據權利要求I所述的方法，還包括 對于每個FinFET邊界，在FinFET邊界的頂部和/或底部生成偽芯軸之后，在FinFET邊界的頂部和/底部生成附加偽芯軸，直到附加偽芯軸和相鄰部件之間的間隔小于所述偽芯軸插入間隔。
3.根據權利要求I所述的方法，其中，擴展生成的芯軸的一端或兩端包括 對于與相鄰FinFET邊界中生成的芯軸對準的ー個FinFET邊界中生成的芯軸，擴展所述芯軸直到FinFET邊界中生成的芯軸連接為止， 對于不與相鄰FinFET邊界中生成的芯軸對準的ー個FinFET邊界中生成的芯軸，擴展芯軸直到所述FinFET邊界和相鄰部件之間的間隔大約為最小間隔。
4.根據權利要求I所述的方法，其中，擴展生成的芯軸的一端或兩端包括 對于每個FinFET邊界，將生成的芯軸的一端或兩端擴展指定的擴展長度，并且 擴展擴展部直到芯軸擴展部的端部與相鄰部件之間的間隔達到最小間隔。
5.根據權利要求I所述的方法，還包括 在FinFET結構布局的空區(qū)域中插入全局偽芯軸，其中，所述全局偽芯軸的端部芯軸與最近的部件隔開至少最小間隔，以及其中，所述全局偽芯軸的芯軸端部與最近的部件隔開至少最小間隔。
6.根據權利要求I所述的方法，其中，所述多個FinFET邊界包括多個FinFET邊界，所述多個FinFET邊界具有第一定向的柵極結構和第二定向的柵極結構，所述第二定向與所述第一定向垂直。
7.根據權利要求I所述的方法，其中，在擴展所生成的芯軸的一端或兩端之前，生成所述FinFET邊界的頂部和/或底部的偽芯軸。
8.根據權利要求I所述的方法，還包括 在生成偽芯軸之前以及在擴展生成的芯軸的一端或兩端之前，加長FinFET邊界中的短芯軸，直到ー個FinFET邊界中的所有芯軸都具有相同長度或者直到短芯軸的一端或兩端與相鄰部件之間的間隔為最小間隔。
9.ー種生成包括FinFET結構布局的集成電路(IC)設計的方法，所述方法包括 接收用于IC設計的平面結構布局，所述平面結構布局包括多個平面有源區(qū)域和多個平面?zhèn)螀^(qū)域；限定多個FinFET有源區(qū)域和多個FinFET偽區(qū)域，所述多個FinFET有源區(qū)域和所述多個FinFET偽區(qū)域對應于平面有源區(qū)域和平面?zhèn)螀^(qū)域； 限定多個FinFET邊界，每個FinFET邊界都包括一個或多個FinFET有源區(qū)域； 生成用于所述多個FinFET邊界的多個芯軸； 對于具有不同長度芯軸的每個FinFET邊界，加長與長芯軸相鄰的一個或多個短芯軸，直到一個FinFET邊界的所有芯軸都具有相同長度或者直到一個或多個短芯軸的一端或兩端與相鄰部件之間的間隔達到最小間隔； 生成用于所述多個FinFET偽區(qū)域的多個芯軸，直到FinFET偽區(qū)域中的芯軸的端部芯軸與相鄰部件之間的距離小于偽芯軸摻入間隔；以及輸出FinFET結構布局。
10.一種生成包括FinFET結構布局的集成電路(IC)設計的方法，所述方法包括 接收用于IC設計的平面結構布局，所述平面結構布局包括多個平面有源區(qū)域和多個平面?zhèn)螀^(qū)域； 限定多個FinFET有源區(qū)域和多個FinFET偽區(qū)域，所述多個FinFET有源區(qū)域和所述多個FinFET偽區(qū)域對應于平面有源區(qū)域和平面?zhèn)螀^(qū)域； 限定多個FinFET邊界，每個FinFET邊界都包括一個或多個FinFET有源區(qū)域； 生成用于所述多個FinFET有源區(qū)域和所述多個FinFET偽區(qū)域的多個芯軸； 在FinFET結構布局的空區(qū)域中插入全局偽芯軸，其中，所述全局偽芯軸的端部芯軸與最近的部件隔開至少指定的偽芯軸最小間隔，以及其中，所述全局偽芯軸的芯軸端部與最近的部件隔開至少指定的偽芯軸端部最小間隔；以及輸出所述FinFET結構布局。
全文摘要
公開了用于根據用于具有平面晶體管的器件的第一布局生成用于具有FinFET的器件的布局的方法。分析平面布局，并以匹配方式生成對應的FinFET結構。然后優(yōu)化生成的FinFET結構?？梢栽隍炞C和輸出FinFET布局之前生成偽圖案和新金屬層。本發(fā)明還提供了用于將平面設計轉換為FinFET設計的系統(tǒng)和方法。
文檔編號G06F17/50GK102760179SQ201210124959
公開日2012年10月31日 申請日期2012年4月25日 優(yōu)先權日2011年4月29日
發(fā)明者萬幸仁, 張智勝, 林以唐, 謝銘峰 申請人:臺灣積體電路制造股份有限公司