專利名稱：Usb/uart接口復(fù)用電路及使用該電路的電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子終端領(lǐng)域，特別是涉及一種USB/UART接口復(fù)用電路及使用該電路的電子設(shè)備。
背景技術(shù)：
在電子設(shè)備中，USB (Universal Serial BUS，通用串行總線)協(xié)議作為一種廣泛應(yīng)用的數(shù)據(jù)傳輸方式，設(shè)置在手機(jī)、PDA (Person al Digital Assistant,個(gè)人數(shù)字助理)、平板電腦以及筆記本等各種電子設(shè)備中，電子設(shè)備往往設(shè)置有USB接口，以供USB數(shù)據(jù)線連入，從而實(shí)現(xiàn)電子設(shè)備與USB數(shù)據(jù)線之間的數(shù)據(jù)傳輸。USB數(shù)據(jù)線包括VBUS線、D+線、D-線以及GND端口。而在一些改進(jìn)型的USB數(shù)據(jù)線中，更設(shè)置有ID端口，其中，VBUS線可提供5V的直流電壓，D+線和D-線用于傳輸差分?jǐn)?shù)據(jù)，GND端口接地，ID端口可供電子設(shè)備檢測(cè)USB數(shù)據(jù)線是否連入到電子設(shè)備的USB接口中。另外，UART(Universal Asynchronous Receiver/Transmitter,通用異步接收 /發(fā)送裝置)協(xié)議在電子設(shè)備的開發(fā)調(diào)試中也得到廣泛的應(yīng)用，電子設(shè)備往往設(shè)置有UART接口，以供UART數(shù)據(jù)線連入，從而實(shí)現(xiàn)電子設(shè)備與UART數(shù)據(jù)線之間的數(shù)據(jù)傳輸。UART數(shù)據(jù)線至少包括RXT線和TXD線，RXT線用于接收串行數(shù)據(jù)，TXD用于發(fā)送串行數(shù)據(jù)。若在電子設(shè)備上既設(shè)置USB接口，又設(shè)置UART接口，則需在電子設(shè)備上設(shè)置兩個(gè)接口，如此一來(lái)將會(huì)使得電子設(shè)備的外觀受到影響，且不能滿足電子設(shè)備的薄型化需求。

發(fā)明內(nèi)容
本發(fā)明主要解決的技術(shù)問(wèn)題是提供一種USB/UART接口復(fù)用電路及使用該電路的電子設(shè)備，能夠復(fù)用USB接口和UART接口，從而滿足電子設(shè)備的薄型化需求，并減少接口數(shù)量，從而美化外觀。本發(fā)明為解決技術(shù)問(wèn)題而采用的一個(gè)技術(shù)方案是提供一種USB/UART接口復(fù)用電路，包括對(duì)外接口，包括第一端口、第二端口以及第三端口，對(duì)外接口設(shè)置為與USB標(biāo)準(zhǔn)接口配合，在連接USB數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入對(duì)外接口時(shí)，第一端口與USB數(shù)據(jù)線的VBUS線連接以從VBUS線獲取預(yù)定電壓值，第二端口與USB數(shù)據(jù)線的D+線連接，第三端口與USB數(shù)據(jù)線的D-線連接，在連接UART數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入對(duì)外接口時(shí)，第一端口懸空，第二端口與UART數(shù)據(jù)線的RXT線連接，第三端口與UART數(shù)據(jù)線的TXD線連接；處理芯片，包括URXT/GPI0復(fù)用引腳、UTXD/GPI0復(fù)用引腳、USB_DM引腳以及USB_DP引腳，其中，URXT/GPI0復(fù)用弓丨腳在設(shè)置為URXT端口時(shí)，用于獲取外部串行數(shù)據(jù)，UTXD/GPI0復(fù)用弓丨腳在設(shè)置為UTXD端口時(shí)，用于發(fā)送內(nèi)部串行數(shù)據(jù)，USB_DM引腳和USB_DM引腳用于傳輸U(kuò)SB數(shù)據(jù)的差分信號(hào)；第一模擬開關(guān)，包括第一端、第二端、第三端以及第四端，第一端與第二端口連接，第二端與USB_DM引腳連接，第三端與URXT/GPI0復(fù)用引腳連接，在第四端獲取到高電平時(shí)，第一端與第二端連接，在第四端獲取到低電平時(shí)，第一端與第三端連接；第二模擬開關(guān)，包括第五端、第六端、第七端以及第八端，第五端與第三端口連接，第六端與USB_DP引腳連接，第七端與UTXD/GPIO復(fù)用端口引腳連接，第八端與第四端連接，在第八端獲取到高電平時(shí)，第五端與第六端連接，在第八端獲取到低電平時(shí)，第五端與第七端連接；分壓電路，包括輸入端和輸出端，輸入端與第一端口連接，輸出端與第四端連接，分壓電路檢測(cè)輸入端以在輸入端的電壓值為預(yù)定電壓值時(shí)，控制輸出端輸出高電平，在輸入端懸空時(shí)控制輸出端輸出低電平。其中，在進(jìn)行調(diào)試時(shí)，處理芯片的URXT/GPI0復(fù)用引腳設(shè)置為URXT端口，UTXD/GPIO復(fù)用引腳設(shè)置為UTXD端口。其中，在調(diào)試完畢后，處理芯片的URXT/GPI0復(fù)用引腳以及UTXD/GPI0復(fù)用弓丨腳設(shè)置為GPIO端口，且設(shè)置GPIO端口輸出OV電壓。其中，對(duì)外接口進(jìn)一步包括第四端口，在連接USB數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入對(duì)外接口時(shí)，第四端口與USB數(shù)據(jù)線的ID端口連接，在連接UART數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入對(duì)外接口時(shí)，第四端口懸空。 其中，對(duì)外接口進(jìn)一步包括第五端口，在連接USB數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入對(duì)外接口時(shí)，第五端口與USB數(shù)據(jù)線的GND端口連接，在連接UART數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入對(duì)外接口時(shí)，第五端口與UART數(shù)據(jù)線的GND端口連接，其中，預(yù)定電壓值為5V。其中，分壓電路包括第一電阻和第二電阻，第一電阻的一端作為輸入端與第一端口連接，第一電阻的另一端與第二電阻的一端連接，第二電阻的另一端接地，第一電阻的另一端作為輸出端進(jìn)一步與第四端連接，第一電阻和第二電阻的電阻值設(shè)置為將預(yù)定電壓值分壓為高電平。其中，第一模擬開關(guān)和第二模擬開關(guān)封裝在同一模擬開關(guān)芯片內(nèi)。其中，處理芯片進(jìn)一步包括電源輸出引腳，第一模擬開關(guān)包括第一電源輸入端，第二模擬開關(guān)包括第二電源輸入端，電源輸出弓I腳分別與第一電源輸入端和第二電源輸入端相連，處理芯片通過(guò)電源輸入引腳向第一模擬開關(guān)以及第二模擬開關(guān)提供電源，以為第一模擬開關(guān)以及第二模擬開關(guān)進(jìn)行供電。本發(fā)明為解決技術(shù)問(wèn)題而采用的另外一個(gè)技術(shù)方案是提供一種電子設(shè)備，該電子設(shè)備包括上述的USB/UART接口復(fù)用電路。區(qū)別于現(xiàn)有技術(shù)的情況，本發(fā)明通過(guò)利用對(duì)外接口的第一端口的狀態(tài)判斷連接USB數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入或是連接UART數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入，并在判斷到連接USB數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入時(shí)利用第一模擬開關(guān)和第二模擬開關(guān)切換通路，使得處理芯片的USB_DM引腳與USB數(shù)據(jù)線的D+線連接，USB_DP引腳與USB數(shù)據(jù)線的D-線連接，從而實(shí)現(xiàn)USB數(shù)據(jù)傳輸；在判斷到連接UART數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入時(shí)利用第一模擬開關(guān)和第二模擬開關(guān)切換通路，使得處理芯片的URXT/GPI0復(fù)用引腳與UART數(shù)據(jù)線的RXT線連接，UTXD/GPI0復(fù)用引腳與UART數(shù)據(jù)線的TXD線連接，從而實(shí)現(xiàn)UART數(shù)據(jù)傳輸。因此，本發(fā)明的技術(shù)方案能夠復(fù)用USB接口和UART接口，從而滿足電子設(shè)備的薄型化需求，并減少接口數(shù)量，從而美化外觀。


圖I是根據(jù)本發(fā)明實(shí)施例的USB/UART接口復(fù)用電路的電路簡(jiǎn)圖2是根據(jù)本發(fā)明實(shí)施例的USB/UART接口復(fù)用電路與連接USB數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口對(duì)接的電路簡(jiǎn)圖；圖3是根據(jù)本發(fā)明實(shí)施例的USB/UART接口復(fù)用電路與連接UART數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口對(duì)接的電路簡(jiǎn)圖；圖4是根據(jù)本發(fā)明實(shí)施例的USB/UART接口復(fù)用電路中的第一模擬開關(guān)的電路功能圖；圖5是根據(jù)本發(fā)明實(shí)施例的USB/UART接口復(fù)用電路中的第二模擬開關(guān)的電路功能圖。
具體實(shí)施例方式首先請(qǐng)一并參見圖I至圖3，其中，圖I是根據(jù)本發(fā)明實(shí)施例的USB/UART接口復(fù)用 電路的電路簡(jiǎn)圖，圖2是根據(jù)本發(fā)明實(shí)施例的USB/UART接口復(fù)用電路與連接USB數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口對(duì)接的電路簡(jiǎn)圖，圖3是根據(jù)本發(fā)明實(shí)施例的USB/UART接口復(fù)用電路與連接UART數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口對(duì)接的電路簡(jiǎn)圖。如圖I所示，本發(fā)明的USB/UART接口復(fù)用電路包括對(duì)外接口 11、處理芯片12、第一模擬開關(guān)13、第二模擬開關(guān)14以及分壓電路15。如圖2所示，對(duì)外接口 11包括第一端口 I、第二端口 2以及第三端口 3，對(duì)外接口11設(shè)置為與USB標(biāo)準(zhǔn)接口配合，在連接USB數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入對(duì)外接口 11時(shí)，第一端口 I與USB數(shù)據(jù)線的VBUS線連接以從VBUS線獲取預(yù)定電壓值，第二端口 2與USB數(shù)據(jù)線的D+線連接，第三端口 3與USB數(shù)據(jù)線的D-線連接。其中，預(yù)定電壓值優(yōu)選為5V。當(dāng)然，其取值范圍取決于USB數(shù)據(jù)線的VBUS線可提供的電壓值，本發(fā)明對(duì)此不作具體限定。如圖3所示，在連接UART數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入對(duì)外接口 11時(shí)，第一端口 I懸空，第二端口 2與UART數(shù)據(jù)線的RXT線連接，第三端口 3與UART數(shù)據(jù)線的TXD線連接。請(qǐng)進(jìn)一步參見圖1，如圖I所示，處理芯片12包括URXT/GPI0復(fù)用引腳121、UTXD/GPIO復(fù)用引腳122、USB_DM引腳123以及USB_DP引腳124，其中，URXT/GPI0復(fù)用引腳121在設(shè)置為URXT端口時(shí)，用于獲取外部串行數(shù)據(jù)，在設(shè)置為GPIO端口時(shí)，用于作為通用基本輸入輸出端200 口，可向外部獲取或輸出電壓。UTXD/GPI0復(fù)用引腳122在設(shè)置為UTXD端口時(shí)，用于發(fā)送內(nèi)部串行數(shù)據(jù)，在設(shè)置為GPIO端口時(shí)，用于作為通用基本輸入輸出端口，可向外部獲取或輸出電壓。USB_DM引腳123和USB_DM引腳123用于傳輸U(kuò)SB數(shù)據(jù)的差分信號(hào)。上述URXT/GPI0復(fù)用引腳121、UTXD/GPI0復(fù)用引腳122的端口選取可通過(guò)設(shè)置處理芯片12的內(nèi)部寄存器值來(lái)選取，其為現(xiàn)有技術(shù)，于此不作贅述。第一模擬開關(guān)13包括第一端COM、第二端NO、第三端NC以及第四端IN，第一端COM與第二端口 2連接，第二端NO與USB_DM引腳123連接，第三端NC與URXT/GPI0復(fù)用引腳121連接，在第四端IN獲取到高電平時(shí)，第一端COM與第二端NO連接，在第四端IN獲取到低電平時(shí)，第一端COM與第三端NC連接。第二模擬開關(guān)14包括第五端COM’、第六端NO’、第七端NC’以及第八端IN’，第五端COM’與第三端口 3連接，第六端NO’與USB_DP引腳124連接，第七端NC’與UTXD/GPI0復(fù)用引腳連接，第八端IN’與第四端IN連接，在第八端IN’獲取到高電平時(shí)，第五端COM’與第六端NO’連接，在第八端IN’獲取到低電平時(shí)，第五端COM’與第七端NC’連接。
分壓電路15包括輸入端100和輸出端200，輸入端100與第一端口 I連接，輸出端200與第四端IN連接，分壓電路15檢測(cè)輸入端100以在輸入端100的電壓值為預(yù)定電壓值時(shí)，控制輸出端200輸出高電平，在輸入端100懸空時(shí)控制輸出端200輸出低電平。具體地，請(qǐng)進(jìn)一步參見圖I至圖3，分壓電路15包括第一電阻Rl和第二電阻R2，第一電阻Rl的一端作為輸入端100與第一端口 I連接,第一電阻Rl的另一端與第二電阻R2的一端連接，第二電阻R2的另一端接地，第一電阻Rl的另一端作為輸出端200進(jìn)一步與第四端IN連接，第一電阻Rl和第二電阻R2的電阻值設(shè)置為將預(yù)定電壓值分壓為高電平。值得注意的是，于此所述的分壓電路僅為本發(fā)明的分壓電路的多種實(shí)現(xiàn)方式中的優(yōu)選方案，其具有簡(jiǎn)單高效，成本低的效果，而現(xiàn)有技術(shù)中可實(shí)現(xiàn)相同功能的電容分壓電路、集成電路等均可作為本發(fā)明的分壓電路，于此不作贅述。本發(fā)明通過(guò)利用對(duì)外接口 11的第一端口 I的狀態(tài)來(lái)判斷連接USB數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入或是連接UART數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入，并在判斷到連接USB數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入時(shí)利用第一模擬開關(guān)13和第二模擬開關(guān)14切換通路，使得處理芯片12的 USB_DM引腳123與USB數(shù)據(jù)線的D+線連接，USB_DP引腳124與USB數(shù)據(jù)線的D-線連接，從而實(shí)現(xiàn)USB數(shù)據(jù)傳輸；在判斷到連接UART數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入時(shí)利用第一模擬開關(guān)13和第二模擬開關(guān)14切換通路，使得處理芯片12的URXT/GPI0復(fù)用引腳121與UART數(shù)據(jù)線的RXT線連接，UTXD/GPI0復(fù)用引腳122與UART數(shù)據(jù)線的TXD線連接，從而實(shí)現(xiàn)UART數(shù)據(jù)傳輸。因此，本發(fā)明的技術(shù)方案能夠復(fù)用USB接口和UART接口，從而滿足電子設(shè)備的薄型化需求，并減少接口數(shù)量，從而美化外觀。請(qǐng)進(jìn)一步參見圖I至圖3，對(duì)外接口 11進(jìn)一步包括第四端口 4和第五端口 5，在連接USB數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入對(duì)外接口 11時(shí)，第四端口 4與USB數(shù)據(jù)線的ID端口連接，第五端口 5與USB數(shù)據(jù)線的GND端口連接。在連接UART數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入對(duì)外接口 11時(shí)，第四端口 4懸空，第五端口 5與UART數(shù)據(jù)線的GND端口連接。因此，連接USB數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口包括端口 I’、端口 2’、端口 3’、端口 4’以及端口 5’，其分別與USB數(shù)據(jù)線的VBUS線、D+線、D-線、ID線以及GND線連接，在連接USB數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入對(duì)外接口 11時(shí)，VBUS線、D+線、D-線、ID線以及GND線分別與對(duì)外接口的第一端口、第二端口、第三端口、第四端口以及第五端口連接。同理，連接UART數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口包括端口 I”、端口 2”、端口 3”、端口 4”以及端口 5”，其中，端口 I”和端口 4”懸空，端口 2”、端口 3”以及端口 5”分別與UART數(shù)據(jù)線的RXT線、TXD線以及GND線連接，在連接UART數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入對(duì)外接口 11時(shí)，RXT線、TXD線以及GND線分別與對(duì)外接口的第二端口、第三端口以及第五端口連接，而第一端口和第四端口懸空。并請(qǐng)參見圖4至圖5，圖4是根據(jù)本發(fā)明實(shí)施例的USB/UART接口復(fù)用電路中的第一模擬開關(guān)13的電路功能圖，圖5是根據(jù)本發(fā)明實(shí)施例的USB/UART接口復(fù)用電路中的第二模擬開關(guān)14的電路功能圖。第一模擬開關(guān)13的電路結(jié)構(gòu)簡(jiǎn)圖如圖4所示，第二模擬開關(guān)14的電路結(jié)構(gòu)簡(jiǎn)圖如圖5所示，因此，第一模擬開關(guān)13和第二模擬開關(guān)14類似于單刀雙擲開關(guān)，其可以用各種現(xiàn)有技術(shù)中可實(shí)現(xiàn)通路切換功能的電路或芯片實(shí)現(xiàn)，本發(fā)明對(duì)此不作具體限定。在本實(shí)施例中，處理芯片12包括電源輸出引腳125,第一模擬開關(guān)13包括第一電源輸入端V+,第二模擬開關(guān)14包括第二電源輸入端V-,電源輸出引腳125分別與第一電源輸入端V+和第二電源輸入端V-相連，處理芯片12通過(guò)電源輸入引腳125向第一模擬開關(guān)13以及第二模擬開關(guān)14提供電源，以為第一模擬開關(guān)13以及第二模擬開關(guān)14進(jìn)行供電。而在本發(fā)明的備選實(shí)施例中，第一電源輸入端V+和第二電源輸入端V-也可直接與電池(圖未示)連接。另外，在本發(fā)明的備選實(shí)施例中，第一模擬開關(guān)13以及第二模擬開關(guān)14可封裝在同一模擬開關(guān)芯片內(nèi)。值得注意的是，如圖3所示，當(dāng)在本發(fā)明中連接UART數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入到對(duì)外接口 11或?qū)ν饨涌?11中沒有插入任何可與其配合的USB標(biāo)準(zhǔn)接口時(shí)，對(duì)外接口 11的第一端口 I懸空，分壓電路15的電壓輸出端200向第一模擬開關(guān)13的第四端IN和第二模擬開關(guān)14的第八端IN’輸出低電平，此時(shí)，第一端COM與第三端NC連接，第五端COM’與第七端NC’連接，即處理芯片12的URXT/GPI0復(fù)用引腳121與UART數(shù)據(jù)線的URXT線連通，UTXD/GPI0復(fù)用引腳122與UART數(shù)據(jù)線的UTXD線連通。由以上分析可知，在對(duì)外接口 11沒有插入任何可與其配合的USB標(biāo)準(zhǔn)接口時(shí)，處 理芯片12的URXT/GPI0復(fù)用引腳121與對(duì)外接口 11的第二端口 2連通，UTXD/GPI0復(fù)用引腳122與對(duì)外接口 11的第三端口 3連通。一般而言，在處理芯片12的URXT/GPI0復(fù)用弓丨腳121若設(shè)置為URXT端口、UTXD/GPI0復(fù)用引腳122設(shè)置為URXT端口時(shí)，由于在UART規(guī)范中，用于傳輸串口數(shù)據(jù)的URXT端口和URXT端口中的一者須上拉到2. 8V。故在對(duì)外接口 11沒有插入任何可與其配合的USB標(biāo)準(zhǔn)接口于其中時(shí)，對(duì)外接口 11的第二端口 2和第三端口 3中的一者會(huì)輸出2. 8V。而在實(shí)際應(yīng)用中，USB規(guī)范要求在連接USB數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入對(duì)外接口11前，對(duì)外接口 11中與USB數(shù)據(jù)線的D+線對(duì)應(yīng)的第二端口 2以及與USB數(shù)據(jù)線的D-線對(duì)應(yīng)的第三端口 3要保持在0V。因此，在處理芯片12的URXT/GPI0復(fù)用引腳121設(shè)置為URXT端口，UTXD/GPI0復(fù)用引腳122若設(shè)置為URXT端口時(shí)，上述實(shí)施例所述的電路在上電工作時(shí)并不能滿足USB規(guī)范。故，本發(fā)明進(jìn)一步作出如下改進(jìn)在進(jìn)行調(diào)試時(shí)，將處理芯片12的URXT/GPI0復(fù)用引腳121設(shè)置為URXT端口，UTXD/GPI0復(fù)用引腳122設(shè)置為UTXD端口。此時(shí)，可在調(diào)試階段充分利用UART傳輸功能在處理芯片12內(nèi)進(jìn)行程序代碼的寫入或刷新，從而保證開發(fā)者能利用本電路的UART數(shù)據(jù)傳輸功能進(jìn)行設(shè)備調(diào)試。而在調(diào)試完畢后，可利用UART傳輸功能在處理芯片12內(nèi)寫入一控制代碼，以控制處理芯片12的URXT/GPI0復(fù)用引腳121以及UTXD/GPI0復(fù)用引腳122設(shè)置為GPIO端口，且設(shè)置GPIO端口輸出OV電壓。此可使得在對(duì)外接口 11沒有插入任何可與其配合的USB標(biāo)準(zhǔn)接口時(shí)，對(duì)外接口 11的第二端口 2和第三端口 3均輸出0V，從而保證本電路滿足USB規(guī)范。由于UART數(shù)據(jù)傳輸功能僅在調(diào)試階段會(huì)被開發(fā)者所使用，在調(diào)試完畢后的出廠階段，消費(fèi)者并不用UART功能對(duì)電路進(jìn)行調(diào)試，因此，在本發(fā)明中，開發(fā)者在利用UART對(duì)電路進(jìn)行調(diào)試完畢后，利用UART傳輸方式在處理芯片12內(nèi)寫入一控制代碼，以控制處理芯片12的URXT/GPI0復(fù)用引腳121以及UTXD/GPI0復(fù)用引腳122設(shè)置為GPIO端口，且設(shè)置GPIO端口輸出OV電壓，使得在對(duì)外接口 11沒有插入任何可與其配合的USB標(biāo)準(zhǔn)接口時(shí)，對(duì)外接口 11的第二端口 2和第三端口 3均輸出0V，可從而保證本電路滿足USB規(guī)范。
本發(fā)明進(jìn)一步公開一種電子設(shè)備，其包括以上所述的USB/UART接口復(fù)用電路。因此，通過(guò)上述公開內(nèi)容，本發(fā)明的技術(shù)方案能夠復(fù)用USB接口和UART接口，從而滿足電子設(shè)備的薄型化需求，并減少接口數(shù)量，從而美化外觀。
以上所述僅為本發(fā)明的實(shí)施例，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說(shuō)明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種USB/UART接口復(fù)用電路，其特征在于，包括 對(duì)外接口，包括第一端口、第二端口以及第三端口，所述對(duì)外接口設(shè)置為與USB標(biāo)準(zhǔn)接口配合，在連接USB數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入所述對(duì)外接口時(shí)，所述第一端口與所述USB數(shù)據(jù)線的VBUS線連接以從所述VBUS線獲取預(yù)定電壓值，所述第二端口與所述USB數(shù)據(jù)線的D+線連接，所述第三端口與所述USB數(shù)據(jù)線的D-線連接，在連接UART數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入所述對(duì)外接口時(shí)，所述第一端口懸空，所述第二端口與所述UART數(shù)據(jù)線的RXT線連接，所述第三端口與所述UART數(shù)據(jù)線的TXD線連接； 處理芯片，包括URXT/GPIO復(fù)用引腳、UTXD/GPIO復(fù)用引腳、USB_DM引腳以及USB_DP引腳，其中，所述URXT/GPIO復(fù)用引腳在設(shè)置為URXT端口時(shí)，用于獲取外部串行數(shù)據(jù)，所述UTXD/GPIO復(fù)用引腳在設(shè)置為UTXD端口時(shí)，用于發(fā)送內(nèi)部串行數(shù)據(jù)，所述USB_DM引腳和USB_DM引腳用于傳輸U(kuò)SB數(shù)據(jù)的差分信號(hào)； 第一模擬開關(guān)，包括第一端、第二端、第三端以及第四端，所述第一端與所述第二端口連接，所述第二端與所述USB_DM引腳連接，所述第三端與所述URXT/GPIO復(fù)用引腳連接，在所述第四端獲取到高電平時(shí)，所述第一端與所述第二端連接，在所述第四端獲取到低電平時(shí)，所述第一端與所述第三端連接； 第二模擬開關(guān)，包括第五端、第六端、第七端以及第八端，所述第五端與所述第三端口連接，所述第六端與所述USB_DP引腳連接，所述第七端與所述UTXD/GPIO復(fù)用端口引腳連接，所述第八端與所述第四端連接，在所述第八端獲取到所述高電平時(shí)，所述第五端與所述第六端連接，在所述第八端獲取到所述低電平時(shí)，所述第五端與所述第七端連接； 分壓電路，包括輸入端和輸出端，所述輸入端與所述第一端口連接，所述輸出端與所述第四端連接，所述分壓電路檢測(cè)所述輸入端以在所述輸入端的電壓值為所述預(yù)定電壓值時(shí)，控制所述輸出端輸出所述高電平，在所述輸入端懸空時(shí)控制所述輸出端輸出所述低電平。
2.根據(jù)權(quán)利要求I所述的USB/UART接口復(fù)用電路，其特征在于，在進(jìn)行調(diào)試時(shí)，所述處理芯片的所述URXT/GPIO復(fù)用弓I腳設(shè)置為URXT端口，所述UTXD/GPIO復(fù)用弓I腳設(shè)置為UTXD端口。
3.根據(jù)權(quán)利要求I所述的USB/UART接口復(fù)用電路，其特征在于，在調(diào)試完畢后，所述處理芯片的所述URXT/GPIO復(fù)用引腳以及UTXD/GPIO復(fù)用弓I腳設(shè)置為GPIO端口，且設(shè)置所述GPIO端口輸出OV電壓。
4.根據(jù)權(quán)利要求I所述的USB/UART接口復(fù)用電路，其特征在于，所述對(duì)外接口進(jìn)一步包括第四端口，在連接USB數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入所述對(duì)外接口時(shí)，所述第四端口與所述USB數(shù)據(jù)線的ID端口連接，在連接UART數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入所述對(duì)外接口時(shí)，所述第四端口懸空。
5.根據(jù)權(quán)利要求4所述的USB/UART接口復(fù)用電路，其特征在于，所述對(duì)外接口進(jìn)一步包括第五端口，在連接USB數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入所述對(duì)外接口時(shí)，所述第五端口與所述USB數(shù)據(jù)線的GND端口連接，在連接UART數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入所述對(duì)外接口時(shí)，所述第五端口與所述UART數(shù)據(jù)線的GND端口連接，
6.根據(jù)權(quán)利要求I所述的USB/UART接口復(fù)用電路，其特征在于，所述預(yù)定電壓值為5V0
7.根據(jù)權(quán)利要求I所述的USB/UART接口復(fù)用電路，其特征在于，所述分壓電路包括第一電阻和第二電阻，所述第一電阻的一端作為所述輸入端與所述第一端口連接，所述第一電阻的另一端作為所述輸出端與所述第二電阻的一端連接，所述第二電阻的另一端接地，所述第一電阻的另一端進(jìn)一步與所述第四端連接，所述第一電阻和第二電阻的電阻值設(shè)置為將所述預(yù)定電壓值分壓為所述高電平。
8.根據(jù)權(quán)利要求I所述的USB/UART接口復(fù)用電路，其特征在于，所述第一模擬開關(guān)和第二模擬開關(guān)封裝在同一模擬開關(guān)芯片內(nèi)。
9.根據(jù)權(quán)利要求I所述的USB/UART接口復(fù)用電路，其特征在于，所述處理芯片進(jìn)一步包括電源輸出引腳，所述第一模擬開關(guān)包括第一電源輸入端，所述第二模擬開關(guān)包括第二電源輸入端，所述電源輸出引腳分別與所述第一電源輸入端和第二電源輸入端相連，所述處理芯片通過(guò)所述電源輸入引腳向所述第一模擬開關(guān)以及第二模擬開關(guān)提供電源，以為所述第一模擬開關(guān)以及第二模擬開關(guān)進(jìn)行供電。
10.一種電子設(shè)備，其特征在于，所述電子設(shè)備包括權(quán)利要求I至9任一項(xiàng)所述的USB/UART接口復(fù)用電路。
全文摘要
本發(fā)明實(shí)施例公開一種USB/UART接口復(fù)用電路及使用該電路的電子設(shè)備，該電路包括對(duì)外接口、處理芯片、第一模擬開關(guān)、第二模擬開關(guān)以及分壓電路，利用對(duì)外接口的第一端口的狀態(tài)判斷連接USB數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入或是連接UART數(shù)據(jù)線的USB標(biāo)準(zhǔn)接口插入，判斷到前者插入時(shí)利用第一模擬開關(guān)和第二模擬開關(guān)切換通路，使得處理芯片的USB_DM引腳與USB數(shù)據(jù)線的D+線連接，USB_DP引腳與USB數(shù)據(jù)線的D-線連接，實(shí)現(xiàn)USB數(shù)據(jù)傳輸；判斷到后者插入時(shí)利用第一模擬開關(guān)和第二模擬開關(guān)切換通路，使得處理芯片的URXT/GPIO復(fù)用引腳與UART數(shù)據(jù)線的RXT線連接，UTXD/GPIO復(fù)用引腳與UART數(shù)據(jù)線的TXD線連接，實(shí)現(xiàn)UART數(shù)據(jù)傳輸。本發(fā)明能夠復(fù)用USB接口和UART接口，滿足電子設(shè)備的薄型化需求，并減少接口數(shù)量，美化外觀。
文檔編號(hào)G06F13/40GK102750252SQ20121017253
公開日2012年10月24日 申請(qǐng)日期2012年5月29日 優(yōu)先權(quán)日2012年5月29日
發(fā)明者楊金華, 陳群 申請(qǐng)人:惠州Tcl移動(dòng)通信有限公司