鍵盤裝置及其鍵盤掃描電路的制作方法
【專利摘要】本發(fā)明公開了一種鍵盤裝置及其鍵盤掃描電路，其中，鍵盤掃描電路包括上拉閂鎖器、下拉閂鎖器以及輸出緩沖器。上拉閂鎖器于第一時間周期依據(jù)上拉控制信號及/或輸出信號拉升并閂鎖掃描輸入端上的電壓為參考電壓。下拉閂鎖器于第二時間周期依據(jù)下拉控制信號及/或輸出信號拉低并閂鎖掃描輸入端上的電壓為參考接地電壓。輸出緩沖器依據(jù)掃描輸入端上的電壓來產(chǎn)生輸出信號。
【專利說明】鍵盤裝置及其鍵盤掃描電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種鍵盤裝置及其鍵盤掃描電路，且特別是有關(guān)于一種用于銀漿或碳膜鍵盤的鍵盤裝置及其鍵盤掃描電路。
【背景技術(shù)】
[0002]請參照圖1A以及圖1B，其中，圖1A繪示現(xiàn)有的銀漿或碳膜鍵盤的鍵盤掃描電路100，而圖1B則繪示現(xiàn)有的銀漿或碳膜鍵盤的鍵盤掃描波形圖。在圖1A中，鍵盤掃描電路100包括晶體管Ml、電阻Rpul以及輸出緩沖器BUF1。晶體管Ml以及電阻Rpul依序串接在參考電壓VDD以及掃描輸入端SCI間。輸出緩沖器BUFl的輸入端則耦接至掃描輸入端SCI，其輸出端則產(chǎn)生鍵盤掃描結(jié)果DR。
[0003]值得注意的，連接掃描輸入端SCI與掃描輸出端SCO的傳輸導(dǎo)線提供電阻Rw，由圖1B的波形可以得知，在當(dāng)掃描輸出端SCO的電壓值等于參考接地電壓GND時，掃描輸入端SCI上的電壓會等于參考電壓VDD與參考接地電壓GND的差，依據(jù)電阻Rpul以及Rw所進(jìn)行分壓后的電壓值。也就是說，在銀漿或碳膜鍵盤中，由于電阻Rw相對電阻Rpul為大時(例如電阻Rw等于電阻Rpul的兩倍)，掃描輸入端SCI上的電壓會等于2/3的參考電壓VDD而無法有效的被拉低到邏輯低電平所需要的電壓值。也因此，輸出緩沖器BUFl無法產(chǎn)生正確的鍵盤掃描結(jié)果DR。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種鍵盤裝置及其鍵盤掃描電路，可避免因連接按鍵的導(dǎo)線所產(chǎn)生的電阻而發(fā)生檢測錯誤的現(xiàn)象。
[0005]本發(fā)明提出一種鍵盤掃描電路，包括上拉閂鎖器、下拉閂鎖器以及輸出緩沖器。上拉閂鎖器耦接至掃描輸入端，以于第一時間周期依據(jù)上拉控制信號及/或輸出信號拉升并閂鎖掃描輸入端上的電壓為參考電壓。下拉閂鎖器耦接至掃描輸入端，以于第二時間周期依據(jù)下拉控制信號及/或輸出信號拉低并R鎖掃描輸入端上的電壓為參考接地電壓。輸出緩沖器耦接掃描輸入端、上拉閂鎖器以及下拉閂鎖器。輸出緩沖器依據(jù)掃描輸入端上的電壓來產(chǎn)生輸出信號。
[0006]本發(fā)明提出一種鍵盤裝置，包括多個按鍵以及多個鍵盤掃描電路。上述的按鍵的第一端耦接至少一掃描輸出端，而各鍵盤掃描電路的掃描輸入端耦接至相對應(yīng)的各按鍵的第二端。各鍵盤掃描電路包括上拉閂鎖器、下拉閂鎖器以及輸出緩沖器。上拉閂鎖器耦接至掃描輸入端，以于第一時間周期依據(jù)上拉控制信號及/或輸出信號拉升并閂鎖掃描輸入端上的電壓為參考電壓。下拉閂鎖器耦接至掃描輸入端，以于第二時間周期依據(jù)下拉控制信號及/或輸出信號拉低并閂鎖掃描輸入端上的電壓為參考接地電壓。輸出緩沖器耦接掃描輸入端、上拉R鎖器以及下拉円鎖器。輸出緩沖器依據(jù)掃描輸入端上的電壓來產(chǎn)生輸出信號。
[0007]基于上述，本發(fā)明通過上拉閂鎖器以及下拉閂鎖器依序?qū)︽I盤掃描電路進(jìn)行初始化動作，并利用輸出緩沖器來依據(jù)對應(yīng)按鍵被按壓狀態(tài)而改變的掃描輸入端上的電壓來產(chǎn)生輸出信號。本發(fā)明的鍵盤掃描電路更通過上拉閂鎖器或下拉閂鎖器來使掃描輸入端上的電壓可以達(dá)到全擺幅，以消除因與按壓連接的導(dǎo)線上的電阻而產(chǎn)生的電壓降的問題，避免鍵盤掃描動作發(fā)生失敗的可能。
[0008]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附圖式作詳細(xì)說明如下。
【專利附圖】

【附圖說明】
[0009]圖1A繪示現(xiàn)有的銀漿或碳膜鍵盤的鍵盤掃描電路100;
[0010]圖1B則繪示現(xiàn)有的銀漿或碳膜鍵盤的鍵盤掃描波形圖；
[0011]圖2繪示鍵盤掃描電路200的一實施方式；
[0012]圖3繪示本發(fā)明另一實施例的鍵盤掃描電路300的電路圖；
[0013]圖4A及圖4B分別繪示鍵盤掃描電路300在按鍵為不同狀態(tài)下的波形圖；
[0014]圖5繪示本發(fā)明實施例的鍵盤裝置500的示意圖。
[0015]其中，附圖標(biāo)記說明如下:
[0016]100、200、300、51(T5N0:鍵盤掃描電路；
[0017]210、310:上拉閂鎖器；
[0018]220、320:下拉閂鎖器；
[0019]230、330:輸出緩沖器；
[0020]311:邏輯運(yùn)算器；
[0021]500:鍵盤裝置；
[0022]IOl:上拉控制信號；
[0023]102:下拉控制信號；
[0024]SC1、SCII?SCIN:掃描輸入端；
[0025]SCO、SCO I ?SCON:掃描輸出端；
[0026]GND:參考接地電壓；
[0027]VDD:參考電壓；
[0028]TPT:輸出信號；
[0029]Sff, SWl?SWN:按鍵；
[0030]Ml、MP、MNl、MN2:晶體管；
[0031 ] Rpul、Rw> Rwl?RwN:電阻；
[0032]BUFl:輸出緩沖器；
[0033]DR:鍵盤掃描結(jié)果；
[0034]Rup:上拉電阻；
[0035]RDN:下拉電阻；
[0036]ANDl:與門；
[0037]IN1:初始信號；
[0038]TI?T3:時間區(qū)間?！揪唧w實施方式】
[0039]以下請參照圖2，圖2繪示鍵盤掃描電路200的一實施方式。鍵盤掃描電路200包括上拉閂鎖器210、下拉閂鎖器220以及輸出緩沖器230。鍵盤掃描電路200可通過掃描輸入端SCI耦接至按鍵SW，其中，按鍵SW是銀漿或碳膜鍵盤的按鍵，掃描輸入端SCI則可以配置在鍵盤掃描電路200所屬晶片上的焊墊。
[0040]上拉閂鎖器210耦接至掃描輸入端SCI，并耦接至參考電壓VDD，且接收上拉控制信號IOl以及輸出緩沖器230所產(chǎn)生的輸出信號TPT。上拉閂鎖器210可依據(jù)上拉控制信號IOl及輸出信號TPT的至少其中之一來拉升掃描輸入端SCI上的電壓至參考電壓VDD，并使掃描輸入端SCI上的電壓被閂鎖在等于參考電壓VDD的狀態(tài)。
[0041]下拉閂鎖器220耦接至掃描輸入端SCI，并耦接至參考接地電壓GND，且接收下拉控制信號102以及輸出緩沖器230所產(chǎn)生的輸出信號TPT。下拉閂鎖器220可依據(jù)下拉控制信號102及輸出信號TPT的至少其中之一來拉低掃描輸入端SCI上的電壓至參考接地電壓GND，并使掃描輸入端SCI上的電壓被閂鎖在等于參考接地電壓GND的狀態(tài)。
[0042]輸出緩沖器230的輸入端耦接至掃描輸入端SCI，其輸出端則產(chǎn)生輸出信號TPT。在本實施例中，輸出緩沖器230是一個反向器，也就是說，輸出緩沖器230所產(chǎn)生的輸出信號TPT的邏輯電平與掃描輸入端SCI上的電壓所呈現(xiàn)的邏輯電平是相反的。
[0043]在整體的作動方面，鍵盤掃描電路200在第一時間周期時，先通過上拉控制信號IOl來使上拉閂鎖器210拉升掃描輸入端SCI上的電壓至參考電壓VDD。同時，輸出緩沖器230則對應(yīng)被拉升至參考電壓VDD的掃描輸入端SCI上的電壓來產(chǎn)生邏輯低電平的輸出信號TPT。值得一提的是，這個等于邏輯低電平的輸出信號TPT會被提供至上拉閂鎖器210，并使上拉R鎖器210依據(jù)邏輯低電平的輸出信號TPT來使掃描輸入端SCI上的電壓円鎖在等于參考電壓VDD的狀態(tài)。
[0044]接著，在第一時間周期后的第二時間周期，上拉控制信號IOl停止驅(qū)使上拉閂鎖器210對掃描輸入端SCI上的電壓進(jìn)行的拉升動作。并且，通過下拉控制信號102來使下拉閂鎖器220拉低掃描輸入端SCI上的電壓至等于參考接地電壓GND。請注意，在掃描輸入端SCI上的電壓被拉低的過程中，輸出緩沖器230的輸入端所接收的電壓會逐度的下降，并在當(dāng)掃描輸入端SCI上的電壓被拉低至可以被輸出緩沖器230判斷為邏輯低電平時，輸出緩沖器230的輸出端所產(chǎn)生的輸出信號TPT會轉(zhuǎn)態(tài)為邏輯高電平，并解除上拉閂鎖器210所執(zhí)行的閂鎖動作，并且，邏輯高電平的輸出信號TPT會驅(qū)使下拉閂鎖器220閂鎖掃描輸入端SCI上的電壓在等于參考接地電壓GND (邏輯低電平)的狀態(tài)。而在掃描輸入端SCI上的電壓穩(wěn)定等于參考接地電壓后，下拉控制信號102則解除使下拉閂鎖器220拉低掃描輸入端SCI上的電壓的下拉動作。
[0045]在完成了上述的第一時間周期以及第二時間周期的初始化過程后，鍵盤掃描電路200則可以執(zhí)行其所連接的按鍵SW的被按壓狀態(tài)的掃描動作。在本實施例中，按鍵SW串接在掃描輸入端SCI以及掃描輸出端SCO間，其中的連接導(dǎo)線提供電阻Rw。而在掃描動作被進(jìn)行的第三時間周期中，例如邏輯高電平的信號會被提供至掃描輸出端SCO上。若此時按鍵SW是被按壓住的狀態(tài)，邏輯高電平的信號會通過電阻Rw以及按鍵SW被傳送至掃描輸入端SCI。也就是說，掃描輸入端SCI上的電壓，會依據(jù)掃描輸出端SCO上所接收的電壓值(例如等于參考電壓VDD)而被提升。一旦當(dāng)掃描輸入端SCI上的電壓被拉高至可以被輸出緩沖器230判斷為邏輯高電平時，輸出緩沖器230的輸出端所產(chǎn)生的輸出信號TPT會轉(zhuǎn)態(tài)為邏輯低電平，并解除上拉閂鎖器220的閂鎖狀態(tài)。附帶一提的，邏輯低電平的輸出信號TPT被傳送至上拉閂鎖器210后，上拉閂鎖器210則更快速的提升掃描輸入端SCI上的電壓至等于參考電壓VDD。
[0046]相對的，若在第三時間周期中，按鍵SW是被松開(release)狀態(tài)時,掃描輸入端SCI上的電壓維持在等于參考接地電壓GND，而輸出緩沖器230產(chǎn)生的輸出信號TPT維持等于邏輯高電平而不改變。
[0047]由上述說明可以得知，在第三時間周期中，通過輸出信號的電壓電平，就可以有效的得知按鍵SW的鍵盤掃描結(jié)果。
[0048]以下請參照圖3，圖3繪示本發(fā)明另一實施例的鍵盤掃描電路300的電路圖。鍵盤掃描電路300通過掃描輸入端SCI耦接至按鍵SW。按鍵SW未耦接鍵盤掃描電路300的端點則耦接至掃描輸出端SC0，且掃描輸入端SC1、按鍵SW以及掃描輸出端SCO間的傳輸導(dǎo)線提供電阻Rw。鍵盤掃描電路300包括上拉閂鎖器310、下拉閂鎖器320以及輸出緩沖器330。在本實施例中，上拉閂鎖器310包括晶體管MP以及上拉電阻Rup所構(gòu)成的上拉電路以及邏輯運(yùn)算器311。晶體管MP的第一端接收參考電壓VDD，其控制端接收初始信號INI，而晶體管MP的第二端耦接至上拉電阻Rup的第一端，晶體管MP為P型晶體管。上拉電阻Rup的第二端則耦接至掃描輸入端SCI。邏輯運(yùn)算器311為與門AND1，與門ANDl的兩個輸入端分別接收輸出信號TPT以及上拉控制信號101，與門ANDl的輸出端則產(chǎn)生初始信號INI。
[0049]下拉閂鎖器320則包括晶體管麗1、麗2以及電阻RDN。晶體管麗I的第一端耦接掃描輸入端SCI，其控制端(柵極)接收下拉控制信號102，其第二端接收參考接地電壓GND。電阻RDN的第一端則耦接至掃描輸入端SCI，電阻RDN的第二端耦接至晶體管MN2的第一端，晶體管麗2的控制端(柵極)接收輸出信號TPT，晶體管麗2的第二端接收參考接地電壓GND。在本實施例中，晶體管麗I及麗2為N型晶體管。
[0050]在整體作動方面，請同時參照圖4A及4B，圖4A及圖4B分別繪示鍵盤掃描電路300在按鍵為不同狀態(tài)下的波形圖。在第一時間周期Tl中，與門ANDl接收到等于邏輯低電平的上拉控制信號101，并對應(yīng)產(chǎn)生邏輯低電平的初始信號INI。晶體管MP的控制端(柵極)依據(jù)所接收到的邏輯低電平的初始信號INI而導(dǎo)通，并傳送參考電壓VDD至掃描輸入端SCI上以拉高掃描輸入端SCI上的電壓。當(dāng)輸出緩沖器330判斷出掃描輸入端SCI上的電壓電平被拉高至邏輯高電平狀態(tài)時，輸出緩沖器330產(chǎn)生邏輯低電平的輸出信號TPT。此時，上拉控制信號IOl可以被變更為邏輯高電平，而與門ANDl則依據(jù)邏輯低電平的輸出信號TPT來產(chǎn)生初始信號INI以使晶體管MP持續(xù)被導(dǎo)通，并藉以閂鎖住掃描輸入端SCI上的電壓。
[0051]在第二時間周期T2中，晶體管MN2接收等于邏輯高電平的下拉控制信號102并據(jù)以導(dǎo)通。參考接地電壓GND通過導(dǎo)通的晶體管MN2下拉掃描輸入端SCI上的電壓。當(dāng)掃描輸入端SCI上的電壓的下降至輸出緩沖器330判斷出其輸入端所接收的電壓呈現(xiàn)邏輯低電平狀態(tài)時，輸出緩沖器330使其所產(chǎn)生的輸出信號TPT轉(zhuǎn)態(tài)為邏輯高電平。在此同時，邏輯高電平的輸出信號TPT傳送至柵極AND1，并傳送柵極ANDl所產(chǎn)生的邏輯高電平的初始信號INI (此時上拉控制信號IOl為邏輯高電平)至晶體管MP，進(jìn)以藉此切斷掃描輸入端SCI與參考電壓VDD的連接路徑。
[0052]另外，此時邏輯高電平的輸出信號TPT亦會被傳送至晶體管麗2的控制端并使晶體管MN2導(dǎo)通，并提供掃描輸入端SCI與參考接地電壓GND間另一個導(dǎo)通路徑。在晶體管MN2穩(wěn)定導(dǎo)通后，下拉控制信號102變更為邏輯低電平，并斷開通過晶體管MNl所產(chǎn)生的掃描輸入端SCI與參考接地電壓GND間的連接路徑。此時，鍵盤掃描電路300通過晶體管MN2和電阻RDN所構(gòu)成的掃描輸入端SCI與參考接地電壓GND間的連接路徑來維持掃描輸入端SCI上的電壓被閂鎖在等于參考接地電壓GND的電壓電平。
[0053]在完成第二時間周期T2中所執(zhí)行的下拉動作后的第三時間周期T3中，掃描輸出端SCO被傳送邏輯高電平的掃描信號。在圖4A中，當(dāng)按鍵SW是松開的狀態(tài)時，掃描輸出端SCO上的邏輯高電平的掃描信號并不會被傳送至掃描輸入端SCI上，而使輸出信號TPT產(chǎn)生變化。因此，當(dāng)在第三時間周期T3中判斷出輸出信號TPT穩(wěn)定的維持等于邏輯高電平就可以得知按鍵SW是處于未被按壓的狀態(tài)。
[0054]相對的，在圖4B中，當(dāng)按鍵SW是被按壓的狀態(tài)時，掃描輸出端SCO上的邏輯高電平(例如等于參考電壓VDD)的掃描信號會通過按鍵SW被傳送至掃描輸入端SCI上。而掃描輸入端SCI上的電壓則依據(jù)掃描輸出端SCO上的邏輯高電平的電壓被拉升。在此,掃描輸入端SCI上的電壓會朝向等于參考電壓VDD依據(jù)電阻Rw與下拉電阻RDN比值所產(chǎn)生的分壓的電壓值的趨勢來拉升，并在當(dāng)輸出緩沖器330判定掃描輸入端SCI上的電壓為邏輯高電平時，輸出緩沖器330對應(yīng)產(chǎn)生邏輯低電平的輸出信號TPT。也就是說，當(dāng)在第三時間周期T3中判斷出輸出信號TPT穩(wěn)定的維持等于邏輯低電平就可以得知按鍵SW是處于被按壓的狀態(tài)。
[0055]附帶一提的，為確保掃描輸入端SCI上的電壓依據(jù)掃描輸出端SCO上的邏輯高電平的電壓而進(jìn)行拉升時，掃描輸入端SCI上的電壓可以有效的被拉升至高于輸出緩沖器330判定邏輯高電平轉(zhuǎn)態(tài)點，下拉電阻RDN可以選用相對于電阻Rw有較大電阻值的電阻來建構(gòu)。舉例來說，下拉電阻RDN的電阻值可以是幾百萬歐姆至幾千萬歐姆的等級。
[0056]以下請參照圖5，圖5繪示本發(fā)明實施例的鍵盤裝置500的示意圖。鍵盤裝置500為銀漿或碳膜鍵盤，包括多個按鍵SWfSWN以及多個鍵盤掃描電路51(T5N0。按鍵SWfSWN的一端分別耦接至掃描輸出端SCOf SC0N，按鍵SWfSWN未耦接掃描輸出端SC01?SCON的端點則分別耦接至鍵盤掃描電路51(T5N0的掃描輸入端SCIf SCIN，電阻RwfRwN則分別為掃描輸出端SCOfSCON與掃描輸入端SCIfSCIN間的連線的電阻。其中，鍵盤掃描電路51(T5N0中的電路架構(gòu)和動作方式與前述圖3實施例的鍵盤掃描電路300相同，在此不多贅述。
[0057]綜上所述，本發(fā)明通過上拉閂鎖器以及下拉閂鎖器依序?qū)︽I盤掃描電路進(jìn)行初始化動作，并利用輸出緩沖器來依據(jù)對應(yīng)按鍵被按壓狀態(tài)而改變的掃描輸入端上的電壓來產(chǎn)生輸出信號。并且，通過上拉閂鎖器或下拉閂鎖器來使掃描輸入端上的電壓可以達(dá)到全擺幅。如此一來，依據(jù)輸出信號的電壓，可以有效檢測出鍵盤掃描電路對應(yīng)的按鍵的被按壓狀態(tài)，不致有誤判斷的狀態(tài)發(fā)生。
[0058]雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬【技術(shù)領(lǐng)域】中技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，故本發(fā)明的保護(hù)范圍當(dāng)視所附的申請專利權(quán)利要求范圍所界定者為準(zhǔn)。
【權(quán)利要求】
1.一種鍵盤掃描電路，通過一掃描輸入端稱接至一按鍵，包括: 一上拉閂鎖器，耦接至該掃描輸入端，于一第一時間周期依據(jù)一上拉控制信號及/或一輸出信號拉升并R鎖該掃描輸入端上的電壓為一參考電壓； 一下拉円鎖器，稱接至該掃描輸入端，于一第二時間周期依據(jù)一下拉控制信號及/或該輸出信號拉低并R鎖該掃描輸入端上的電壓為一參考接地電壓；以及 一輸出緩沖器，耦接該掃描輸入端、該上拉閂鎖器以及該下拉閂鎖器，該輸出緩沖器依據(jù)該掃描輸入端上的電壓來產(chǎn)生一輸出信號。
2.如權(quán)利要求1所述的鍵盤掃描電路，其中該鍵盤掃描電路在一第三時間周期依據(jù)該輸出信號來獲得該按鍵的一鍵盤掃描結(jié)果。
3.如權(quán)利要求2所述的鍵盤掃描電路，其中該第一時間周期早于該第二時間周期，且該第二時間周期早于該第三時間周期。
4.如權(quán)利要求1所述的鍵盤掃描電路，其中該上拉閂鎖器包括: 一上拉電路，耦接在該掃描輸入端以及該參考電壓間，依據(jù)一初始信號導(dǎo)通該參考電壓與該掃描輸入端間的耦接路徑；以及 一邏輯運(yùn)算器，耦接該輸出緩沖器以及該上拉電路，依據(jù)該上拉控制信號與該輸出信號的至少其中之一來在該第一時間周期產(chǎn)生該初始信號。
5.如權(quán)利要求4所述的鍵盤掃描電路，其中該上拉電路包括: 一第一晶體管，具有第一端、第二端以及控制端，其第一端接收該參考電壓，其控制端接收該初始信號；以及` 一上拉電阻，其第一端耦接該第一晶體管的第二端，其第二端耦接該掃描輸入端。
6.如權(quán)利要求4所述的鍵盤掃描電路，其中該邏輯運(yùn)算器為一與門，該與門的輸出端產(chǎn)生該初始信號，該與門的輸入端分別接收該輸出信號以及該上拉控制信號。
7.如權(quán)利要求1所述的鍵盤掃描電路，其中該下拉閂鎖器包括: 一第一晶體管，具有第一端、第二端以及控制端，其第一端耦接該掃描輸入端，其控制端接收該下拉控制信號，其第二端接收該參考接地電壓；以及一下拉電阻，其第一端耦接至該掃描輸入端；以及 一第二晶體管，具有第一端、第二端以及控制端，其第一端耦接該下拉電阻的第二端，其控制端接收該輸出信號，其第二端接收該參考接地電壓。
8.如權(quán)利要求1所述的鍵盤掃描電路，其中該輸出緩沖器為一反向器，該反向器的輸入端I禹接至該掃描輸入端，該反向器的輸出端產(chǎn)生該輸出信號。
9.一種鍵盤裝置，包括: 多個按鍵，該多個按鍵的第一端耦接至至少一掃描輸出端；以及多個鍵盤掃描電路，各該鍵盤掃描電路的一掃描輸入端耦接至相對應(yīng)的各該按鍵的第二端，各該鍵盤掃描電路包括: 一上拉閂鎖器，耦接至該掃描輸入端，于一第一時間周期依據(jù)一上拉控制信號及/或一輸出信號拉升并R鎖該掃描輸入端上的電壓為該參考電壓； 一下拉円鎖器，稱接至該掃描輸入端，于一第二時間周期依據(jù)一下拉控制信號及/或該輸出信號拉低并閂鎖該掃描輸入端上的電壓為該參考接地電壓；以及 一輸出緩沖器，耦接該掃描輸入端、該上拉閂鎖器以及該下拉閂鎖器，該輸出緩沖器依據(jù)該掃描輸入端上的電壓來產(chǎn)生一輸出信號。
10.如權(quán)利要求9所述的鍵盤裝置，其中各該鍵盤掃描電路在一第三時間周期依據(jù)該輸出信號來獲得該按鍵的一鍵盤掃描結(jié)果。
11.如權(quán)利要求10所述的鍵盤裝置，其中該第一時間周期早于該第二時間周期，且該第二時間周期早于該第三時間周期。
12.如權(quán)利要求9所述的鍵盤裝置，其中該上拉閂鎖器包括: 一上拉電路，耦接在該掃描輸入端以及該參考電壓間，依據(jù)一初始信號導(dǎo)通該參考電壓與該掃描輸入端間的耦接路徑；以及 一邏輯運(yùn)算器，耦接該輸出緩沖器以及該上拉電路，依據(jù)該上拉控制信號與該輸出信號的至少其中之一來在該第一時間周期產(chǎn)生該初始信號。
13.如權(quán)利要求12所述的鍵盤裝置，其中該上拉電路包括: 一第一晶體管，具有第一端、第二端以及控制端，其第一端接收該參考電壓，其控制端接收該初始信號；以及 一上拉電阻，其第一端耦接該第一晶體管的第二端，其第二端耦接該掃描輸入端。
14.如權(quán)利要求12所述的鍵盤裝置，其中該邏輯運(yùn)算器為一與門，該與門的輸出端產(chǎn)生該初始信號，該與門的輸入端分別接收該輸出信號以及該上拉控制信號。
15.如權(quán)利要求9所述的鍵盤裝置，其中該下拉閂鎖器包括: 一第一晶體管，具有第一端、第二端以及控制端，其第一端耦接該掃描輸入端，其控制端接收該下拉控制信號，其第 二端接收該參考接地電壓；以及 一下拉電阻，其第一端耦接至該掃描輸入端；以及 一第二晶體管，具有第一端、第二端以及控制端，其第一端耦接該下拉電阻的第二端，其控制端接收該輸出信號，其第二端接收該參考接地電壓。
16.如權(quán)利要求9所述的鍵盤裝置，其中該輸出緩沖器為一反向器，該反向器的輸入端耦接至該掃描輸入端，該反向器的輸出端產(chǎn)生該輸出信號。
【文檔編號】G06F3/02GK103490786SQ201210200604
【公開日】2014年1月1日 申請日期:2012年6月18日 優(yōu)先權(quán)日:2012年6月11日
【發(fā)明者】馬伯文, 胡閔雄 申請人:盛群半導(dǎo)體股份有限公司