數(shù)據(jù)儲存方法、存儲器控制器與存儲器儲存裝置制造方法【專利摘要】本發(fā)明提出一種用于可復(fù)寫式非易失性存儲器模塊的數(shù)據(jù)儲存方法。此方法包括：接收欲儲存至第一邏輯地址的頁數(shù)據(jù)。本方法也包括：判斷可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)是否符合預(yù)設(shè)狀態(tài)；若是，使用第一寫入模式來將頁數(shù)據(jù)寫入至可復(fù)寫式非易失性存儲器模塊；并且若否，使用第二寫入模式來將頁數(shù)據(jù)寫入至可復(fù)寫式非易失性存儲器模塊，其中在第一寫入模式中下物理編程單元會被使用來寫入數(shù)據(jù)且上物理編程單元不會被用來寫入數(shù)據(jù)，并且在第二寫入模式中下與上物理編程單元會被用來寫入數(shù)據(jù)?！緦＠f明】數(shù)據(jù)儲存方法、存儲器控制器與存儲器儲存裝置【
技術(shù)領(lǐng)域：
】[0001]本發(fā)明是有關(guān)于一種用于可復(fù)寫式非易失性存儲器模塊的數(shù)據(jù)儲存方法及使用此方法的存儲器控制器與存儲器儲存裝置。【
背景技術(shù)：
】[0002]數(shù)字相機(jī)、手機(jī)與MP3在這幾年來的成長十分迅速，使得消費(fèi)者對儲存媒體的需求也急速增加。由于可復(fù)寫式非易失性存儲器(rewritablenon-volatilememory)具有數(shù)據(jù)非易失性、省電、體積小、無機(jī)械結(jié)構(gòu)、讀寫速度快等特性，最適于可攜式電子產(chǎn)品，例如筆記本型計(jì)算機(jī)。固態(tài)硬盤就是一種以閃存作為儲存媒體的儲存裝置。因此，近年閃存產(chǎn)業(yè)成為電子產(chǎn)業(yè)中相當(dāng)熱門的一環(huán)。[0003]依據(jù)每個存儲單元可儲存的位數(shù)，與非(NAND)型閃存可區(qū)分為單階儲存單元(SingleLevelCell,SLC)NAND型閃存、多階儲存單元(MultiLevelCell,MLC)NAND型閃存與多階儲存單元(TrinaryLevelCell,TLC)NAND型閃存，其中SLCNAND型閃存的每個存儲單元可儲存I個位的數(shù)據(jù)(即，“I”與“0”)，MLCNAND型閃存的每個存儲單元可儲存2個位的數(shù)據(jù)并且TLCNAND型閃存的每個存儲單元可儲存3個位的數(shù)據(jù)。[0004]在NAND型閃存中，物理頁面是由排列在同一條字線上的數(shù)個存儲單元所組成。由于SLCNAND型閃存的每個存儲單元可儲存I個位的數(shù)據(jù)，因此，在SLCNAND型閃存中，排列在同一條字線上的數(shù)個存儲單元是對應(yīng)一個物理頁面。[0005]相對于SLCNAND型閃存來說，MLCNAND型閃存的每個存儲單元的浮動門儲存層可儲存2個位的數(shù)據(jù)，其中每一個儲存狀態(tài)(即，“11”、“10”、“01”與“00”)包括最低有效位(LeastSignificantBit,LSB)以及最高有效位(MostSignificantBit,MSB)。例如，儲存狀態(tài)中從左側(cè)算起的第I個位的值為LSB，而從左側(cè)算起的第2個位的值為MSB。因此，排列在同一條字線上的數(shù)個存儲單元可組成2個物理頁面，其中由此些存儲單元的LSB所組成的物理頁面稱為下物理頁面(lowphysicalpage),并且由此些存儲單元的MSB所組成的物理頁面稱為上物理頁面(upperphysicalpage)。特別是,下物理頁面的寫入速度會快于上物理頁面的寫入速度，并且當(dāng)編程上物理頁面發(fā)生錯誤時，下物理頁面所儲存的數(shù)據(jù)亦可能因此遺失。[0006]類似地，在TLCNAND型閃存中，的每個存儲單元可儲存3個位的數(shù)據(jù)，其中每一個儲存狀態(tài)(即，“111，，、“110，，、“101，，、“100，，、“011”、“010”、“001”與“000”)包括每一個儲存狀態(tài)包括左側(cè)算起的第I個位的LSB、從左側(cè)算起的第2個位的中間有效位(CenterSignificantBit,CSB)以及從左側(cè)算起的第3個位的MSB。因此，排列在同一條字線上的數(shù)個存儲單元可組成3個物理頁面，其中由此些存儲單元的LSB所組成的物理頁面稱為下物理頁面，由此些存儲單元的CSB所組成的物理頁面稱為中物理頁面，并且由此些存儲單元的MSB所組成的物理頁面稱為上物理頁面。特別是，對排列在同一條字線上的數(shù)個存儲單元進(jìn)行編程時，僅能選擇僅編程下物理頁面或者同時編程下物理頁面、中物理頁面與上物理頁面，否則所儲存的數(shù)據(jù)可能會遺失。[0007]基于上述，相較于MLCNAND型閃存或TLCNAND型閃存來說，SLCNAND型閃存的存取速度較快。但MLCNAND型閃存或TLCNAND型閃存的儲存容量較大且成本較低。因此，如何增加MLCNAND型閃存或TLCNAND型閃存的存取速度以提升閃存儲存裝置的效能是本領(lǐng)域技術(shù)人員所致力的目標(biāo)。【
發(fā)明內(nèi)容】[0008]本發(fā)明提供一種數(shù)據(jù)儲存方法、存儲器控制器與存儲器儲存裝置，其能夠有效地提升儲存數(shù)據(jù)的效能。[0009]本發(fā)明范例實(shí)施例提出一種數(shù)據(jù)儲存方法，用于在可復(fù)寫式非易失性存儲器模塊中儲存數(shù)據(jù)，其中此可復(fù)寫式非易失性存儲器模塊具有多個物理抹除單元，每一多個物理抹除單元具有多個物理編程單元，此些物理編程單元包括多個下物理編程單元與多個上物理編程單元并且將數(shù)據(jù)寫入至下物理編程單元的速度大于將數(shù)據(jù)寫入至上物理編程單元的速度。本數(shù)據(jù)儲存方法包括:配置多個邏輯地址；并且從主機(jī)系統(tǒng)中接收頁數(shù)據(jù)，其中此主機(jī)系統(tǒng)指示將此頁數(shù)據(jù)儲存至第一邏輯地址。本數(shù)據(jù)儲存方法也包括:從上述多個物理抹除單元中選擇一第一物理抹除單元，其中第一物理抹除單元屬于一閑置物理抹除單元；并且判斷可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)是否符合預(yù)設(shè)狀態(tài)。本數(shù)據(jù)儲存方法亦包括，倘若可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)符合預(yù)設(shè)狀態(tài)時，使用第一寫入模式來將頁數(shù)據(jù)寫入至第一物理抹除單元的第一物理編程單元中，將第一邏輯地址映射至第一物理編程單元，其中在第一寫入模式中第一物理抹除單元的下物理編程單元會被使用來寫入數(shù)據(jù)且第一物理抹除單元的上物理編程單元不會被用來寫入數(shù)據(jù)。本數(shù)據(jù)儲存方法還包括，倘若可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)不符合預(yù)設(shè)狀態(tài)時，使用第二寫入模式來將頁數(shù)據(jù)寫入至第一物理抹除單元的第二物理編程單元中，將第一邏輯地址映射至第二物理編程單元，其中在第二寫入模式中第一物理抹除單元的下物理編程單元與上物理編程單元會被用來寫入數(shù)據(jù)。[0010]在本發(fā)明的一實(shí)施例中，上述的閑置物理抹除單元包括無儲存數(shù)據(jù)的物理抹除單元或儲存無效數(shù)據(jù)的物理抹除單元。[0011]在本發(fā)明的一實(shí)施例中，上述的判斷可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)是否符合預(yù)設(shè)狀態(tài)的步驟包括:判斷物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目是否小于第一門坎值。并且，倘若物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目小于第一門坎值時，則可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)會被識別符合預(yù)設(shè)狀態(tài)；并且倘若物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目非小于該第一門坎值時，則可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)會被識別不符合該預(yù)設(shè)狀態(tài)。[0012]在本發(fā)明的一實(shí)施例中，上述的判斷可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)是否符合預(yù)設(shè)狀態(tài)的步驟包括:判斷屬于閑置物理抹除單元的物理抹除單元的數(shù)目是否小于第二門坎值。并且，倘若屬于閑置物理抹除單元的物理抹除單元的數(shù)目非小于第二門坎值時，則可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)會被識別符合預(yù)設(shè)狀態(tài)；并且倘若屬于閑置物理抹除單元的物理抹除單元的數(shù)目小于第二門坎值時，則可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)會被識別不符合預(yù)設(shè)狀態(tài)。[0013]在本發(fā)明的一實(shí)施例中，上述的判斷該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)是否符合預(yù)設(shè)狀態(tài)的步驟包括:判斷物理抹除單元的平均抹除次數(shù)是否大于第三門坎值；若物理抹除單元的平均抹除次數(shù)非大于第三門坎值時，則判斷屬于閑置物理抹除單元的物理抹除單元的數(shù)目是否小于第二門坎值，其中倘若屬于閑置物理抹除單元的物理抹除單元的數(shù)目非小于該第二門坎值時，則可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)會被識別符合預(yù)設(shè)狀態(tài)并且倘若屬于閑置物理抹除單元的物理抹除單元的數(shù)目小于第二門坎值時，則可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)會被識別不符合預(yù)設(shè)狀態(tài)。此外，倘若物理抹除單元的平均抹除次數(shù)大于第三門坎值時，則判斷物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目是否小于第一門坎值，其中倘若物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目小于第一門坎值時，則可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)會被識別符合預(yù)設(shè)狀態(tài)，并且倘若物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目非小于第一門坎值時，則可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)會被識別不符合預(yù)設(shè)狀態(tài)。[0014]在本發(fā)明的一實(shí)施例中，上述的每一所述多個物理抹除單元的物理編程單元還包括多個中物理編程單元，并且寫入數(shù)據(jù)至下物理編程單元的速度大于寫入數(shù)據(jù)至中物理編程單元的速度并且將數(shù)據(jù)寫入至中物理編程單元的速度大于將數(shù)據(jù)寫入至上物理編程單元的速度。并且在第二寫入模式中第一物理抹除單元的下物理編程單元、中物理編程單元與上物理編程單元會被用來寫入數(shù)據(jù)。[0015]在本發(fā)明的一實(shí)施例中，上述的第一門坎值為所有物理抹除單元的物理編程單元的數(shù)目乘以預(yù)定比例。[0016]本發(fā)明范例實(shí)施例提出一種存儲器控制器，用于控制可復(fù)寫式非易失性存儲器模塊，其中此可復(fù)寫式非易失性存儲器模塊具有多個物理抹除單元，每一物理抹除單元具有多個物理編程單元，物理編程單元包括多個下物理編程單元與多個上物理編程單元并且將數(shù)據(jù)寫入至下物理編程單元的速度大于將數(shù)據(jù)寫入至上物理編程單元的速度。本存儲器控制器包括主機(jī)接口、存儲器接口與存儲器管理電路。主機(jī)接口用以電性連接至主機(jī)系統(tǒng)，存儲器接口用以電性連接至可復(fù)寫式非易失性存儲器模塊并且存儲器管理電路電性連接至主機(jī)接口與存儲器接口。存儲器管理電路用以配置多個邏輯地址，以及從主機(jī)系統(tǒng)中接收頁數(shù)據(jù)，其中主機(jī)系統(tǒng)指示將此頁數(shù)據(jù)儲存至第一邏輯地址。此外，存儲器管理電路還用以從上述多個物理抹除單元中選擇一第一物理抹除單元，其中第一物理抹除單元屬于一閑置物理抹除單元。并且，存儲器管理電路還用以判斷可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)是否符合預(yù)設(shè)狀態(tài)。倘若可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)符合預(yù)設(shè)狀態(tài)時，存儲器管理電路還用以使用第一寫入模式來將頁數(shù)據(jù)寫入至第一物理抹除單元的第一物理編程單元中，將第一邏輯地址映射至第一物理編程單元，其中在第一寫入模式中第一物理抹除單元的下物理編程單元會被使用來寫入數(shù)據(jù)且第一物理抹除單元的上物理編程單元不會被用來寫入數(shù)據(jù)。再者，倘若可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)不符合預(yù)設(shè)狀態(tài)時，存儲器管理電路還用以使用第二寫入模式來將頁數(shù)據(jù)寫入至第一物理抹除單元的物理編程單元之中的第二物理編程單元中，將第一邏輯地址映射至第二物理編程單元，其中在第二寫入模式中第一物理抹除單元的下物理編程單元與上物理編程單元會被用來寫入數(shù)據(jù)。[0017]在本發(fā)明的一實(shí)施例中，上述的閑置物理抹除單元包括無儲存數(shù)據(jù)的物理抹除單元或儲存無效數(shù)據(jù)的物理抹除單元。[0018]在本發(fā)明的一實(shí)施例中，上述的存儲器管理電路判斷物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目是否小于第一門坎值。倘若儲存有效數(shù)據(jù)的物理編程單元的數(shù)目小于第一門坎值時，則存儲器管理電路識別該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)符合預(yù)設(shè)狀態(tài)。倘若物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目非小于第一門坎值時，則存儲器管理電路識別可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)不符合預(yù)設(shè)狀態(tài)。[0019]在本發(fā)明的一實(shí)施例中，上述的存儲器管理電路判斷屬于閑置物理抹除單元的物理抹除單元的數(shù)目是否小于第二門坎值。倘若屬于閑置物理抹除單元的物理抹除單元的數(shù)目非小于第二門坎值時，則存儲器管理電路識別可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)符合預(yù)設(shè)狀態(tài)。并且，倘若屬于閑置物理抹除單元的物理抹除單元的數(shù)目小于第二門坎值時，則存儲器管理電路識別可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)不符合預(yù)設(shè)狀態(tài)。[0020]在本發(fā)明的一實(shí)施例中，上述的存儲器管理電路判斷物理抹除單元的平均抹除次數(shù)是否大于第三門坎值。倘若物理抹除單元的平均抹除次數(shù)非大于第三門坎值時，則存儲器管理電路會判斷屬于閑置物理抹除單元的物理抹除單元的數(shù)目是否小于第二門坎值。倘若屬于閑置物理抹除單元的物理抹除單元的數(shù)目非小于第二門坎值時，則存儲器管理電路識別可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)符合預(yù)設(shè)狀態(tài)；并且倘若屬于閑置物理抹除單元的物理抹除單元的數(shù)目小于第二門坎值時，則存儲器管理電路識別可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)不符合預(yù)設(shè)狀態(tài)。倘若物理抹除單元的平均抹除次數(shù)大于第三門坎值時，則存儲器管理電路判斷物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目是否小于第一門坎值。倘若物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目小于第一門坎值時，則存儲器管理電路識別該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)符合預(yù)設(shè)狀態(tài)，并且倘若物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目非小于第一門坎值時，則存儲器管理電路識別可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)不符合預(yù)設(shè)狀態(tài)。[0021]在本發(fā)明的一實(shí)施例中，上述的每一物理抹除單元的物理編程單元還包括多個中物理編程單元，并且寫入數(shù)據(jù)至下物理編程單元的速度大于寫入數(shù)據(jù)至中物理編程單元的速度并且將數(shù)據(jù)寫入至中物理編程單元的速度大于將數(shù)據(jù)寫入至上物理編程單元的速度。并且，在第二寫入模式中第一物理抹除單元的下物理編程單元、中物理編程單元與上物理編程單元會被用來寫入數(shù)據(jù)。[0022]在本發(fā)明的一實(shí)施例中，上述的第一門坎值為所有所述多個物理抹除單元的物理編程單元的數(shù)目乘以預(yù)設(shè)比例。[0023]本發(fā)明范例實(shí)施例提出一種存儲器儲存裝置，其包括連接器、可復(fù)寫式非易失性存儲器模塊與存儲器控制器。連接器用以電性連接至主機(jī)系統(tǒng)?？蓮?fù)寫式非易失性存儲器模塊具有多個物理抹除單元，每一物理抹除單元具有多個物理編程單元，此些物理編程單元包括多個下物理編程單元與多個上物理編程單元并且將數(shù)據(jù)寫入至下物理編程單元的速度大于將數(shù)據(jù)寫入至上物理編程單元的速度。存儲器控制器電性連接至連接器與可復(fù)寫式非易失性存儲器模塊。在此，存儲器控制器還用以配置多個邏輯地址，以及從主機(jī)系統(tǒng)中接收頁數(shù)據(jù)，其中主機(jī)系統(tǒng)指示將此頁數(shù)據(jù)儲存至第一邏輯地址。此外，存儲器控制器還用以從上述多個物理抹除單元中選擇一第一物理抹除單元，其中第一物理抹除單元屬于一閑置物理抹除單元。并且，存儲器控制器還用以判斷可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)是否符合預(yù)設(shè)狀態(tài)。倘若可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)符合預(yù)設(shè)狀態(tài)時，存儲器控制器還用以使用第一寫入模式來將頁數(shù)據(jù)寫入至第一物理抹除單元的第一物理編程單元中，將第一邏輯地址映射至第一物理編程單元，其中在第一寫入模式中第一物理抹除單元的下物理編程單元會被使用來寫入數(shù)據(jù)且第一物理抹除單元的上物理編程單元不會被用來寫入數(shù)據(jù)。再者，倘若可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)不符合預(yù)設(shè)狀態(tài)時，存儲器控制器還用以使用第二寫入模式來將頁數(shù)據(jù)寫入至第一物理抹除單元的物理編程單元之中的第二物理編程單元中，將第一邏輯地址映射至第二物理編程單元，其中在第二寫入模式中第一物理抹除單元的下物理編程單元與上物理編程單元會被用來寫入數(shù)據(jù)。[0024]在本發(fā)明的一實(shí)施例中，上述的閑置物理抹除單元包括無儲存數(shù)據(jù)的物理抹除單元或儲存無效數(shù)據(jù)的物理抹除單元。[0025]在本發(fā)明的一實(shí)施例中，上述的存儲器控制器判斷物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目是否小于第一門坎值。倘若儲存有效數(shù)據(jù)的物理編程單元的數(shù)目小于第一門坎值時，則存儲器控制器識別該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)符合預(yù)設(shè)狀態(tài)。倘若物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目非小于第一門坎值時，則存儲器控制器識別可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)不符合預(yù)設(shè)狀態(tài)。[0026]在本發(fā)明的一實(shí)施例中，上述的存儲器控制器判斷屬于閑置物理抹除單元的物理抹除單元的數(shù)目是否小于第二門坎值。倘若屬于閑置物理抹除單元的物理抹除單元的數(shù)目非小于第二門坎值時，則存儲器控制器識別可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)符合預(yù)設(shè)狀態(tài)。并且，倘若屬于閑置物理抹除單元的物理抹除單元的數(shù)目小于第二門坎值時，則存儲器控制器識別可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)不符合預(yù)設(shè)狀態(tài)。[0027]在本發(fā)明的一實(shí)施例中，上述的存儲器控制器判斷物理抹除單元的平均抹除次數(shù)是否大于第三門坎值。倘若物理抹除單元的平均抹除次數(shù)非大于第三門坎值時，則存儲器控制器會判斷屬于閑置物理抹除單元的物理抹除單元的數(shù)目是否小于第二門坎值。倘若屬于閑置物理抹除單元的物理抹除單元的數(shù)目非小于第二門坎值時，則存儲器控制器識別可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)符合預(yù)設(shè)狀態(tài)；并且倘若屬于閑置物理抹除單元的物理抹除單元的數(shù)目小于第二門坎值時，則存儲器控制器識別可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)不符合預(yù)設(shè)狀態(tài)。倘若物理抹除單元的平均抹除次數(shù)大于第三門坎值時，則存儲器控制器判斷物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目是否小于第一門坎值。倘若物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目小于第一門坎值時，則存儲器控制器識別該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)符合預(yù)設(shè)狀態(tài)，并且倘若物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目非小于第一門坎值時，則存儲器控制器識別可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)不符合預(yù)設(shè)狀態(tài)。[0028]在本發(fā)明的一實(shí)施例中，上述的每一物理抹除單元的物理編程單元還包括多個中物理編程單元，并且寫入數(shù)據(jù)至下物理編程單元的速度大于寫入數(shù)據(jù)至中物理編程單元的速度并且將數(shù)據(jù)寫入至中物理編程單元的速度大于將數(shù)據(jù)寫入至上物理編程單元的速度。并且，在第二寫入模式中第一物理抹除單元的下物理編程單元、中物理編程單元與上物理編程單元會被用來寫入數(shù)據(jù)。[0029]在本發(fā)明的一實(shí)施例中，上述的第一門坎值為所有所述多個物理抹除單元的物理編程單元的數(shù)目乘以預(yù)設(shè)比例。[0030]基于上述，本發(fā)明范例實(shí)施例能夠依據(jù)可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)來僅使用下物理編程單元，由此提升閃存儲存裝置的效能。[0031]為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式作詳細(xì)說明如下?！緦＠綀D】【附圖說明】[0032]圖1是根據(jù)一范例實(shí)施例所繪示的主機(jī)系統(tǒng)與存儲器儲存裝置。[0033]圖2是根據(jù)一范例實(shí)施例所繪示的計(jì)算機(jī)、輸入/輸出裝置與存儲器儲存裝置的示意圖。[0034]圖3是根據(jù)一范例實(shí)施例所繪示的主機(jī)系統(tǒng)與存儲器儲存裝置的示意圖。[0035]圖4是繪示圖1所示的存儲器儲存裝置的概要方塊圖。[0036]圖5是根據(jù)一范例實(shí)施例所繪示的存儲器控制器的概要方塊圖。[0037]圖6與圖7是根據(jù)一范例實(shí)施例所繪示的管理可復(fù)寫式非易失性存儲器模塊的范例示意圖。[0038]圖8是根據(jù)本發(fā)明范例實(shí)施例繪示邏輯地址轉(zhuǎn)物理編程單元映射表的范例。[0039]圖9~圖11是根據(jù)本發(fā)明范例實(shí)施例所繪示當(dāng)在可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)為預(yù)設(shè)狀態(tài)下進(jìn)行寫入運(yùn)作而更新邏輯地址-物理地址映射表的一范例。[0040]圖12是根據(jù)本發(fā)明范例實(shí)施例繪示邏輯地址轉(zhuǎn)物理編程單元映射表的另一范例。[0041]圖13~圖15是根據(jù)本發(fā)明范例實(shí)施例所繪示當(dāng)在可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)非為預(yù)設(shè)狀態(tài)下進(jìn)行寫入運(yùn)作而更新邏輯地址-物理地址映射表的一范例。[0042]圖16是根據(jù)本發(fā)明一范例實(shí)施例繪示數(shù)據(jù)儲存方法的流程圖。[0043]圖17是根據(jù)本發(fā)明另一范例實(shí)施例繪示數(shù)據(jù)儲存方法的流程圖。[0044][主要元件標(biāo)號說明][0045]1000:主機(jī)系統(tǒng)1100:計(jì)算機(jī)[0046]1102:微處理器1104:隨機(jī)存取存儲器[0047]1106:輸入/輸出裝置1108:系統(tǒng)總線[0048]1110:數(shù)據(jù)傳輸接口1202:鼠標(biāo)[0049]1204:鍵盤1206:顯示器[0050]1252:打印機(jī)1256:隨身盤[0051]1214:存儲卡1216:固態(tài)硬盤[0052]1310:數(shù)字相機(jī)1312:SD卡[0053]1314:MMC卡1316:存儲棒[0054]1318:CF卡1320:嵌入式儲存裝置[0055]100:存儲器儲存裝置102:連接器[0056]104:存儲器控制器106:可復(fù)寫式非易失性存儲器模塊[0057]304(0)~304(R):物理抹除單元202:存儲器管理電路[0058]206:存儲器接口252:緩沖存儲器[0059]254:電源管理電路256:錯誤檢查與校正電路[0060]402:儲存區(qū)412:數(shù)據(jù)區(qū)[0061]414:閑置區(qū)404:系統(tǒng)區(qū)[0062]406:取代區(qū)LSA(O)~LSA(L):扇區(qū)[0063]LBA(O)~LBA01):邏輯地址PBA(0-1)~PBA(N-K):物理編程單元[0064]800:邏輯地址-物理地址映射表802:邏輯地址字段[0065]804:物理地址字段[0066]S160US1603、S1605、S1607、S1609、S1611:數(shù)據(jù)儲存方法的步驟[0067]S1701、S1703、S1705、S1707、S1709、S1711、S1713、S1715、S1717、S1719:數(shù)據(jù)儲存方法的步驟【具體實(shí)施方式】[0068]一般而言,存儲器儲存裝置(亦稱,存儲器儲存系統(tǒng))包括可復(fù)寫式非易失性存儲器模塊與控制器(亦稱，控制電路)。通常存儲器儲存裝置是與主機(jī)系統(tǒng)一起使用，以使主機(jī)系統(tǒng)可將數(shù)據(jù)寫入至存儲器儲存裝置或從存儲器儲存裝置中讀取數(shù)據(jù)。[0069]圖1是根據(jù)一范例實(shí)施例所繪示的主機(jī)系統(tǒng)與存儲器儲存裝置。[0070]請參照圖1，主機(jī)系統(tǒng)1000—般包括計(jì)算機(jī)1100與輸入/輸出(input/output,I/0)裝置1106。計(jì)算機(jī)1100包括微處理器1102、隨機(jī)存取存儲器(randomaccessmemory,RAM)1104、系統(tǒng)總線1108與數(shù)據(jù)傳輸接口1110。輸入/輸出裝置1106包括如圖2的鼠標(biāo)1202、鍵盤1204、顯示器1206與打印機(jī)1252。必須了解的是，圖2所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可還包括其它裝置。[0071]在本發(fā)明實(shí)施例中，存儲器儲存裝置100是通過數(shù)據(jù)傳輸接口1110與主機(jī)系統(tǒng)1000的其它元件電性連接。通過微處理器1102、隨機(jī)存取存儲器1104與輸入/輸出裝置1106的運(yùn)作可將數(shù)據(jù)寫入至存儲器儲存裝置100或從存儲器儲存裝置100中讀取數(shù)據(jù)。例如，存儲器儲存裝置100可以是如圖2所示的隨身盤1256、存儲卡1214或固態(tài)硬盤(SolidStateDrive,SSD)1216等的可復(fù)寫式非易失性存儲器儲存裝置。[0072]一般而言，主機(jī)系統(tǒng)1000為可實(shí)質(zhì)地與存儲器儲存裝置100配合以儲存數(shù)據(jù)的任意系統(tǒng)。雖然在本范例實(shí)施例中，主機(jī)系統(tǒng)1000是以計(jì)算機(jī)系統(tǒng)來作說明，然而，在本發(fā)明另一范例實(shí)施例中主機(jī)系統(tǒng)1000可以是數(shù)字相機(jī)、攝影機(jī)、通信裝置、音頻播放器或視頻播放器等系統(tǒng)。例如，在主機(jī)系統(tǒng)為數(shù)字相機(jī)(攝影機(jī))1310時，可復(fù)寫式非易失性存儲器儲存裝置則為其所使用的SD卡1312、MMC卡1314、存儲棒(memorystick)1316、CF卡1318或嵌入式儲存裝置1320(如圖3所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(EmbeddedMMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接電性連接于主機(jī)系統(tǒng)的基板上。[0073]圖4是繪示圖1所示的存儲器儲存裝置的概要方塊圖。[0074]請參照圖4，存儲器儲存裝置100包括連接器102、存儲器控制器104與可復(fù)寫式非易失性存儲器模塊106。[0075]在本范例實(shí)施例中，連接器102是相容于序列先進(jìn)附件(SerialAdvancedTechnologyAttachment,SATA)標(biāo)準(zhǔn)。然而,必須了解的是,本發(fā)明不限于此,連接器102亦可以是符合并列先進(jìn)附件(ParallelAdvancedTechnologyAttachment,PATA)標(biāo)準(zhǔn)、電氣和電子工程師協(xié)會(InstituteofElectricalandElectronicEngineers,IEEE)1394標(biāo)準(zhǔn)、高速周邊零件連接接口(PeripheralComponentInterconnectExpress,PCIExpress)標(biāo)準(zhǔn)、通用序列總線(UniversalSerialBus,USB)標(biāo)準(zhǔn)、安全數(shù)字(SecureDigital,SD)接口標(biāo)準(zhǔn)、超高速一代(UltraHighSpeed-1，UHS-1)接口標(biāo)準(zhǔn)、超高速二代(UltraHighSpeed-1I,UHS-1I)接口標(biāo)準(zhǔn)、存儲棒(MemoryStick,MS)接口標(biāo)準(zhǔn)、多媒體儲存卡(MultiMediaCard,MMC)接口標(biāo)準(zhǔn)、嵌入式多媒體儲存卡(EmbeddedMultimediaCard,eMMC)接口標(biāo)準(zhǔn)、通用閃存(UniversalFlashStorage,UFS)接口標(biāo)準(zhǔn)、小型快閃(CompactFlash,CF)接口標(biāo)準(zhǔn)、集成式驅(qū)動電子接口(IntegratedDeviceElectronics,IDE)標(biāo)準(zhǔn)或其它適合的標(biāo)準(zhǔn)。[0076]存儲器控制器104用以執(zhí)行以硬件型式或固件型式實(shí)作的多個邏輯門或控制指令，并且根據(jù)主機(jī)系統(tǒng)1000的指令在可復(fù)寫式非易失性存儲器模塊106中進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。[0077]可復(fù)寫式非易失性存儲器模塊106是電性連接至存儲器控制器104，并且用以儲存主機(jī)系統(tǒng)1000所寫入的數(shù)據(jù)。可復(fù)寫式非易失性存儲器模塊106具有物理抹除單元304(0)?304(R)。例如，物理抹除單元304(0)?304(R)可屬于同一個存儲器晶粒(die)或者屬于不同的存儲器晶粒。每一物理抹除單元分別具有多個物理編程單元，并且屬于同一個物理抹除單元的物理編程單元可被獨(dú)立地寫入且被同時地抹除。例如，每一物理抹除單元是由128個物理編程單元所組成。然而，必須了解的是，本發(fā)明不限于此，每一物理抹除單元亦可由64個物理編程單元、256個物理編程單元或其它任意個物理編程單元所組成。[0078]更詳細(xì)來說，物理抹除單元為抹除的最小單位。亦即，每一物理抹除單元含有最小數(shù)目的一并被抹除的存儲單元。物理編程單元為編程的最小單元。即，物理編程單元為寫入數(shù)據(jù)的最小單元。每一物理編程單元通常包括數(shù)據(jù)位區(qū)與冗余位區(qū)。數(shù)據(jù)位區(qū)包含多個物理存取地址用以儲存使用者的數(shù)據(jù)，而冗余位區(qū)用以儲存系統(tǒng)的數(shù)據(jù)(例如，控制信息與錯誤更正碼)。在本范例實(shí)施例中，每一個物理編程單元的數(shù)據(jù)位區(qū)中會包含4個物理存取地址，且一個物理存取地址的大小為512字節(jié)(byte)。然而，在其它范例實(shí)施例中，數(shù)據(jù)位區(qū)中也可包含數(shù)目更多或更少的物理存取地址，本發(fā)明并不限制物理存取地址的大小以及個數(shù)。例如，在一范例實(shí)施例中，物理抹除單元為物理區(qū)塊，并且物理編程單元為物理頁面或物理扇區(qū)，但本發(fā)明不以此為限。[0079]在本范例實(shí)施例中，可復(fù)寫式非易失性存儲器模塊106為多階存儲單元(MultiLevelCell，MLC)NAND閃存模塊，即一個存儲單元中可儲存至少2個位數(shù)據(jù)。然而，本發(fā)明不限于此，可復(fù)寫式非易失性存儲器模塊106亦可是多階存儲單元(TrinaryLevelCell,TLC)NAND型閃存模塊、其它閃存模塊或其它具有相同特性的存儲器模塊。[0080]圖5是根據(jù)一范例實(shí)施例所繪示的存儲器控制器的概要方塊圖。必須了解的是，圖5所示的存儲器控制器的結(jié)構(gòu)僅為一范例，本發(fā)明不以此為限。[0081]請參照圖5，存儲器控制器104包括存儲器管理電路202、主機(jī)接口204與存儲器接口206。[0082]存儲器管理電路202用以控制存儲器控制器104的整體運(yùn)作。具體來說，存儲器管理電路202具有多個控制指令，并且在存儲器儲存裝置100運(yùn)作時，此些控制指令會被執(zhí)行以進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。[0083]在本范例實(shí)施例中，存儲器管理電路202的控制指令是以固件型式來實(shí)作。例如，存儲器管理電路202具有微處理器單元(未繪示)與只讀存儲器(未繪示)，并且此些控制指令是被燒錄至此只讀存儲器中。當(dāng)存儲器儲存裝置100運(yùn)作時，此些控制指令會由微處理器單元來執(zhí)行以進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。[0084]在本發(fā)明另一范例實(shí)施例中，存儲器管理電路202的控制指令亦可以程序碼型式儲存于可復(fù)寫式非易失性存儲器模塊106的特定區(qū)域(例如，存儲器模塊中專用于存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū))中。此外，存儲器管理電路202具有微處理器單元(未繪示)、只讀存儲器(未繪示)及隨機(jī)存取存儲器(未繪示)。特別是，此只讀存儲器具有驅(qū)動碼，并且當(dāng)存儲器控制器104被致能時，微處理器單元會先執(zhí)行此驅(qū)動碼段來將儲存于可復(fù)寫式非易失性存儲器模塊106中的控制指令加載至存儲器管理電路202的隨機(jī)存取存儲器中。之后，微處理器單元會運(yùn)轉(zhuǎn)此些控制指令以進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。[0085]此外，在本發(fā)明另一范例實(shí)施例中，存儲器管理電路202的控制指令亦可以一硬件型式來實(shí)作。例如，存儲器管理電路202包括微控制器、存儲單元管理電路、存儲器寫入電路、存儲器讀取電路、存儲器抹除電路與數(shù)據(jù)處理電路。存儲單元管理電路、存儲器寫入電路、存儲器讀取電路、存儲器抹除電路與數(shù)據(jù)處理電路是電性連接至微控制器。其中，存儲單元管理電路用以管理可復(fù)寫式非易失性存儲器模塊106的物理抹除單元；存儲器寫入電路用以對可復(fù)寫式非易失性存儲器模塊106下達(dá)寫入指令以將數(shù)據(jù)寫入至可復(fù)寫式非易失性存儲器模塊106中；存儲器讀取電路用以對可復(fù)寫式非易失性存儲器模塊106下達(dá)讀取指令以從可復(fù)寫式非易失性存儲器模塊106中讀取數(shù)據(jù)；存儲器抹除電路用以對可復(fù)寫式非易失性存儲器模塊106下達(dá)抹除指令以將數(shù)據(jù)從可復(fù)寫式非易失性存儲器模塊106中抹除；而數(shù)據(jù)處理電路用以處理欲寫入至可復(fù)寫式非易失性存儲器模塊106的數(shù)據(jù)以及從可復(fù)寫式非易失性存儲器模塊106中讀取的數(shù)據(jù)。[0086]主機(jī)接口204是電性連接至存儲器管理電路202并且用以接收與識別主機(jī)系統(tǒng)1000所傳送的指令與數(shù)據(jù)。也就是說，主機(jī)系統(tǒng)1000所傳送的指令與數(shù)據(jù)會通過主機(jī)接口204來傳送至存儲器管理電路202。在本范例實(shí)施例中，主機(jī)接口204是兼容于SATA標(biāo)準(zhǔn)。然而，必須了解的是本發(fā)明不限于此，主機(jī)接口204亦可以是兼容于PATA標(biāo)準(zhǔn)、IEEE1394標(biāo)準(zhǔn)、PCIExpress標(biāo)準(zhǔn)、USB標(biāo)準(zhǔn)、SD標(biāo)準(zhǔn)、UHS-1接口標(biāo)準(zhǔn)、UHS-1I接口標(biāo)準(zhǔn)、MS標(biāo)準(zhǔn)、MMC標(biāo)準(zhǔn)、eMMC接口標(biāo)準(zhǔn)、UFS接口標(biāo)準(zhǔn)、CF標(biāo)準(zhǔn)、IDE標(biāo)準(zhǔn)或其它適合的數(shù)據(jù)傳輸標(biāo)準(zhǔn)。[0087]存儲器接口206是電性連接至存儲器管理電路202并且用以存取可復(fù)寫式非易失性存儲器模塊106。也就是說，欲寫入至可復(fù)寫式非易失性存儲器模塊106的數(shù)據(jù)會經(jīng)由存儲器接口206轉(zhuǎn)換為可復(fù)寫式非易失性存儲器模塊106所能接受的格式。[0088]在本發(fā)明一范例實(shí)施例中，存儲器控制器104還包括緩沖存儲器252、電源管理電路254以及錯誤檢查與校正電路256。[0089]緩沖存儲器252是電性連接至存儲器管理電路202并且用以暫存來自于主機(jī)系統(tǒng)1000的數(shù)據(jù)與指令或來自于可復(fù)寫式非易失性存儲器模塊106的數(shù)據(jù)。[0090]電源管理電路254是電性連接至存儲器管理電路202并且用以控制存儲器儲存裝置100的電源。[0091]錯誤檢查與校正電路256是電性連接至存儲器管理電路202并且用以執(zhí)行錯誤檢查與校正程序以確保數(shù)據(jù)的正確性。具體來說，當(dāng)存儲器管理電路202從主機(jī)系統(tǒng)1000中接收到寫入指令時，錯誤檢查與校正電路256會為對應(yīng)此寫入指令的數(shù)據(jù)產(chǎn)生對應(yīng)的錯誤檢查與校正碼(ErrorCheckingandCorrectingCode,ECCCode),并且存儲器管理電路202會將對應(yīng)此寫入指令的數(shù)據(jù)與對應(yīng)的錯誤檢查與校正碼寫入至可復(fù)寫式非易失性存儲器模塊106中。之后，當(dāng)存儲器管理電路202從可復(fù)寫式非易失性存儲器模塊106中讀取數(shù)據(jù)時會同時讀取此數(shù)據(jù)對應(yīng)的錯誤檢查與校正碼，并且錯誤檢查與校正電路256會依據(jù)此錯誤檢查與校正碼對所讀取的數(shù)據(jù)執(zhí)行錯誤檢查與校正程序。[0092]圖6與圖7是根據(jù)一范例實(shí)施例所繪示的管理可復(fù)寫式非易失性存儲器模塊的范例示意圖。[0093]必須了解的是，在此描述可復(fù)寫式非易失性存儲器模塊106的物理抹除單元的運(yùn)作時，以“提取”、“交換”、“分組”、“輪替”等詞來操作物理抹除單元是邏輯上的概念。也就是說，可復(fù)寫式非易失性存儲器模塊的物理抹除單元的實(shí)際位置并未更動，而是邏輯上對可復(fù)寫式非易失性存儲器模塊的物理抹除單元進(jìn)行操作。[0094]請參照圖6，存儲器控制器104(或存儲器管理電路202)會將可復(fù)寫式非易失性存儲器模塊106的物理抹除單元304(0)?304(R)邏輯地分組為儲存區(qū)402、系統(tǒng)區(qū)404與取代區(qū)406。[0095]邏輯上屬于儲存區(qū)402的物理抹除單元是用以儲存主機(jī)系統(tǒng)1000所寫入的數(shù)據(jù)。也就是說，存儲器儲存裝置100會使用分組為儲存區(qū)402的物理抹除單元來實(shí)際地儲存主機(jī)系統(tǒng)1000所寫入的數(shù)據(jù)。更詳細(xì)來說，存儲器控制器104(或存儲器管理電路202)會將儲存區(qū)402分組為數(shù)據(jù)區(qū)412與閑置區(qū)414，其中數(shù)據(jù)區(qū)412的物理抹除單元(亦稱為數(shù)據(jù)物理抹除單元)是已儲存數(shù)據(jù)的物理抹除單元，而閑置區(qū)414的物理抹除單元(亦稱為閑置物理抹除單元)是用以替換數(shù)據(jù)區(qū)412的物理抹除單元。因此，閑置區(qū)414的物理抹除單元為空或可使用的物理抹除單元，即無記錄數(shù)據(jù)或標(biāo)記為已沒用的無效數(shù)據(jù)。也就是說，在閑置區(qū)414中的物理抹除單元已被執(zhí)行抹除運(yùn)作，或者當(dāng)閑置區(qū)414中的物理抹除單元被提取用于儲存數(shù)據(jù)之前所提取的物理抹除單元會被執(zhí)行抹除運(yùn)作。因此，閑置區(qū)414的物理抹除單元為可被使用的物理抹除單元。具體來說，當(dāng)一個物理抹除單元從閑置區(qū)414中被選擇來儲存有效數(shù)據(jù)時，此物理抹除單元會被關(guān)聯(lián)至數(shù)據(jù)區(qū)412。并且，存儲器控制器104(或存儲器管理電路202)會對在數(shù)據(jù)區(qū)412中所有物理編程單元所儲存的數(shù)據(jù)皆為無效數(shù)據(jù)的物理抹除單元執(zhí)行抹除操作，并且將抹除后的物理抹除單元關(guān)聯(lián)至閑置區(qū)414，由此物理抹除單元可輪替地來儲存主機(jī)系統(tǒng)1000所寫入的數(shù)據(jù)。[0096]邏輯上屬于系統(tǒng)區(qū)404的物理抹除單元是用以記錄系統(tǒng)數(shù)據(jù)，其中此系統(tǒng)數(shù)據(jù)包括關(guān)于存儲器芯片的制造商與型號、存儲器芯片的物理抹除單元數(shù)、每一物理抹除單元的物理編程單元數(shù)等。[0097]邏輯上屬于取代區(qū)406中的物理抹除單元是替代物理抹除單元。例如，可復(fù)寫式非易失性存儲器模塊106于出廠時會預(yù)留4%的物理抹除單元作為更換使用。也就是說，當(dāng)數(shù)據(jù)區(qū)412、閑置區(qū)414與系統(tǒng)區(qū)404中的物理抹除單元損毀時，預(yù)留于取代區(qū)406中的物理抹除單元是用以取代損壞的物理抹除單元(即，壞物理抹除單元(badblock))。因此，倘若取代區(qū)406中仍存有正常的物理抹除單元且發(fā)生物理抹除單元損毀時，存儲器控制器104會從取代區(qū)406中提取正常的物理抹除單元來更換損毀的物理抹除單元。倘若取代區(qū)406中無正常的物理抹除單元且發(fā)生物理抹除單元損毀時，則存儲器控制器104會將整個存儲器儲存裝置100宣告為寫入保護(hù)(writeprotect)狀態(tài)，而無法再寫入數(shù)據(jù)。[0098]特別是，儲存區(qū)402、系統(tǒng)區(qū)404與取代區(qū)406的物理抹除單元的數(shù)量會依據(jù)不同的存儲器規(guī)格而有所不同。此外，必須了解的是，在存儲器儲存裝置100的運(yùn)作中，物理抹除單元關(guān)聯(lián)至儲存區(qū)402、系統(tǒng)區(qū)404與取代區(qū)406的分組關(guān)系會動態(tài)地變動。例如，當(dāng)儲存區(qū)402中的物理抹除單元損壞而被取代區(qū)406的物理抹除單元取代時，則原本取代區(qū)406的物理抹除單元會被關(guān)聯(lián)至儲存區(qū)402。[0099]請參照圖7，如上所述，數(shù)據(jù)區(qū)412與閑置區(qū)414的物理抹除單元是以輪替方式來儲存主機(jī)系統(tǒng)1000所寫入的數(shù)據(jù)。在本范例實(shí)施例中，存儲器控制器104(或存儲器管理電路202)會配置邏輯地址LBA(O)?LBA(H)給主機(jī)系統(tǒng)1000以進(jìn)行數(shù)據(jù)的存取。[0100]每個邏輯地址是由數(shù)個扇區(qū)(sector)所組成。例如，在本范例實(shí)施例中，每一邏輯地址是由4個扇區(qū)所組成，例如，扇區(qū)LSA(O)?LSA(3)是屬于邏輯地址LBA(O);扇區(qū)LSA⑷?LSA(7)是屬于邏輯地址LBA(I);扇區(qū)LSA⑶?LSA(Il)是屬于邏輯地址LBA(2)...等。但本發(fā)明不限于此，在本發(fā)明另一范例實(shí)施例中，邏輯地址亦可是由8個扇區(qū)所組成或是由16個扇區(qū)所組成。[0101]例如，存儲器控制器104(或存儲器管理電路202)會維護(hù)邏輯地址-物理地址映射表來記錄邏輯地址與物理編程單元之間的映射關(guān)系。也就是說，當(dāng)主機(jī)系統(tǒng)1000欲在扇區(qū)中存取數(shù)據(jù)時，存儲器控制器104(或存儲器管理電路202)會確認(rèn)此扇區(qū)所屬的邏輯地址，并且在此邏輯地址所映射的物理編程單元中來存取數(shù)據(jù)。[0102]例如，當(dāng)存儲器控制器104(或存儲器管理電路202)開始使用物理抹除單元304(0)來儲存主機(jī)系統(tǒng)1000欲寫入的數(shù)據(jù)(B卩，物理抹除單元304(0)從閑置區(qū)414中被提取并關(guān)聯(lián)至數(shù)據(jù)區(qū)412)時，不管主機(jī)系統(tǒng)1000是寫入那個邏輯地址，存儲器控制器104(或存儲器管理電路202)會將數(shù)據(jù)依序地寫入至物理抹除單元304(0)的物理編程單元；而當(dāng)存儲器控制器104(或存儲器管理電路202)開始使用物理抹除單元304(I)來儲存主機(jī)系統(tǒng)1000欲寫入的數(shù)據(jù)(即，物理抹除單元304(1)從閑置區(qū)414中被提取并關(guān)聯(lián)至數(shù)據(jù)區(qū)412)時，不管主機(jī)系統(tǒng)1000是寫入那個邏輯地址，存儲器控制器104(或存儲器管理電路202)會將數(shù)據(jù)依序地寫入至物理抹除單元304(I)的物理編程單元中。也就是說，當(dāng)寫入主機(jī)系統(tǒng)1000欲寫入的數(shù)據(jù)時，存儲器控制器104(或存儲器管理電路202)會依序地使用一個物理抹除單元內(nèi)的物理編程單元來寫入數(shù)據(jù)，并且當(dāng)此物理抹除單元內(nèi)的物理編程單元被使用完后才會再選擇另一個無儲存數(shù)據(jù)的物理抹除單元(即，從閑置區(qū)414中提取一個物理抹除單元)，并且在新選擇的物理抹除單元的物理編程單元中繼續(xù)依序地寫入數(shù)據(jù)。在本范例實(shí)施例中，在存儲器控制器104(或存儲器管理電路202)將數(shù)據(jù)寫入至物理編程單元后，存儲器控制器104(或存儲器管理電路202)會更新邏輯地址-物理地址映射表以正確地記錄邏輯地址與物理編程單元的映射關(guān)系。[0103]圖8是根據(jù)本發(fā)明范例實(shí)施例繪示邏輯地址轉(zhuǎn)物理編程單元映射表的范例。[0104]請參照圖8，邏輯地址-物理地址映射表800包括邏輯地址字段802以及物理地址字段804。邏輯地址字段802記錄所配置的每個邏輯地址的編號并且物理地址字段804記錄每個邏輯地址映射的物理編程單元。在存儲器儲存裝置100為全新且未曾被用來儲存數(shù)據(jù)的狀態(tài)下，物理抹除單元304(0)~304(N)會被關(guān)聯(lián)至閑置區(qū)414，并且在邏輯地址-物理地址映射表800中記錄對應(yīng)每一個邏輯地址所映射的物理程序單元的字段會被標(biāo)記為空值(例如，NULL)。[0105]在本范例實(shí)施例中，可復(fù)寫式非易失性存儲器模塊106為MLCNAND型閃存模塊，并每個物理抹除單元的物理編程單元依據(jù)其存取速度可被區(qū)分為下物理編程單元(亦稱為快速物理編程單元)與上物理編程單元(亦稱為慢速物理編程單元)。例如，物理抹除單元304(0)的物理編程單元PBA(0-1)、PBA(0-3)、PBA(0-5)...PBA(O-(K-1))為下物理編程單元，而物理編程單元PBA(0-2)、PAB(0-4)、PBA(0-6)…PBA(K)為上物理編程單元，其中K為偶整數(shù)。然而，必須了解的是，在本發(fā)明另一范例實(shí)施例中，可復(fù)寫式非易失性存儲器模塊106亦可為TLCNAND型閃存模塊或其它多階存儲單元閃存芯片。例如，可復(fù)寫式非易失性存儲器模塊106為TLCNAND型閃存模塊，并每個物理抹除單元的物理編程單元依據(jù)其存取速度可被區(qū)分為下物理編程單元(亦稱為快速物理編程單元)、中物理編程單元(亦稱為中速物理編程單元)與上物理編程單元(亦稱為慢速物理編程單元)。[0106]特別是，當(dāng)欲將頁數(shù)據(jù)寫入至物理編程單元時，存儲器控制器104(或存儲器管理電路202)會判斷可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)。倘若可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)為預(yù)設(shè)狀態(tài)時，存儲器控制器104(或存儲器管理電路202)會以第一寫入模式來將此頁數(shù)據(jù)寫入至可復(fù)寫式非易失性存儲器模塊106;并且倘若可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)非為預(yù)設(shè)狀態(tài)時，存儲器控制器104(或存儲器管理電路202)會以第二寫入模式來將此頁數(shù)據(jù)寫入至可復(fù)寫式非易失性存儲器模塊106。[0107]在本范例實(shí)施例中，在第一寫入模式中，存儲器控制器104(或存儲器管理電路202)會使用下物理編程單元來儲存主機(jī)系統(tǒng)1000欲寫入的數(shù)據(jù)，而不使用上物理編程單元來儲存數(shù)據(jù)。而在第二寫入模式中，存儲器控制器104(或存儲器管理電路202)會使用下物理編程單元與上物理編程單元來儲存主機(jī)系統(tǒng)1000欲寫入的數(shù)據(jù)。也就是說，在第二寫入模式中，可復(fù)寫式非易失性存儲器模塊106的下物理編程單元與上物理編程單元都會被選擇來儲存數(shù)據(jù)，而在第一寫入模式中僅下物理編程單元會被選擇來儲存數(shù)據(jù)。因此，第一寫入模式的寫入速度會高于在第二寫入模式的寫入速度。值得一提的是，本發(fā)明不限于此MLCNAND型閃存模塊，在TLCNAND型閃存模塊的例子中，在上述第一寫入模式中，存儲器控制器104(或存儲器管理電路202)會使用下物理編程單元來儲存主機(jī)系統(tǒng)1000欲寫入的數(shù)據(jù)，而不使用中物理編程單元與上物理編程單元來儲存數(shù)據(jù)。而在第二寫入模式中，存儲器控制器104(或存儲器管理電路202)會使用下物理編程單元、中物理編程單元與上物理編程單元來儲存主機(jī)系統(tǒng)1000欲寫入的數(shù)據(jù)。[0108]在本范例實(shí)施例中，存儲器控制器104(或存儲器管理電路202)會判斷在可復(fù)寫式非易失性存儲器模塊106中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目是否小于第一門坎值。倘若在可復(fù)寫式非易失性存儲器模塊106中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目小于第一門坎值時，存儲器控制器104(或存儲器管理電路202)會識別可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)為預(yù)設(shè)狀態(tài)；并且倘若在可復(fù)寫式非易失性存儲器模塊106中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目非小于第一門坎值時，存儲器控制器104(或存儲器管理電路202)會識別可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)非為預(yù)設(shè)狀態(tài)。在此，第一門坎值可被設(shè)定為所有物理編程單元的數(shù)目乘以一預(yù)定比例。例如，在MLCNAND型閃存模塊的例子中，此預(yù)定比例可以是50%，但本范例實(shí)施例不限于此。例如，在TLCNAND型閃存模塊的例子中，此預(yù)定比例可以是30%。[0109]在本范例實(shí)施例中，存儲器控制器104(或存儲器管理電路202)會根據(jù)邏輯地址-物理地址映射表中的信息來判斷在可復(fù)寫式非易失性存儲器模塊106中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目是否小于第一門坎值。具體來說，當(dāng)一個物理編程單元被寫入屬于一個邏輯地址的有效數(shù)據(jù)時，在邏輯地址-物理地址映射表中此邏輯地址會被映射至此物理編程單元?；?，存儲器控制器104(或存儲器管理電路202)可通過計(jì)算被記錄在邏輯地址-物理地址映射表中的物理編程單元的數(shù)目來獲取儲存有效數(shù)據(jù)的物理編程單元的數(shù)目。[0110]值得一提的是，除了上述就由比較在可復(fù)寫式非易失性存儲器模塊106中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目與第一門坎值來識別可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)是否為預(yù)設(shè)狀態(tài)之外，在本發(fā)明另一范例實(shí)施例中，存儲器控制器104(或存儲器管理電路202)亦可根據(jù)閑置區(qū)414中的物理抹除單元的數(shù)目來識別可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)是否為預(yù)設(shè)狀態(tài)。具體來說，倘若閑置區(qū)414中的物理抹除單元的數(shù)目小于第二門坎值時，存儲器控制器104(或存儲器管理電路202)會識別可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)非為預(yù)設(shè)狀態(tài)；并且倘若閑置區(qū)414中的物理抹除單元的數(shù)目非小于第二門坎值時，存儲器控制器104(或存儲器管理電路202)會識別可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)為預(yù)設(shè)狀態(tài)。例如，第二門坎值可被設(shè)定為8，但本范例實(shí)施例不限于此。[0111]圖9?圖11是根據(jù)本發(fā)明范例實(shí)施例所繪示當(dāng)在可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)為預(yù)設(shè)狀態(tài)下進(jìn)行寫入運(yùn)作而更新邏輯地址-物理地址映射表的一范例。[0112]請參照圖9，倘若在圖8所示的狀態(tài)下主機(jī)系統(tǒng)1000欲寫入頁數(shù)據(jù)至邏輯地址LBA(I)時，存儲器控制器104(或存儲器管理電路202)會從閑置區(qū)414選擇一個物理抹除單元(例如，物理抹除單元304(O))并且將主機(jī)系統(tǒng)1000欲寫入的頁數(shù)據(jù)寫入至物理編程單元PBA(O-l)。在完成數(shù)據(jù)的寫入后，存儲器控制器104(或存儲器管理電路202)會在邏輯地址-物理地址映射表800中將邏輯地址LBA(I)映射至物理編程單元PBA(O-1)。[0113]請參照圖10，倘若在圖9的狀態(tài)下主機(jī)系統(tǒng)1000欲寫入頁數(shù)據(jù)至邏輯地址LBA(129)時，存儲器控制器104(或存儲器管理電路202)會將主機(jī)系統(tǒng)1000欲寫入的頁數(shù)據(jù)寫入至物理編程單元PBA(0-3)中。此時，存儲器控制器104(或存儲器管理電路202)會在邏輯地址-物理地址映射表800中將邏輯地址LBA(129)映射至物理編程單元PBA(0-3)。[0114]請參照圖11，倘若在圖10的狀態(tài)下主機(jī)系統(tǒng)1000欲寫入頁數(shù)據(jù)至邏輯地址LBA(I)時，存儲器控制器104(或存儲器管理電路202)會將主機(jī)系統(tǒng)1000欲寫入的頁數(shù)據(jù)寫入至物理編程單元PBA(0-5)中。此時，存儲器控制器104(或存儲器管理電路202)會在邏輯地址-物理地址映射表800中將邏輯地址LBA(I)映射至物理編程單元PBA(0-5)。[0115]在圖9?11的寫入運(yùn)作中，由于復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)為預(yù)設(shè)狀態(tài)，因此，存儲器控制器104(或存儲器管理電路202)是選擇下物理編程單元(即，物理編程單元PBA(0-1)、物理編程單元PBA(0-3)、物理編程單元PBA(0_5))來寫入頁數(shù)據(jù)，而不會使用上物理編程單元(即，第一寫入模式)。[0116]圖12是根據(jù)本發(fā)明范例實(shí)施例繪示邏輯地址轉(zhuǎn)物理編程單元映射表的另一范例。[0117]請參照圖12，倘若所有邏輯地址皆儲存有有效數(shù)據(jù)時，在邏輯地址-物理地址映射表800中每個邏輯地址皆映射一個物理編程單元。基此，由于儲存有效數(shù)據(jù)的物理編程單元的數(shù)目大于第一門坎值，因此，存儲器控制器104(或存儲器管理電路202)會識別可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)非為預(yù)設(shè)狀態(tài)。[0118]圖13?圖15是根據(jù)本發(fā)明范例實(shí)施例所繪示當(dāng)在可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)非為預(yù)設(shè)狀態(tài)下進(jìn)行寫入運(yùn)作而更新邏輯地址-物理地址映射表的一范例。[0119]請參照圖13，倘若在圖13所示的狀態(tài)下主機(jī)系統(tǒng)1000欲寫入頁數(shù)據(jù)至邏輯地址LBA(I)時，存儲器控制器104(或存儲器管理電路202)會從閑置區(qū)414選擇一個物理抹除單元(例如，物理抹除單元304(D+1))并且將主機(jī)系統(tǒng)1000欲寫入的頁數(shù)據(jù)寫入至物理編程單元PBA((D+1)-1)。在完成數(shù)據(jù)的寫入后，存儲器控制器104(或存儲器管理電路202)會在邏輯地址-物理地址映射表800中將邏輯地址LBA(I)映射至物理編程單元PBA((D+1)-1)。[0120]請參照圖14，倘若在圖13的狀態(tài)下主機(jī)系統(tǒng)1000欲寫入頁數(shù)據(jù)至邏輯地址LBA(129)時，存儲器控制器104(或存儲器管理電路202)會將主機(jī)系統(tǒng)1000欲寫入的頁數(shù)據(jù)寫入至物理編程單元PBA((D+1)-2)中。此時，存儲器控制器104(或存儲器管理電路202)會在邏輯地址-物理地址映射表800中將邏輯地址LBA(129)映射至物理編程單元PBA((D+1)-2)。[0121]請參照圖15，倘若在圖14的狀態(tài)下主機(jī)系統(tǒng)1000欲寫入頁數(shù)據(jù)至邏輯地址LBA(I)時，存儲器控制器104(或存儲器管理電路202)會將主機(jī)系統(tǒng)1000欲寫入的頁數(shù)據(jù)寫入至物理編程單元PBA((D+l)-3)中。此時，存儲器控制器104(或存儲器管理電路202)會在邏輯地址-物理地址映射表800中將邏輯地址LBA(I)映射至物理編程單元PBA((D+1)-3)。[0122]在圖13?15的寫入運(yùn)作中，由于可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)為非預(yù)設(shè)狀態(tài)，因此，下物理編程單元與上物理編程單元(即，物理編程單元PBA((D+1)-1)、物理編程單元PBA((D+1)-2)、物理編程單元PBA((D+1)-3))會被用來寫入頁數(shù)據(jù)(即，第二寫入模式)。[0123]圖16是根據(jù)本發(fā)明一范例實(shí)施例繪示數(shù)據(jù)儲存方法的流程圖。[0124]請參照圖16，在步驟S1601中，存儲器控制器104(或存儲器管理電路202)將可復(fù)寫式非易失性存儲器模塊106的物理抹除單元的至少一部分關(guān)聯(lián)至閑置區(qū)414并且配置多個邏輯地址。[0125]在步驟S1603中，存儲器控制器104(或存儲器管理電路202)從主機(jī)系統(tǒng)1000中接收頁數(shù)據(jù)，其中主機(jī)系統(tǒng)1000指示將此頁數(shù)據(jù)儲存至其中一個邏輯地址(以下稱為第一邏輯地址)。[0126]在步驟S1605中，存儲器控制器104(或存儲器管理電路202)從閑置區(qū)414的物理抹除單元中選擇一物理抹除單元(以下稱為第一物理抹除單元)。[0127]之后，在步驟S1607中，存儲器控制器104(或存儲器管理電路202)會判斷可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)是否符合預(yù)設(shè)狀態(tài)。[0128]倘若可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)符合預(yù)設(shè)狀態(tài)時，在步驟S1609中，存儲器控制器104(或存儲器管理電路202)會使用第一寫入模式來將頁數(shù)據(jù)寫入至第一物理抹除單元的空物理編程單元(以下稱為第一物理編程單元)中，將第一邏輯地址映射至第一物理編程單元且將第一物理抹除單元從閑置區(qū)414中移除，其中第一物理編程單元為下物理編程單元。[0129]倘若可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)不符合預(yù)設(shè)狀態(tài)時，在步驟S1611中，存儲器控制器104(或存儲器管理電路202)會使用第二寫入模式來將頁數(shù)據(jù)寫入至第一物理抹除單元的空物理編程單元(以下稱為第二物理編程單元)中，將第一邏輯地址映射至第二物理編程單元且將第一物理抹除單元從閑置區(qū)414中移除，其中第二物理編程單元可為下物理編程單元或上物理編程單元。[0130]如上所述，例如，存儲器控制器104(或存儲器管理電路202)可根據(jù)在可復(fù)寫式非易失性存儲器模塊106中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目或者根據(jù)閑置區(qū)414中的物理抹除單元的數(shù)目來識別可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)是否為預(yù)設(shè)狀態(tài)。特別是，在另一范例實(shí)施例中，存儲器控制器104(或存儲器管理電路202)更可根據(jù)可復(fù)寫式非易失性存儲器模塊106的磨損情況來選擇依據(jù)在可復(fù)寫式非易失性存儲器模塊106中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目來判斷可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)或者選擇依據(jù)閑置區(qū)414中的物理抹除單元的數(shù)目來識別可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)。[0131]具體來說，存儲器控制器104(或存儲器管理電路202)會記錄每一物理抹除單元的抹除次數(shù)并且計(jì)算所有物理抹除單元的平均抹除次數(shù)。在此，每當(dāng)一個物理抹除單元被執(zhí)行抹除操作時，此物理抹除單元的抹除次數(shù)會被增加(例如，加I)。并且，存儲器控制器104(或存儲器管理電路202)會判斷所有物理抹除單元的平均抹除次數(shù)是否大于第三門坎值。倘若所有物理抹除單元的平均抹除次數(shù)大于第三門坎值時，則存儲器控制器104(或存儲器管理電路202)會依據(jù)在可復(fù)寫式非易失性存儲器模塊106中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目來判斷可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)。反之，倘若所有物理抹除單元的平均抹除次數(shù)非大于第三門坎值時，則存儲器控制器104(或存儲器管理電路202)會依據(jù)閑置區(qū)414中的物理抹除單元的數(shù)目來識別可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)。在此，第三門坎值會被設(shè)定為4000，但本發(fā)明不限于此。[0132]圖17是根據(jù)本發(fā)明另一范例實(shí)施例繪示數(shù)據(jù)儲存方法的流程圖。[0133]請參照圖17，在步驟S1701中，存儲器控制器104(或存儲器管理電路202)將可復(fù)寫式非易失性存儲器模塊106的物理抹除單元的至少一部分關(guān)聯(lián)至閑置區(qū)412并且配置多個邏輯地址。[0134]在步驟S1703中，存儲器控制器104(或存儲器管理電路202)從主機(jī)系統(tǒng)1000中接收頁數(shù)據(jù)，其中主機(jī)系統(tǒng)1000指示將此頁數(shù)據(jù)儲存至其中一個邏輯地址(以下稱為第一邏輯地址)。[0135]在步驟S1705中，存儲器控制器104(或存儲器管理電路202)從閑置區(qū)414的物理抹除單元中選擇一物理抹除單元(以下稱為第一物理抹除單元)。[0136]之后，在步驟S1707中，存儲器控制器104(或存儲器管理電路202)會判斷所有物理抹除單元的平均抹除次數(shù)是否大于第三門坎值。[0137]倘若所有物理抹除單元的平均抹除次數(shù)非大于第三門坎值時，則在步驟S1709中，存儲器控制器104(或存儲器管理電路202)會判斷屬于閑置區(qū)414的物理抹除單元的數(shù)目是否小于第二門坎值。[0138]倘若屬于閑置區(qū)414的物理抹除單元的數(shù)目非小于第二門坎值時，則在步驟S1711中，存儲器控制器104(或存儲器管理電路202)會識別可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)符合預(yù)設(shè)狀態(tài)。[0139]倘若屬于閑置區(qū)414的物理抹除單元的數(shù)目小于第二門坎值時，則在步驟S1713中，存儲器控制器104(或存儲器管理電路202)會識別可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)不符合預(yù)設(shè)狀態(tài)。[0140]倘若所有物理抹除單元的平均抹除次數(shù)大于第三門坎值時，則在步驟S1715中，存儲器控制器104(或存儲器管理電路202)會判斷儲存有效數(shù)據(jù)的物理編程單元的數(shù)目是否小于第一門坎值。[0141]倘若儲存有效數(shù)據(jù)的物理編程單元的數(shù)目小于第一門坎值時，則在步驟S1717中，存儲器控制器104(或存儲器管理電路202)會識別可復(fù)寫式非易失性存儲器模塊106的儲存狀態(tài)符合預(yù)設(shè)狀態(tài)。[0142]倘若儲存有效數(shù)據(jù)的物理編程單元的數(shù)目非小于第一門坎值時，則在步驟S1719中存儲器控制器104(或存儲器管理電路202)會識別可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)不符合預(yù)設(shè)狀態(tài)。[0143]綜上所述，本范例實(shí)施例的數(shù)據(jù)儲存方法及使用此方法的存儲器控制器與存儲器儲存裝置能夠有效地依據(jù)存儲器模塊的儲存狀態(tài)使用不同的寫入模式來儲存數(shù)據(jù)，由此提升數(shù)據(jù)寫入速度。[0144]雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所屬【
技術(shù)領(lǐng)域：
】中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，故本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求范圍所界定者為準(zhǔn)。【權(quán)利要求】1.一種數(shù)據(jù)儲存方法，用于在一可復(fù)寫式非易失性存儲器模塊中儲存數(shù)據(jù)，其中該可復(fù)寫式非易失性存儲器模塊具有多個物理抹除單元，每一所述多個物理抹除單元具有多個物理編程單元，所述多個物理編程單元包括多個下物理編程單元與多個上物理編程單元并且將數(shù)據(jù)寫入至所述多個下物理編程單元的速度大于將數(shù)據(jù)寫入至所述多個上物理編程單元的速度，該數(shù)據(jù)儲存方法包括:配置多個邏輯地址；從一主機(jī)系統(tǒng)中接收一頁數(shù)據(jù)，其中該主機(jī)系統(tǒng)指示將該頁數(shù)據(jù)儲存至所述多個邏輯地址之中的一第一邏輯地址；從所述多個物理抹除單元中選擇一第一物理抹除單元，其中該第一物理抹除單元屬于一閑置物理抹除單元；判斷該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)是否符合一預(yù)設(shè)狀態(tài)；倘若該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)符合該預(yù)設(shè)狀態(tài)時，使用一第一寫入模式來將該頁數(shù)據(jù)寫入至該第一物理抹除單元的物理編程單元之中的一第一物理編程單元中，將該第一邏輯地址映射至該第一物理編程單元，其中在該第一寫入模式中該第一物理抹除單元的下物理編程單元會被使用來寫入數(shù)據(jù)且該第一物理抹除單元的上物理編程單元不會被用來寫入數(shù)據(jù)；以及倘若該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)不符合該預(yù)設(shè)狀態(tài)時，使用一第二寫入模式來將該頁數(shù)據(jù)寫入至該第一物理抹除單元的物理編程單元之中的一第二物理編程單元中，將該第一邏輯地址映射至該第二物理編程單元，其中在該第二寫入模式中該第一物理抹除單元的下物理編程單元與上物理編程單元會被用來寫入數(shù)據(jù)。2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)儲存方法，其中該閑置物理抹除單元包括無儲存數(shù)據(jù)的物理抹除單元或儲存無效數(shù)據(jù)的物理抹除單元。`3.根據(jù)權(quán)利要求1所述的數(shù)據(jù)儲存方法，其中判斷該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)是否符合該預(yù)設(shè)狀態(tài)的步驟包括:判斷所述多個物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目是否小于一第一門坎值，其中倘若所述多個物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目小于該第一門坎值時，則該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)會被識別符合該預(yù)設(shè)狀態(tài)，其中倘若所述多個物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目非小于該第一門坎值時，則該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)會被識別不符合該預(yù)設(shè)狀態(tài)。4.根據(jù)權(quán)利要求1所述的數(shù)據(jù)儲存方法，其中判斷該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)是否符合該預(yù)設(shè)狀態(tài)的步驟包括:判斷屬于該閑置物理抹除單元的物理抹除單元的數(shù)目是否小于一第二門坎值，其中倘若屬于該閑置物理抹除單元的物理抹除單元的數(shù)目非小于該第二門坎值時，則該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)會被識別符合該預(yù)設(shè)狀態(tài)，其中倘若屬于該閑置物理抹除單元的物理抹除單元的數(shù)目小于該第二門坎值時，則該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)會被識別不符合該預(yù)設(shè)狀態(tài)。5.根據(jù)權(quán)利要求1所述的數(shù)據(jù)儲存方法，其中判斷該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)是否符合該預(yù)設(shè)狀態(tài)的步驟包括:判斷所述多個物理抹除單元的平均抹除次數(shù)是否大于一第三門坎值；倘若所述多個物理抹除單元的平均抹除次數(shù)非大于該第三門坎值時，則判斷屬于該閑置物理抹除單元的物理抹除單元的數(shù)目是否小于一第二門坎值，其中倘若屬于該閑置物理抹除單元的物理抹除單元的數(shù)目非小于該第二門坎值時，則該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)會被識別符合該預(yù)設(shè)狀態(tài)并且倘若屬于該閑置物理抹除單元的物理抹除單元的數(shù)目小于該第二門坎值時，則該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)會被識別不符合該預(yù)設(shè)狀態(tài)；以及倘若所述多個物理抹除單元的平均抹除次數(shù)大于該第三門坎值時，則判斷所述多個物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目是否小于一第一門坎值，其中倘若所述多個物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目小于該第一門坎值時，則該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)會被識別符合該預(yù)設(shè)狀態(tài)，并且倘若所述多個物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目非小于該第一門坎值時，則該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)會被識別不符合該預(yù)設(shè)狀態(tài)。6.根據(jù)權(quán)利要求1所述的數(shù)據(jù)儲存方法，其中每一所述多個物理抹除單元的物理編程單元還包括多個中物理編程單元，并且寫入數(shù)據(jù)至所述多個下物理編程單元的速度大于寫入數(shù)據(jù)至所述多個中物理編程單元的速度并且將數(shù)據(jù)寫入至所述多個中物理編程單元的速度大于將數(shù)據(jù)寫入至所述多個上物理編程單元的速度，其中在該第二寫入模式中該第一物理抹除單元的下物理編程單元、中物理編程單元與上物理編程單元會被用來寫入數(shù)據(jù)。7.根據(jù)權(quán)利要求3所述的數(shù)據(jù)儲存方法，其中該第一門坎值為所有所述多個物理抹除單元的物理編程單元的數(shù)目乘以一預(yù)定比例。8.一種存儲器控制器，用于控制一可復(fù)寫式非易失性存儲器模塊，其中該可復(fù)寫式非易失性存儲器模塊具有多個物理抹除單元，每一物理抹除單元具有多個物理編程單元，所述多個物理編程單元包括多個下物理編程單元與多個上物理編程單元并且將數(shù)據(jù)寫入至所述多個下物理編程單元的速度大于將數(shù)據(jù)寫入至所述多個上物理編程單元的速度，該存儲器控制器包括:一主機(jī)接口，用以電性連接至一主機(jī)系統(tǒng)；一存儲器接口，用以電性連接至該可復(fù)寫式非易失性存儲器模塊；以及一存儲器管理電路，電性連接至該主機(jī)接口與該存儲器接口，其中該存儲器管理電路還用以配置多個邏輯地址，以及從該主機(jī)系統(tǒng)中接收一頁數(shù)據(jù)，其中該主機(jī)系統(tǒng)指示將該頁數(shù)據(jù)儲存至所述多個邏輯地址之中的一第一邏輯地址，其中該存儲器管理電路還用以從所述多個物理抹除單元中選擇一第一物理抹除單元，其中該第一物理抹除單元屬于一閑置物理抹除單元，其中該存儲器管理電路還用以判斷該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)是否符合一預(yù)設(shè)狀態(tài)，其中倘若該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)符合該預(yù)設(shè)狀態(tài)時，該存儲器管理電路還用以使用一第一寫入模式來將該頁數(shù)據(jù)寫入至該第一物理抹除單元的物理編程單元之中的一第一物理編程單元中，將該第一邏輯地址映射至該第一物理編程單元，其中在該第一寫入模式中該第一物理抹除單元的下物理編程單元會被使用來寫入數(shù)據(jù)且該第一物理抹除單元的上物理編程單元不會被用來寫入數(shù)據(jù)，其中倘若該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)不符合該預(yù)設(shè)狀態(tài)時，該存儲器管理電路還用以使用一第二寫入模式來將該頁數(shù)據(jù)寫入至該第一物理抹除單元的物理編程單元之中的一第二物理編程單元中，將該第一邏輯地址映射至該第二物理編程單元，其中在該第二寫入模式中該第一物理抹除單元的下物理編程單元與上物理編程單元會被用來寫入數(shù)據(jù)。9.根據(jù)權(quán)利要求8所述的存儲器控制器，其中該閑置物理抹除單元包括無儲存數(shù)據(jù)的物理抹除單元或儲存無效數(shù)據(jù)的物理抹除單元。10.根據(jù)權(quán)利要求8所述的存儲器控制器，其中該存儲器管理電路判斷所述多個物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目是否小于一第一門坎值，其中倘若所述多個物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目小于該第一門坎值時，則該存儲器管理電路識別該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)符合該預(yù)設(shè)狀態(tài)，其中倘若所述多個物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目非小于該第一門坎值時，則該存儲器管理電路識別該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)不符合該預(yù)設(shè)狀態(tài)。11.根據(jù)權(quán)利要求8所述的存儲器控制器，其中該存儲器管理電路判斷屬于該閑置物理抹除單元的物理抹除單元的數(shù)目是否小于一第二門坎值，其中倘若屬于該閑置物理抹除單元的物理抹除單元的數(shù)目非小于該第二門坎值時，則該存儲器管理電路識別該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)符合該預(yù)設(shè)狀態(tài)，其中倘若屬于該閑置物理`抹除單元的物理抹除單元的數(shù)目小于該第二門坎值時，則該存儲器管理電路識別該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)不符合該預(yù)設(shè)狀態(tài)。12.根據(jù)權(quán)利要求8所述的存儲器控制器，其中該存儲器管理電路判斷所述多個物理抹除單元的平均抹除次數(shù)是否大于一第三門坎值，其中倘若所述多個物理抹除單元的平均抹除次數(shù)非大于該第三門坎值時，則該存儲器管理電路會判斷屬于該閑置物理抹除單元的物理抹除單元的數(shù)目是否小于一第二門坎值，其中倘若屬于該閑置物理抹除單元的物理抹除單元的數(shù)目非小于該第二門坎值時，則該存儲器管理電路識別該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)符合該預(yù)設(shè)狀態(tài)并且倘若屬于該閑置物理抹除單元的物理抹除單元的數(shù)目小于該第二門坎值時，則該存儲器管理電路識別該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)不符合該預(yù)設(shè)狀態(tài)，其中倘若所述多個物理抹除單元的平均抹除次數(shù)大于該第三門坎值時，則該存儲器管理電路判斷所述多個物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目是否小于一第一門坎值，其中倘若所述多個物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目小于該第一門坎值時，則該存儲器管理電路識別該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)符合該預(yù)設(shè)狀態(tài)，并且倘若所述多個物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目非小于該第一門坎值時，則該存儲器管理電路識別該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)不符合該預(yù)設(shè)狀態(tài)。13.根據(jù)權(quán)利要求8所述的存儲器控制器，其中每一所述多個物理抹除單元的物理編程單元還包括多個中物理編程單元，并且寫入數(shù)據(jù)至所述多個下物理編程單元的速度大于寫入數(shù)據(jù)至所述多個中物理編程單元的速度并且將數(shù)據(jù)寫入至所述多個中物理編程單元的速度大于將數(shù)據(jù)寫入至所述多個上物理編程單元的速度，其中在該第二寫入模式中該第一物理抹除單元的下物理編程單元、中物理編程單元與上物理編程單元會被用來寫入數(shù)據(jù)。14.根據(jù)權(quán)利要求10所述的存儲器控制器，其中該第一門坎值為所有所述多個物理抹除單元的物理編程單元的數(shù)目乘以一預(yù)定比例。15.一種存儲器儲存裝置，包括:一連接器，用以電性連接至一主機(jī)系統(tǒng)；一可復(fù)寫式非易失性存儲器模塊，具有多個物理抹除單元，每一物理抹除單元具有多個物理編程單元，所述多個物理編程單元包括多個下物理編程單元與多個上物理編程單元并且將數(shù)據(jù)寫入至所述多個下物理編程單元的速度大于將數(shù)據(jù)寫入至所述多個上物理編程單元的速度；以及一存儲器控制器，電性連接至該連接器與該可復(fù)寫式非易失性存儲器模塊，其中該存儲器控制器還用以配置多個邏輯地址，以及從該主機(jī)系統(tǒng)中接收一頁數(shù)據(jù)，其中該主機(jī)系統(tǒng)指示將該頁數(shù)據(jù)儲存至所述多個邏輯地址之中的一第一邏輯地址，其中該存儲器控制器還用以從所述多個物理抹除單元中選擇一第一物理抹除單元，其中該第一物理抹除單元屬于一閑置物理抹除單元，其中該存儲器控制器還用以判斷該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)是否符合一預(yù)設(shè)狀態(tài)，其中倘若該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)符合該預(yù)設(shè)狀態(tài)時，該存儲器控制器還用以使用一第一寫入模式來將該頁數(shù)據(jù)寫入至該第一物理抹除單元的物理編程單元之中的一第一物理編程單元中，將該第一邏輯地址映射至該第一物理編程單元，其中在該第一寫入模式中該第一物理抹除單元的下物理編程單元會被使用來寫入數(shù)據(jù)且該第一物理抹除單元的上物理編程單元不會被用來寫入數(shù)據(jù)，其中倘若該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)不符合該預(yù)設(shè)狀態(tài)時，該存儲器控制器還用以使用一第二寫入模式來將該頁數(shù)據(jù)寫入至該第一物理抹除單元的物理編程單元之中的一第二物理編程單元中，將該第一邏輯地址映射至該第二物理編程單元，其中在該第二寫入模式中該第一物理抹除單元的下物理編程單元與上物理編程單元會被用來寫入數(shù)據(jù)。16.根據(jù)權(quán)利要求15所述的存儲器儲存裝置，其中該閑置物理抹除單元包括無儲存數(shù)據(jù)的物理抹除單元或儲存無效數(shù)據(jù)的物理抹除單元。17.根據(jù)權(quán)利要求15所述的存儲器儲存裝置，其中該存儲器控制器判斷所述多個物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目是否小于一第一門坎值，其中倘若所述多個物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目小于該第一門坎值時，則該存儲器控制器識別該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)符合該預(yù)設(shè)狀態(tài)，其中倘若所述多個物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目非小于該第一門坎值時，則該存儲器控制器識別該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)不符合該預(yù)設(shè)狀態(tài)。18.根據(jù)權(quán)利要求15所述的存儲器儲存裝置，其中該存儲器控制器判斷屬于該閑置物理抹除單元的物理抹除單元的數(shù)目是否小于一第二門坎值，其中倘若屬于該閑置物理抹除單元的物理抹除單元的數(shù)目非小于該第二門坎值時，則該存儲器控制器識別該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)符合該預(yù)設(shè)狀態(tài)，其中倘若屬于該閑置物理抹除單元的物理抹除單元的數(shù)目小于該第二門坎值時，則該存儲器控制器識別該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)不符合該預(yù)設(shè)狀態(tài)。19.根據(jù)權(quán)利要求15所述的存儲器儲存裝置，其中該存儲器控制器判斷所述多個物理抹除單元的平均抹除次數(shù)是否大于一第三門坎值，其中倘若所述多個物理抹除單元的平均抹除次數(shù)非大于該第三門坎值時，則該存儲器控制器會判斷屬于該閑置物理抹除單元的物理抹除單元的數(shù)目是否小于一第二門坎值，其中倘若屬于該閑置物理抹除單元的物理抹除單元的數(shù)目非小于該第二門坎值時，則該存儲器控制器識別該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)符合該預(yù)設(shè)狀態(tài)并且倘若屬于該閑置物理抹除單元的物理抹除單元的數(shù)目小于該第二門坎值時，則該存儲器控制器識別該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)不符合該預(yù)設(shè)狀態(tài)，其中倘若所述多個物理抹除單元的平均抹除次數(shù)大于該第三門坎值時，則該存儲器控制器判斷所述多個物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目是否小于一第一門坎值，其中倘若所述多個物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目小于該第一門坎值時，則該存儲器控制器識別該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)符合該預(yù)設(shè)狀態(tài)，并且倘若所述多個物理編程單元之中儲存有效數(shù)據(jù)的物理編程單元的數(shù)目非小于該第一門坎值時，則該存儲器控制器識別該可復(fù)寫式非易失性存儲器模塊的儲存狀態(tài)不符合該預(yù)設(shè)狀態(tài)。20.根據(jù)權(quán)利要求15所述的存儲器儲存裝置，其中每一所述多個物理抹除單元的物理編程單元還包括多個中物理編程單元，并且寫入數(shù)據(jù)至所述多個下物理編程單元的速度大于寫入數(shù)據(jù)至所述多個中物理編程單元的速度并且將數(shù)據(jù)寫入至所述多個中物理編程單元的速度大于將數(shù)據(jù)寫入至所述多個上物理編程單元的速度，其中在該第二寫入模式中該第一物理抹除單元的下物理編程單元、中物理編程單元與上物理編程單元會被用來寫入數(shù)據(jù)。21.根據(jù)權(quán)利要求17所述的存儲器儲存裝置，其中該第一門坎值為所有所述多個物理抹除單元的物理編程單元的數(shù)目乘以一預(yù)定比例?！疚臋n編號】G06F12/02GK103514096SQ201210206220【公開日】2014年1月15日申請日期:2012年6月18日優(yōu)先權(quán)日:2012年6月18日【發(fā)明者】葉志剛申請人:群聯(lián)電子股份有限公司