專利名稱：采用物理地址預測訪問高速緩存的裝置的制作方法
技術領域：
本發(fā)明涉及嵌入式處理器領域，尤其是一種訪問高速緩存的裝置。
背景技術：
近年來隨著物聯(lián)網(wǎng)的飛速發(fā)展，大量需要操作系統(tǒng)管理的應用程序出現(xiàn)在了移動領域。這些原來只能在桌面機上運行的程序，現(xiàn)在已經(jīng)要求由嵌入式處理器來完成。這大大推動了嵌入式處理器的研發(fā)進程。各大處理器廠商通常都會通過提高處理器內部各個執(zhí)行單元的效率和利用率(如多指令發(fā)射、亂序執(zhí)行等方式)，來提升嵌入式處理器的整體性能。同時操作系統(tǒng)也會通過內存管理單元(MMU)來進行物理內存的管理，進而實現(xiàn)復雜應用程序在嵌入式處理器上的運行。 參照圖I所示，典型的嵌入式處理器架構包括指令取值單元，指令發(fā)射單元，內存管理單元，指令執(zhí)行單元(包括邏輯指令處理單元，協(xié)處理器指令處理單元，加載存儲指令處理單元等)。通過內存管理單元，指令取值單元從片內高速緩存(或從片外內存)取指令后，通過指令發(fā)射單元的合理調度，將指令發(fā)射到各個執(zhí)行單元中執(zhí)行。嵌入式處理器的設計者針對特定的應用，增加協(xié)處理器的加速指令，使得原來需要額外硬件加速器才能完成的任務，直接通過軟件就可以實現(xiàn)了。但是無論指令執(zhí)行單元設計的如何巧妙，處理器和片外內存的交互都是無法避免的，而在類似于多媒體應用的環(huán)境中，大量的數(shù)據(jù)交互更是成為了處理器性能的瓶頸。通常通過訪問片上高速緩存而非直接訪問片外內存的系統(tǒng)，可以部分解決大量數(shù)據(jù)交換的瓶頸問題。但是由于操作系統(tǒng)使用了內存管理單元，訪問片上高速緩存需要使用物理地址訪問，所以每次需要先訪問內存管理單元再訪問高速緩存，造成每次訪問高速緩存都會有一個時鐘周期的延遲，最終還是影響了數(shù)據(jù)交換的性能，此時無論嵌入式處理器其他單元的性能如何強大，都將無法發(fā)揮最佳性能。

發(fā)明內容
為了克服已有嵌入式處理器在訪問高速緩存時存在時延、影響處理器性能的不足，本發(fā)明提供一種有效消除訪問高速緩存時存在的時延、提升處理器性能的采用物理地址預測訪問高速緩存的裝置。本發(fā)明解決其技術問題所采用的技術方案是一種采用物理地址預測訪問高速緩存的裝置，所述裝置包括物理地址預測單元，根據(jù)訪問高速緩存的虛擬地址和內存管理的物理頁面的大小，預測產(chǎn)生訪問高速緩存的物理地址；高速緩存單元，根據(jù)訪問高速緩存不同的地址，產(chǎn)生相對應的數(shù)據(jù)；物理地址產(chǎn)生單元，根據(jù)訪問高速緩存的虛擬地址，產(chǎn)生物理地址； 物理地址比較單元，比較物理地址預測單元產(chǎn)生的預測物理地址和物理地址產(chǎn)生單元產(chǎn)生的實際物理地址，根據(jù)比較的結果生成預測正確或者預測錯誤信息；
同步執(zhí)行所述高速緩存單元和物理地址產(chǎn)生單元，根據(jù)物理地址比較單元反饋的預測正確與否的信息，決定下一步行為，如果預測正確，則執(zhí)行下一次訪問高速緩存的請求；如果預測錯誤，則使用物理地址產(chǎn)生單元反饋的物理地址重新訪問高速緩存。進一步，采用兩級流水線布置，所述的物理地址預測單元位于流水線的第一級，物理地址產(chǎn)生單元和物理地址比較單元位于流水線的第二級，高速緩存單元的輸入位于流水線的第一級，輸出位于流水線的第二級。再進一步，所述的物理地址預測單元中，預測產(chǎn)生訪問高速緩存的物理地址由頁間地址[M-1:0]和頁內偏移[N-1:0]兩部分組成，頁間地址為預測的物理地址[M+N-1:0]的高M位，頁內偏移為預測的物理地址的低N位；N由內存管理的物理頁面的大小決定，N=log2 (內存管理的物理頁面的大小)；頁內偏移N位不需要預測，直接使用虛擬地址的低N位，即頁內偏移[N-1:0]=虛擬地址[N-1:0];頁間地址M位需要進行預測，預測的物理地址輸出到流水線的第二級，根據(jù)物理地址比較單元反饋的信息修正預測的頁間地址。更進一步，所述的頁間地址預測按照虛擬地址到物理地址直接映射的方式進行預測，即預測的頁間地址[M-1:0]=虛擬地址[M+N-1: N]?；蛘呤撬龅捻撻g地址預測按照最近訪問高速緩存的物理地址預測頁間地址，即預測頁間地址[M-1:0]=最近訪問高速緩存的物理地址[M+N-1:N]。所述物理地址產(chǎn)生單元中，在流水線的第一級輸入虛擬地址，在流水線的第二級產(chǎn)生物理地址。所述物理地址比較單元，比較物理地址預測單元預測的物理地址和物理地址產(chǎn)生單元產(chǎn)生的實際物理地址是否一致，產(chǎn)生高速緩存訪問是否有效的標識信號；如果比較結果一致，則產(chǎn)生訪問高速緩存有效的標識信息；如果不一致，則產(chǎn)生訪問高速緩存無效的標識fe息。比較物理地址預測單元預測的物理地址和物理地址產(chǎn)生單元產(chǎn)生的實際物理地址是否一致，將比較結果反饋給物理地址預測單元。本發(fā)明的有益效果主要表現(xiàn)在有效消除訪問高速緩存時存在的時延、提升處理 器性能。


圖I為一典型的嵌入式處理器架構。圖2為一種采用物理地址預測訪問高速緩存的裝置結構圖。圖3為一預測物理地址的結構組成圖。圖4為一頁內偏移的產(chǎn)生圖。圖5為一頁間地址的一種預測方式圖。圖6為一頁間地址的另一種預測方式圖。
具體實施例方式下面結合附圖對本發(fā)明作進一步描述。參照圖I 圖6，一種采用物理地址預測訪問高速緩存的裝置，包括物理地址預測單元，根據(jù)訪問高速緩存的虛擬地址和內存管理的物理頁面的大小，預測產(chǎn)生訪問高速緩存的物理地址；高速緩存單元，根據(jù)訪問高速緩存不同的地址，產(chǎn)生相對應的數(shù)據(jù)；物理地址產(chǎn)生單元，根據(jù)訪問高速緩存的虛擬地址，產(chǎn)生物理地址；物理地址比較單元，比較物理地址預測單元產(chǎn)生的預測物理地址和物理地址產(chǎn)生單元產(chǎn)生的實際物理地址，根據(jù)比較的結果生成預測正確或者預測錯誤信息。本實施例中，輸入信號連接物理 地址預測單元和物理地址產(chǎn)生單元，物理地址預測單元和物理地址產(chǎn)生單元的輸出共同連接到物理地址比較單元，物理地址比較單元的輸出反饋到物理地址預測單元，物理地址產(chǎn)生單元的輸出也反饋到物理地址預測單元，物理地址預測單元的輸出還連接于高速緩存單元，高速緩存單元的輸出是整個一種采用物理地址預測訪問高速緩存的裝置的輸出。本實施例采用兩級流水線布置，所述的物理地址預測單元位于流水線的第一級，物理地址產(chǎn)生單元和物理地址比較單元位于流水線的第二級，高速緩存單元的輸入位于流水線的第一級，輸出位于流水線的第二級。參考圖3-圖4，物理地址預測單元預測產(chǎn)生訪問高速緩存的物理地址由頁間地址[M-1:0]和頁內偏移[N-1:0]兩部分組成，頁間地址為預測的物理地址[M+N-1:0]的高M位,頁內偏移為預測的物理地址的低N位；N由內存管理的物理頁面的大小決定，N=log2(內存管理的物理頁面的大小);頁內偏移N位不需要預測，直接使用虛擬地址的低N位，即頁內偏移[N-1:0]=虛擬地址[N-1:0];頁間地址M位需要進行預測，預測的物理地址輸出到流水線的第二級，根據(jù)物理地址比較單元反饋的信息修正預測的頁間地址。參考圖5，頁間地址預測按照虛擬地址到物理地址直接映射的方式進行預測，即預測的頁間地址[M-1:0]=虛擬地址[M+N-1: N]。參考圖6，頁間地址預測的另一種實現(xiàn)方式，按照最近訪問高速緩存的物理地址預測頁間地址，即預測頁間地址[M-1:0]=最近訪問高速緩存的物理地址[M+N-1:N]。物理地址預測單元根據(jù)物理地址比較單元反饋的預測正確與否的信息，決定下一步行為，如果預測正確，則執(zhí)行下一次訪問高速緩存的請求；如果預測錯誤，則使用物理地址產(chǎn)生單元反饋的物理地址重新訪問高速緩存。物理地址產(chǎn)生單元，在流水線的第一級輸入虛擬地址，在流水線的第二級產(chǎn)生物理地址。物理地址比較單元，比較物理地址預測單元預測的物理地址和物理地址產(chǎn)生單元產(chǎn)生的實際物理地址是否一致，并反饋給物理地址預測單元，同時產(chǎn)生高速緩存訪問是否有效的標識信號。如果比較結果一致，則產(chǎn)生訪問高速緩存有效的標識信息；如果不一致，則產(chǎn)生訪問高速緩存無效的標識信息。
權利要求
1.一種采用物理地址預測訪問高速緩存的裝置，其特征在于所述裝置包括 物理地址預測單元，根據(jù)訪問高速緩存的虛擬地址和內存管理的物理頁面的大小，預測產(chǎn)生訪問高速緩存的物理地址； 高速緩存單元，根據(jù)訪問高速緩存不同的地址，產(chǎn)生相對應的數(shù)據(jù)； 物理地址產(chǎn)生單元，根據(jù)訪問高速緩存的虛擬地址,產(chǎn)生物理地址； 物理地址比較單元，比較物理地址預測單元產(chǎn)生的預測物理地址和物理地址產(chǎn)生單元產(chǎn)生的實際物理地址，根據(jù)比較的結果生成預測正確或者預測錯誤信息； 同步執(zhí)行所述高速緩存單元和物理地址產(chǎn)生單元，根據(jù)物理地址比較單元反饋的預測正確與否的信息，決定下一步行為，如果預測正確，則執(zhí)行下一次訪問高速緩存的請求；如果預測錯誤，則使用物理地址產(chǎn)生單元反饋的物理地址重新訪問高速緩存。
2.如權利要求I所述的采用物理地址預測訪問高速緩存的裝置，其特征在于采用兩級流水線布置，所述的物理地址預測單元位于流水線的第一級，物理地址產(chǎn)生單元和物理地址比較單元位于流水線的第二級，高速緩存單元的輸入位于流水線的第一級，輸出位于流水線的第二級。
3.如權利要求2所述的采用物理地址預測訪問高速緩存的裝置，其特征在于所述的物理地址預測單元中，預測產(chǎn)生訪問高速緩存的物理地址由頁間地址[M-1:0]和頁內偏移[N-1:0]兩部分組成，頁間地址為預測的物理地址[M+N-1:0]的高M位，頁內偏移為預測的物理地址的低N位；N由內存管理的物理頁面的大小決定，N=Iog2 (內存管理的物理頁面的大小)；頁內偏移N位不需要預測，直接使用虛擬地址的低N位，即頁內偏移[N-1:0] =虛擬地址[N-1:0];頁間地址M位需要進行預測，預測的物理地址輸出到流水線的第二級，根據(jù)物理地址比較單元反饋的信息修正預測的頁間地址。
4.如權利要求3所述的采用物理地址預測訪問高速緩存的裝置，其特征在于所述的頁間地址預測按照虛擬地址到物理地址直接映射的方式進行預測，即預測的頁間地址[M-1:0]=虛擬地址[M+N-1: N]。
5.如權利要求3所述的采用物理地址預測訪問高速緩存的裝置，其特征在于所述的頁間地址預測按照最近訪問高速緩存的物理地址預測頁間地址，即預測頁間地址[M-1:0] =最近訪問高速緩存的物理地址[M+N-1: N]。
6.如權利要求2飛之一所述的采用物理地址預測訪問高速緩存的裝置，其特征在于所述物理地址產(chǎn)生單元中，在流水線的第一級輸入虛擬地址，在流水線的第二級產(chǎn)生物理地址。
7.如權利要求2飛之一所述的采用物理地址預測訪問高速緩存的裝置，其特征在于所述物理地址比較單元，比較物理地址預測單元預測的物理地址和物理地址產(chǎn)生單元產(chǎn)生的實際物理地址是否一致，產(chǎn)生高速緩存訪問是否有效的標識信號；如果比較結果一致，則產(chǎn)生訪問高速緩存有效的標識信息；如果不一致，則產(chǎn)生訪問高速緩存無效的標識信息。
8.如權利要求2飛之一所述的采用物理地址預測訪問高速緩存的裝置，其特征在于比較物理地址預測單元預測的物理地址和物理地址產(chǎn)生單元產(chǎn)生的實際物理地址是否一致，將比較結果反饋給物理地址預測單元。
全文摘要
一種采用物理地址預測訪問高速緩存的裝置，包括物理地址預測單元、高速緩存單元、物理地址產(chǎn)生單元和物理地址比較單元；同步執(zhí)行所述高速緩存單元和物理地址產(chǎn)生單元，根據(jù)物理地址比較單元反饋的預測正確與否的信息，決定下一步行為，如果預測正確，則執(zhí)行下一次訪問高速緩存的請求；如果預測錯誤，則使用物理地址產(chǎn)生單元反饋的物理地址重新訪問高速緩存。本發(fā)明提供一種有效消除訪問高速緩存時存在的時延、提升處理器性能的采用物理地址預測訪問高速緩存的裝置。
文檔編號G06F12/08GK102722451SQ20121021006
公開日2012年10月10日 申請日期2012年6月25日 優(yōu)先權日2012年6月25日
發(fā)明者丁永林, 劉智力, 葛海通 申請人:杭州中天微系統(tǒng)有限公司