專利名稱：一種實現(xiàn)usb設(shè)備的時鐘精確同步的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及USB設(shè)備，具體是指一種實現(xiàn)USB設(shè)備的時鐘精確同步的方法。
背景技術(shù)：
低速USB設(shè)備(傳輸速率為I. 5Mhz)的應(yīng)用越來越廣，各個廠家的競爭越來越激烈；低成本的應(yīng)用方案越來越得到廠家的青睞，省去晶振的低速USB協(xié)議芯片成了主流?！阍O(shè)備端米用6Mhz時鐘米樣USB主機發(fā)送過來的信號,USB協(xié)議定義了一組特征信號序列(由主機Host發(fā)送)用以同步設(shè)備(Device)的本地6Mhz時鐘。USB協(xié)議本身存在一定的靈活性，精準(zhǔn)可靠的USB時鐘同步方案變得越來越重要，否則USB設(shè)備的兼容性會受到影響；高成本的實現(xiàn)方案又會使產(chǎn)品喪失競爭力。 為了實現(xiàn)時鐘精確同步，現(xiàn)有的方法主要有1、直接生成法如圖I所示，該辦法通過修調(diào)物理電路直接產(chǎn)生6Mhz時鐘，不需要其他的控制電路。但該種辦法生成的頻率容易受到溫度和電壓的影響，在較大的電壓和溫度變化范圍內(nèi)很難得到滿足USB協(xié)議規(guī)定的頻率穩(wěn)定性。2、高速時鐘采樣法如圖2所示，該方法先產(chǎn)生一個本地高頻時鐘，再用高頻時鐘對USB總線上的特征信號序列進行采樣，計算出特征信號序列所包含的高頻時鐘的周期數(shù)，來恢復(fù)6Mhz時鐘。但該方法要求高頻時鐘需要達到數(shù)十倍以上的USB傳輸速率，而且恢復(fù)出來的6Mhz時鐘的精度和占空比難以保證；另外高頻時鐘還會帶來較大的電流消耗和空間輻射。3、ADC電壓轉(zhuǎn)換法如圖3所示，該方法先用USB總線上的特征信號序列對電容進行積分，再通過ADC把電壓值量化并保存下來；然后將本地時鐘對同一個電容進行積分并量化，并且將量化值和USB的量化值比較，來調(diào)整本地震蕩達到6Mhz。但該辦法本地時鐘和USB信號不同時對同一個電容充電，消除了系統(tǒng)誤差，可以達到較高的頻率精度；但本方法所要求的電路較多，控制時序復(fù)雜，芯片面積較大，不利于產(chǎn)品低成本化。

發(fā)明內(nèi)容
本發(fā)明需的目的是提供一種電路規(guī)模小、功耗低、穩(wěn)定性高、精確度高、減少電流消耗和空間輻射、實現(xiàn)簡單、控制簡單的實現(xiàn)USB設(shè)備的時鐘精確同步的方法。本發(fā)明可以通過以下技術(shù)方案來實現(xiàn)本發(fā)明設(shè)計了一種實現(xiàn)USB設(shè)備的時鐘精確同步的方法，該方法包括如下步驟
(1)根據(jù)低速USB傳輸協(xié)議，數(shù)據(jù)傳輸?shù)乃俾蕿镮.5Mhz,主機每次發(fā)起一次數(shù)據(jù)傳輸前，都會給設(shè)備發(fā)送一個字節(jié)(80H)的時鐘同步序列，取前6個bit作為特征序列，其時間為T，則T=6/l. 5Mhz=4us，其中應(yīng)包含6Mhz頻率的周期數(shù)為4us/(l/6Mhz) =24 ；
(2)粗調(diào)，用CLK給USB特征序列計數(shù)，根據(jù)計數(shù)的結(jié)果N來調(diào)整SelA的數(shù)值，如N>24，則SelA=SelA+l，說明CLK頻率高于6Mhz，需要增加延時單元；如N=24，則SelA保持不變，說明CLK頻率在6Mhz附近，粗調(diào)結(jié)束；若N〈24，則SelA=SelA-I,說明CLK頻率低于6Mhz，需要減少延時單元；
(3)細調(diào)，當(dāng)粗調(diào)結(jié)束后，頻率的誤差為(4us/23-4us/25)/166ns=8. 38%，設(shè)定2個Ta的延時調(diào)整的范圍，最大調(diào)整范圍為2Ta/ (4Ta+2Ta+8Ta)=14. 28%，大于頻率8. 38%誤差范圍，調(diào)整精度為 l/8Ta/ (4Ta+2Ta+8Ta) =0. 89%。上述的方法使用具有相同相位差的時鐘信號CLK_Y
，當(dāng)USB特征序列信號的上升沿到來時，迫使內(nèi)部時鐘CLK_4的上升沿和USB信號的上升沿同步，然后用CLK_Y
各個時鐘的上升沿和下降沿分別對USB信號和CLK_4信號進行采樣，數(shù)據(jù)分別記錄為Sample_USB_Rise
、Sample_USB_Fall
、Sample_CLK_4_Rise
、Sample_ CLK_4_Fall
。由于CLK_Y
采樣的范圍為14. 28%，大于頻率的誤差范圍8. 38%，所以CLK_Y
可以米到 USB Signal 的下降沿；一旦 Sample_USB_Rise 或 Sample_USB_Fall 出現(xiàn)0，記錄下 0 的位置為 L_USB ;—旦 Sample— CLK_4_Rise 或 Sample— CLK_4_Fall 出現(xiàn) 0，記錄下0的位置為L_CLK_4,然后做如下調(diào)整
L_USB> L_CLK_4 SelF=SelF+l說明CLK頻率偏高，需要增加Y部分的延時單元；L_USB=L_CLK_4 :SelF保持不變，說明CLK頻率非常接近目標(biāo)頻率，不需要調(diào)整； L_USB< L_CLK_4 :SelF=SelF_l，說明CLK頻率偏低，需要減少Y部分的延時單元。該方法采用環(huán)形振蕩電路，所述的環(huán)形振蕩電路包括有固定延時單元X、CLK頻率細調(diào)單元Y、CLK頻率粗調(diào)單元Z。所述的固定延時單元X包括有或非門I、若干延時單元A和4分頻器；CLK頻率細調(diào)單元Y包括有細調(diào)選擇模塊Fine和若干延時單元F ；CLK頻率粗調(diào)單元Z包括有粗調(diào)選擇模塊Adj和若干延時單元A。所述的延時單元A包括有場效應(yīng)管M0-M3和或非門nor2 ;所述的延時單元F包括有場效應(yīng)管M4-M7和或非門nor3。所述的細調(diào)選擇模塊Fine包括有若干二選一選擇器MUX21 ;所述的粗調(diào)選擇模塊Adj包括若干二選一選擇器MUX21。本發(fā)明實現(xiàn)USB設(shè)備的時鐘精確同步的方法可以精確恢復(fù)6Mhz的本地時鐘，克服了現(xiàn)有技術(shù)所存在的缺點。本發(fā)明實現(xiàn)USB設(shè)備的時鐘精確同步的方法可實現(xiàn)精準(zhǔn)6Mhz時鐘的恢復(fù)，電路規(guī)模小，功耗低，所有的電路都工作在6M時鐘頻率上。


附圖I為現(xiàn)有技術(shù)中采用直接生成法實現(xiàn)時鐘同步的電路原理示意圖。附圖2為現(xiàn)有技術(shù)中采用高速時鐘采樣法實現(xiàn)時鐘同步的電路原理示意圖。附圖3為現(xiàn)有技術(shù)中采用ADC電壓轉(zhuǎn)換法實現(xiàn)時鐘同步的電路原理示意圖。附圖4為本發(fā)明實現(xiàn)USB設(shè)備的時鐘精確同步的方法的環(huán)形振蕩電路的電路原理示意圖。附圖5為本發(fā)明實現(xiàn)USB設(shè)備的時鐘精確同步的方法信號處理示意圖。附圖6為本發(fā)明實現(xiàn)USB設(shè)備的時鐘精確同步的方法中延時單元A的電路圖。附圖7為本發(fā)明實現(xiàn)USB設(shè)備的時鐘精確同步的方法中延時單元F的電路圖。附圖8為本發(fā)明實現(xiàn)USB設(shè)備的時鐘精確同步的方法中細調(diào)選擇模塊Fine的電路圖。附圖9為本發(fā)明實現(xiàn)USB設(shè)備的時鐘精確同步的方法中粗調(diào)選擇模塊Adj的電路圖。
具體實施例方式下面將結(jié)合說明書附圖來對本發(fā)明作進一步描述如圖4、圖5所示，本發(fā)明公開了一種實現(xiàn)USB設(shè)備的時鐘精確同步的方法，包括如下步驟
(1)根據(jù)低速USB傳輸協(xié)議，數(shù)據(jù)傳輸?shù)乃俾蕿镮.5Mhz，主機每次發(fā)起一次數(shù)據(jù)傳輸前，都會給設(shè)備發(fā)送一個字節(jié)(80H)的時鐘同步序列，取前6個bit作為特征序列，其時間為T，則T=6/l. 5Mhz=4us，其中應(yīng)包含6Mhz頻率的周期數(shù)為4us/(l/6Mhz) =24 ；
(2)粗調(diào)，用CLK給USB特征序列計數(shù)，根據(jù)計數(shù)的結(jié)果N來調(diào)整SelA的數(shù)值，如N>24，則SelA=SelA+l，說明CLK頻率高于6Mhz，需要增加延時單元；如N=24，則SelA保持不變，說明CLK頻率在6Mhz附近，粗調(diào)結(jié)束；若N〈24，則SelA=SelA-I,說明CLK頻率低于6Mhz，需要減少延時單元；
(3)細調(diào)，當(dāng)粗調(diào)結(jié)束后，頻率的誤差為(4us/23-4us/25)/166ns=8. 38%，設(shè)定2個Ta的延時調(diào)整的范圍，最大調(diào)整范圍為2Ta/ (4Ta+2Ta+8Ta)=14. 28%，大于頻率8. 38%誤差范圍，調(diào)整精度為 l/8Ta/ (4Ta+2Ta+8Ta) =0. 89%。上述的方法使用具有相同相位差的時鐘信號CLK_Y
，當(dāng)USB特征序列信號的上升沿到來時，迫使內(nèi)部時鐘CLK_4的上升沿和USB信號的上升沿同步，然后用CLK_Y
各個時鐘的上升沿和下降沿分別對USB信號和CLK_4信號進行采樣，數(shù)據(jù)分別記錄為Sample_USB_Rise
、
Sample_USB_Fall
、
Sample_CLK_4_Rise
、 Sample_ CLK_4_Fall
。由于CLK_Y
采樣的范圍為14. 28%，大于頻率的誤差范圍8. 38%，所以CLK_Y
可以米到 USB Signal 的下降沿；一旦 Sample_USB_Rise 或 Sample_USB_Fall 出現(xiàn)0，記錄下 0 的位置為 L_USB ;—旦 Sample— CLK_4_Rise 或 Sample— CLK_4_Fall 出現(xiàn) 0，記錄下0的位置為L_CLK_4,然后做如下調(diào)整
L_USB> L_CLK_4 SelF=SelF+l說明CLK頻率偏高，需要增加Y部分的延時單元； L_USB=L_CLK_4 :SelF保持不變，說明CLK頻率非常接近目標(biāo)頻率，不需要調(diào)整； L_USB< L_CLK_4 :SelF=SelF_l，說明CLK頻率偏低，需要減少Y部分的延時單元。如圖4所示，該方法采用環(huán)形振蕩電路，所述的環(huán)形振蕩電路包括有固定延時單元X、CLK頻率細調(diào)單元Y、CLK頻率粗調(diào)單元Z。所述的固定延時單元X包括有或非門I、若干延時單元A和4分頻器；CLK頻率細調(diào)單元Y包括有細調(diào)選擇模塊Fine和若干延時單元F ；CLK頻率粗調(diào)單元Z包括有粗調(diào)選擇模塊Adj和若干延時單元A。如圖6所示,所述的延時單元A包括有場效應(yīng)管M0-M3和或非門nor2。如圖7所示，所述的延時單元F包括有場效應(yīng)管M4-M7和或非門nor3。如圖8所示，所述的細調(diào)選擇模塊Fine包括有若干二選一選擇器MUX21。如圖9所示，所述的粗調(diào)選擇模塊Adj包括若干二選一選擇器MUX21。以上所述，僅為本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制；凡本行業(yè)的普通技術(shù)人員均可按說明書附圖所示和以上所述而順暢地實施本發(fā)明；但是，凡熟悉本專業(yè)的技術(shù)人員在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，可利用以上所揭示的技術(shù)內(nèi)容而 作出的些許更動、修飾與演變的等同變化，均為本發(fā)明的等效實施例；同時，凡依據(jù)本發(fā)明的實質(zhì)技術(shù)對以上實施例所作的任何等同變化的更動、修飾與演變等，均仍屬于本發(fā)明的技術(shù)方案的保護范圍之內(nèi)。
權(quán)利要求
1.一種實現(xiàn)USB設(shè)備的時鐘精確同步的方法，其特征在于，包括如下步驟 (1)根據(jù)低速USB傳輸協(xié)議，數(shù)據(jù)傳輸?shù)乃俾蕿镮.5Mhz，主機每次發(fā)起一次數(shù)據(jù)傳輸前，都會給設(shè)備發(fā)送一個字節(jié)(80H)的時鐘同步序列，取前6個bit作為特征序列，其時間為T，則T=6/l. 5Mhz=4us，其中應(yīng)包含6Mhz頻率的周期數(shù)為4us/(l/6Mhz) =24 ； (2)粗調(diào)，用CLK給USB特征序列計數(shù)，根據(jù)計數(shù)的結(jié)果N來調(diào)整SelA的數(shù)值，如N>24，則SelA=SelA+l，說明CLK頻率高于6Mhz，需要增加延時單元；如N=24，則SelA保持不變，說明CLK頻率在6Mhz附近，粗調(diào)結(jié)束；若N〈24，則SelA=SelA-I,說明CLK頻率低于6Mhz，需要減少延時單元； (3)細調(diào)，當(dāng)粗調(diào)結(jié)束后，頻率的誤差為(4us/23-4us/25)/166ns=8.38%，設(shè)定2個Ta的延時調(diào)整的范圍，最大調(diào)整范圍為2Ta/ (4Ta+2Ta+8Ta)=14. 28%，大于頻率8. 38%誤差范圍，調(diào)整精度為 l/8Ta/ (4Ta+2Ta+8Ta) =0. 89%。
2.根據(jù)權(quán)利要求I所述的實現(xiàn)USB設(shè)備的時鐘精確同步的方法，其特征在于上述的方法使用具有相同相位差的時鐘信號CLK_Y
，當(dāng)USB特征序列信號的上升沿到來時，迫使內(nèi)部時鐘CLK_4的上升沿和USB信號的上升沿同步，然后用CLK_Y
各個時鐘的上升沿和下降沿分別對USB信號和CLK_4信號進行采樣，數(shù)據(jù)分別記錄為Sample_USB_Rise
、Sample_USB_Fall
、Sample_CLK_4_Rise
、Sample_ CLK_4_Fall
;由于CLK_Y
采樣的范圍為14. 28%，大于頻率的誤差范圍8. 38%，所以CLK_Y
可以采到 USB Signal 的下降沿；一旦 Sample_USB_Rise 或 Sample_USB_Fall出現(xiàn) 0，記錄下 0 的位置為 L_USB ;—旦 Sample— CLK_4_Rise 或 Sample— CLK_4_Fall 出現(xiàn)0,記錄下0的位置為L_CLK_4,然后做如下調(diào)整 L_USB> L_CLK_4 SelF=SelF+l說明CLK頻率偏高，需要增加Y部分的延時單元； L_USB=L_CLK_4 :SelF保持不變，說明CLK頻率非常接近目標(biāo)頻率，不需要調(diào)整； L_USB< L_CLK_4 :SelF=SelF_l，說明CLK頻率偏低，需要減少Y部分的延時單元。
3.根據(jù)權(quán)利要求I或2所述的實現(xiàn)USB設(shè)備的時鐘精確同步的方法，其特征在于該方法采用環(huán)形振蕩電路實現(xiàn)，所述的環(huán)形振蕩電路包括有固定延時單元X、CLK頻率細調(diào)單元Y、CLK頻率粗調(diào)單元Z。
4.根據(jù)權(quán)利要求3所述的實現(xiàn)USB設(shè)備的時鐘精確同步的方法，其特征在于所述的固定延時單元X包括有或非門I、若干延時單元A和4分頻器；CLK頻率細調(diào)單元Y包括有細調(diào)選擇模塊Fine和若干延時單元F ；CLK頻率粗調(diào)單元Z包括有粗調(diào)選擇模塊Adj和若干延時單元A。
5.根據(jù)權(quán)利要求4所述的實現(xiàn)USB設(shè)備的時鐘精確同步的方法，其特征在于所述的延時單元A包括有場效應(yīng)管M0-M3和或非門nor2 ;所述的延時單元F包括有場效應(yīng)管M4-M7和或非門nor3。
6.根據(jù)權(quán)利要求5所述的實現(xiàn)USB設(shè)備的時鐘精確同步的方法，其特征在于所述的細調(diào)選擇模塊Fine包括有若干二選一選擇器MUX21 ;所述的粗調(diào)選擇模塊Adj包括若干二選一選擇器MUX21。
全文摘要
本發(fā)明公開了一種實現(xiàn)USB設(shè)備的時鐘精確同步的方法，根據(jù)低速USB傳輸協(xié)議，數(shù)據(jù)傳輸?shù)乃俾蕿?.5Mhz，主機每次發(fā)起一次數(shù)據(jù)傳輸前，都會給設(shè)備發(fā)送一個字節(jié)(80H)的時鐘同步序列，取前6個bit作為特征序列，其時間為T，則T=6/1.5Mhz=4us，其中應(yīng)包含6Mhz頻率的周期數(shù)為4us/(1/6Mhz)=24，然后進行粗調(diào)和細調(diào)。本發(fā)明實現(xiàn)USB設(shè)備的時鐘精確同步的方法具有電路規(guī)模小、功耗低、穩(wěn)定性高、精確度高、減少電流消耗和空間輻射、實現(xiàn)簡單、控制簡單的優(yōu)點。
文檔編號G06F1/12GK102854916SQ201210323880
公開日2013年1月2日 申請日期2012年9月5日 優(yōu)先權(quán)日2012年9月5日
發(fā)明者陳偉 申請人:朱小安