專利名稱：GF(2¹⁶³)域上的脈動(dòng)乘法器設(shè)計(jì)方法
技術(shù)領(lǐng)域：
本發(fā)明屬于數(shù)字集成電路與系統(tǒng)技術(shù)領(lǐng)域，具體涉及一種GF(2163)域上的脈動(dòng)乘法器設(shè)計(jì)方法。
背景技術(shù)：
有限域理論不但在近代數(shù)學(xué)中有重要的理論研究價(jià)值，在現(xiàn)代信息社會(huì)的很多方面有了更廣泛的應(yīng)用。有限域乘法器是很多應(yīng)用中的基本單元，比如橢圓曲線密碼、糾錯(cuò)碼、數(shù)字信號處理等等。所以，設(shè)計(jì)一款高效的有限域乘法器對于系統(tǒng)性能的提升有著重要的意義。
譚思煒于2011年8月在《計(jì)算及應(yīng)用與軟件》上發(fā)表的“基于RS碼的可重構(gòu)有限域乘法器的設(shè)計(jì)與實(shí)現(xiàn)” 一文中，采用了自然基算法，用簡單的邏輯門電路實(shí)現(xiàn)了有限域上的乘法運(yùn)算，并且提出了基于RS碼的可重構(gòu)的迭代計(jì)算結(jié)構(gòu)，能夠滿足域長為3 8的乘法器。該設(shè)計(jì)在一定程度上滿足了設(shè)計(jì)的需求，尤其是其考慮到RS碼具有較強(qiáng)的糾錯(cuò)能力，對乘法運(yùn)算的準(zhǔn)確性有一定的保證。但是其在基于FPGA實(shí)現(xiàn)時(shí)的不足在于(I)未貫徹“自底向上”的設(shè)計(jì)思想，沒有很好地使用基于子模塊來構(gòu)建適用于大階數(shù)域的乘法器；
(2)其設(shè)計(jì)沒有對電路的延遲作優(yōu)化的考慮，沒有最大程度上提升系統(tǒng)的最高時(shí)鐘頻率。本發(fā)明首先構(gòu)建8*8bit的基本乘法單元，繼而搭建基于基本單元的適用于高階數(shù)163的有限域上的乘法器，為大計(jì)算量的數(shù)字信號處理應(yīng)用提供了可能。并且本發(fā)明基于重定時(shí)的思想對整體電路的結(jié)構(gòu)做了優(yōu)化，一定程度上提升了系統(tǒng)的最高時(shí)鐘頻率，為高速數(shù)字設(shè)計(jì)提供了保障。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種面積小、性能高的乘法器c i (2163；)域上的脈動(dòng)乘法
器，其能提升系統(tǒng)的最高時(shí)鐘頻率，能滿足保障數(shù)據(jù)可靠傳輸?shù)牟铄e(cuò)控制系統(tǒng)、保障信息安全的加密系統(tǒng)、大計(jì)算量的數(shù)字信號處理系統(tǒng)中對乘法器的要求。本發(fā)明提供的一種Gil2163；)域上的脈動(dòng)乘法器設(shè)計(jì)方法，整個(gè)系統(tǒng)以全并行的
8*8模塊為基本單元，進(jìn)行21級級聯(lián)，并采用重定時(shí)算法對整體電路的組合邏輯分布進(jìn)行調(diào)整。本發(fā)明中采用了脈動(dòng)結(jié)構(gòu)對給定域上的乘法器結(jié)構(gòu)進(jìn)行劃分。本發(fā)明中，在有限域Gi (2163j上，構(gòu)建所述8*8的全并行結(jié)構(gòu)基本單元采用了高
位優(yōu)先(MSB-first)的乘法算法,具體算法描述如下
Input:傘)，，G(x)
Output: P(x) = j4(x)5(i)mod O(x)t'j = 0，Oi j — I
權(quán)利要求
1.一種Gi^2163；)域上的脈動(dòng)乘法器設(shè)計(jì)方法，其特征在于采用了脈動(dòng)結(jié)構(gòu)對給定域上的乘法器結(jié)構(gòu)進(jìn)行劃分，以全并行的8*8模塊為基本單元，進(jìn)行21級級聯(lián)，并采用重定時(shí)算法對整體電路的組合邏輯分布進(jìn)行調(diào)整；同時(shí)在有限域GWp163)上，構(gòu)建所述8*8的全并行結(jié)構(gòu)基本單元時(shí)采用了高位優(yōu)先的乘法算法，具體算法描述如下
2.根據(jù)權(quán)利要求I所述的脈動(dòng)乘法器設(shè)計(jì)方法，其特征在于設(shè)計(jì)所述8*8的全并 行結(jié)構(gòu)基本單元時(shí)，采用了坐標(biāo)變換的方案，即
3.根據(jù)權(quán)利要求I所述的脈動(dòng)乘法器設(shè)計(jì)方法，其特征在于，所述全并行的結(jié)構(gòu)圖劃分為N*N個(gè)模塊，每個(gè)模塊內(nèi)有L*L個(gè)脈動(dòng)單元，采用所述重定時(shí)算法對整體電路的組合邏輯分布進(jìn)行優(yōu)化，包括 添加一個(gè)N+1長度的Ctrl=OlPul控制信號，其中A(X)和G(X)以serial的模式進(jìn)入全并行的8*8模塊，B(X)以并行的模式進(jìn)入全并行的8*8模塊；添加L個(gè)I比特的寄存器和L個(gè)多路選擇器到每個(gè)全并行的8*8模塊，用于將計(jì)算結(jié)果廣播到每個(gè)i行的單元； 添加3 (L-I)個(gè)一個(gè)延時(shí)單元的寄存器到每個(gè)全并行的8*8模塊，用于保存從region k最右方的單元以對角方式傳到region k+1最左方的單元的數(shù)據(jù)； 再添加L個(gè)多路選擇器和L個(gè)I比特的寄存器到每個(gè)全并行的8*8模塊，用于讓B(X)也以serial模式進(jìn)入全并行的8*8模塊,當(dāng)Ctrl信號為O時(shí)，B(X)被轉(zhuǎn)載進(jìn)全并行的8*8模塊，得到重定時(shí)后的電路結(jié)構(gòu)圖。
4.根據(jù)權(quán)利要求I所述的脈動(dòng)乘法器設(shè)計(jì)方法，其特征在于:針對域首先構(gòu)建了 8*8的全并行結(jié)構(gòu)的模塊時(shí)，由于有限域的階數(shù)163不能被模塊內(nèi)的脈動(dòng)單元數(shù)8整除，因此引入了“補(bǔ)零”思想一個(gè)含有N個(gè)基本模塊的L比特寬度的脈動(dòng)乘法器，可以在域 上以以下序列為輸入序列，其中A = (aium................................................... (2) Bi = (PiUl-h......................................................... (3)= (.Siui-i- d^Siui-2-d^·^ Bu-a-d-Sii^d)............................................. (4) 其中O < i < N-I,而d=NL-m，并且對于超出
范圍的j的情況下，^.= 0^^. = 0,^, = 0，輸出的數(shù)據(jù)序列· Sdi)為 = (PiUl-l-d^PiUl-2-d^··^ PiUl-d> Pil-d) ............................................. (5) 并且對于超出
范圍的j的情況下，馬=0。
全文摘要
本發(fā)明屬數(shù)字集成電路與系統(tǒng)技術(shù)領(lǐng)域，具體涉及一種域上的脈動(dòng)乘法器設(shè)計(jì)方法。本發(fā)明以全并行的8*8模塊為基本單元，進(jìn)行了21級級聯(lián)，采用重定時(shí)算法對整體電路的組合邏輯分布進(jìn)行了調(diào)整，提高了系統(tǒng)最高時(shí)鐘頻率。
文檔編號G06F7/523GK102929574SQ20121039525
公開日2013年2月13日 申請日期2012年10月18日 優(yōu)先權(quán)日2012年10月18日
發(fā)明者任俊彥, 黃佳森, 葉凡, 李寧, 許俊, 李巍 申請人:復(fù)旦大學(xué)