專利名稱：一種上下堆疊多顆芯片時減少芯片間互連線的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及芯片堆疊技術(shù)領(lǐng)域，尤其涉及一種上下堆疊多顆芯片時減少芯片間互連線的方法。
背景技術(shù)：
由于數(shù)字和模擬電路不能同時隨著集成電路制造工藝尺寸的不斷縮小而等比例縮小，所以當(dāng)工藝不斷越來越先進的時候，用同一種工藝把數(shù)模混合片上系統(tǒng)實現(xiàn)在同一顆芯片上的成本就會越來越不優(yōu)化。如圖I所示，現(xiàn)在基于芯片堆疊技術(shù)，把片上系統(tǒng)中的數(shù)字邏輯單元和模擬電路分開，把面積能夠隨著工藝尺寸不斷縮小而等比例縮小的數(shù)字邏 輯單元實現(xiàn)在先進的小尺寸工藝芯片上，把面積不能隨著工藝尺寸不斷縮小而等比例縮小的模擬電路實現(xiàn)在折舊完畢且價格低廉的大尺寸工藝芯片上，用微控制器標(biāo)準(zhǔn)系統(tǒng)總線做管腳互連上下堆疊芯片的方法也隨之出現(xiàn)。微控制器標(biāo)準(zhǔn)系統(tǒng)總線的信號數(shù)量是固定的，不會隨著系統(tǒng)片上外設(shè)的增多而增多，但由于系統(tǒng)總線本身包括數(shù)據(jù)總線，地址總線和控制總線，再加上現(xiàn)在的微控制器都是16位，32位或者64位的，所以總線總信號數(shù)量就會很多，比如ARM的標(biāo)準(zhǔn)系統(tǒng)總線AMBA，其信號總數(shù)為130個左右。這么多的信號線意味著更多的輸入輸出管腳，這就會增加上下堆疊芯片的面積，增加不必要的成本；這么多的信號線也意味著互聯(lián)線的增多，封裝成本也會增加。從而整個片上系統(tǒng)芯片的成本就會很高。

發(fā)明內(nèi)容
本發(fā)明克服了現(xiàn)有技術(shù)中輸入輸出管腳數(shù)量越多造成芯片面積越大、芯片封裝成本上升的缺陷，提出了一種上下堆疊多顆芯片時減少芯片間互連線的方法。本發(fā)明采用了雙向控制單元整合微控制器標(biāo)準(zhǔn)系統(tǒng)總線中的輸入輸出數(shù)據(jù)總線信號線，減少了互連線的數(shù)量，降低互連封裝后的片上系統(tǒng)芯片成本。本發(fā)明提出了一種上下堆疊多顆芯片時減少芯片間互連線的方法，包括步驟一在所述上下堆疊多顆芯片中的每個芯片上設(shè)置至少一個雙向控制單元；步驟二 所述每個芯片的微控制器標(biāo)準(zhǔn)系統(tǒng)總線中至少一根輸入數(shù)據(jù)總線信號和至少一根輸出數(shù)據(jù)總線信號連接至所述雙向控制單元；步驟三所述每個芯片的微控制器標(biāo)準(zhǔn)系統(tǒng)總線中數(shù)據(jù)總線讀寫使能信號連接至每個所述雙向控制單元；步驟四通過至少一根互連線將所述雙向控制單元分別上下連接。其中，進一步包括步驟五將所述每個芯片的微控制器標(biāo)準(zhǔn)系統(tǒng)總線中的二根以上的信號線進行分組，分組后每個組通過一根互連線進行上下連接。其中，所述微控制器標(biāo)準(zhǔn)系統(tǒng)總線包括輸入數(shù)據(jù)總線、輸出數(shù)據(jù)總線、控制信號總線、地址信號總線。
其中，當(dāng)芯片間傳輸數(shù)據(jù)時，包括步驟Al :發(fā)送方芯片將數(shù)據(jù)通過發(fā)送方微控制器標(biāo)準(zhǔn)系統(tǒng)總線中輸出數(shù)據(jù)總線上的至少一根信號線傳輸至發(fā)送方雙向控制單元；步驟A2 :所述發(fā)送方雙向控制單元調(diào)節(jié)至輸出狀態(tài)，將所述數(shù)據(jù)傳輸至所述至少一根互連線；步驟A3 :所述至少一根互連線將所述數(shù)據(jù)傳輸至接收方雙向控制單元；步驟A4 :所述接收方雙向控制單元調(diào)節(jié)至輸入狀態(tài)，將所述互連線的數(shù)據(jù)通過接收方微控制器標(biāo)準(zhǔn)系統(tǒng)總線中的輸出數(shù)據(jù)總線上的至少一根信號線傳輸至接收方芯片。其中，進一步包括 步驟A5 :所述接收方芯片完成數(shù)據(jù)接收后，所述發(fā)送方雙向控制單元調(diào)節(jié)至輸入狀態(tài)，所述接收方雙向控制單元調(diào)節(jié)至輸出狀態(tài)，從而所述接收方芯片轉(zhuǎn)為所述發(fā)送方芯片，所述發(fā)送方芯片轉(zhuǎn)為所述接收方芯片；重新執(zhí)行所述步驟Al至步驟A4，完成微控制器標(biāo)準(zhǔn)系統(tǒng)總線中輸入輸出數(shù)據(jù)總線上數(shù)據(jù)的反向傳輸。其中，進一步包括步驟BI :當(dāng)所述發(fā)送方微控制器標(biāo)準(zhǔn)系統(tǒng)總線的信號線進行分組后，所述每個分組內(nèi)二根以上信號線的并行信號數(shù)據(jù)轉(zhuǎn)為串行信號數(shù)據(jù)，分別分時傳輸至與所述分組連接的所述一個輸入輸出管腳上，通過與所述輸入輸出管腳相連接的互連線傳輸?shù)浇邮辗叫酒?步驟B2:當(dāng)所述接收方芯片接收到串行信號數(shù)據(jù)時，所述接收方芯片將所述串行信號數(shù)據(jù)轉(zhuǎn)為每個分組內(nèi)的并行數(shù)據(jù)，所述每個分組內(nèi)的并行數(shù)據(jù)最終轉(zhuǎn)換成所述接收方微控制器標(biāo)準(zhǔn)系統(tǒng)總線的并行信號數(shù)據(jù)。其中，所述上下堆疊多顆芯片是由微控制器標(biāo)準(zhǔn)系統(tǒng)總線信號作為輸入輸出管腳進行上下互連。其中，所述上下堆疊多顆芯片采用硅通孔技術(shù)或者引線接合法進行上下互連。本發(fā)明可以整合微控制器標(biāo)準(zhǔn)系統(tǒng)總線中的讀寫雙向數(shù)據(jù)總線，將微控制器標(biāo)準(zhǔn)系統(tǒng)總線中的讀寫控制信號作為雙向控制單元的控制信號，將微控制器標(biāo)準(zhǔn)系統(tǒng)總線中的讀寫數(shù)據(jù)信號分別連到雙向控制單元上，雙向控制單元通過一個輸入輸出管腳傳輸數(shù)據(jù)，使讀寫數(shù)據(jù)共享一個輸入輸出管腳分時在互連線上傳輸。本發(fā)明既通過整合微控制器標(biāo)準(zhǔn)系統(tǒng)總線中的讀寫雙向數(shù)據(jù)總線，又可在上下芯片間分組串行傳輸微控制器標(biāo)準(zhǔn)系統(tǒng)總線中的信號線。本發(fā)明將信號線進行分組，對組內(nèi)信號線的并行信號轉(zhuǎn)為串行信號通過互連線上傳輸，接收端將該串行信號轉(zhuǎn)為并行信號，從而在接收端被并行接收并處理，從而減少了上下互連芯片的管腳數(shù)目和芯片面積，以及互連線的數(shù)量，使互連封裝后的片上系統(tǒng)芯片成本大大降低。


圖I是現(xiàn)有技術(shù)中用微控制器標(biāo)準(zhǔn)系統(tǒng)總線做管腳互連上下堆疊芯片的示意圖。圖2是本發(fā)明減少芯片見互連線方法的流程圖。圖3是應(yīng)用本發(fā)明方法后數(shù)據(jù)傳輸?shù)牧鞒虉D。圖4是現(xiàn)有技術(shù)中輸入輸出數(shù)據(jù)總線的總線協(xié)議圖。
圖5是本發(fā)明中整合輸入輸出數(shù)據(jù)總線的電路圖。圖6是本發(fā)明中分組串行傳輸微控制器標(biāo)準(zhǔn)系統(tǒng)總線中信號線的連接示意圖。
具體實施例方式結(jié)合以下具體實施例和附圖，對本發(fā)明作進一步的詳細(xì)說明。實施本發(fā)明的過程、條件、實驗方法等，除以下專門提及的內(nèi)容之外，均為本領(lǐng)域的普遍知識和公知常識，本發(fā)明沒有特別限制內(nèi)容。11-發(fā)送方芯片，12-發(fā)送方微控制器標(biāo)準(zhǔn)系統(tǒng)總線，13-發(fā)送方雙向控制單元，21-接收方芯片，22-接收方微控制器標(biāo)準(zhǔn)系統(tǒng)總線，23-接收方雙向控制單元。本發(fā)明的一種上下堆疊多顆芯片時減少芯片間互連線的方法，如圖2所示，包括步驟一在上下堆疊多顆芯片中的每個芯片上設(shè)置至少一個雙向控制單元； 步驟二 每個芯片的微控制器標(biāo)準(zhǔn)系統(tǒng)總線中至少一根輸入數(shù)據(jù)總線信號和至少一根輸出數(shù)據(jù)總線信號連接至雙向控制單元；步驟三每個芯片的微控制器標(biāo)準(zhǔn)系統(tǒng)總線中數(shù)據(jù)總線讀寫使能信號連接至每個雙向控制單元；步驟四通過至少一根互連線將雙向控制單元分別上下連接。本發(fā)明中，進一步包括步驟五將每個芯片的微控制器標(biāo)準(zhǔn)系統(tǒng)總線中的二根以上的信號線進行分組，分組后每個組通過一根互連線進行上下連接。本發(fā)明中，微控制器標(biāo)準(zhǔn)系統(tǒng)總線包括輸入數(shù)據(jù)總線、輸出數(shù)據(jù)總線、控制信號總線、地址信號總線。本發(fā)明中，當(dāng)芯片間傳輸數(shù)據(jù)時，如圖3所示，包括步驟Al :發(fā)送方芯片11將數(shù)據(jù)通過發(fā)送方微控制器標(biāo)準(zhǔn)系統(tǒng)總線12中輸出數(shù)據(jù)總線上的至少一根信號線傳輸至發(fā)送方雙向控制單元13 ；步驟A2 :發(fā)送方雙向控制單元13調(diào)節(jié)至輸出狀態(tài)，將數(shù)據(jù)傳輸至至少一根互連線.
-^4 ，步驟A3 :至少一根互連線將數(shù)據(jù)傳輸至接收方雙向控制單元23 ；步驟A4 :接收方雙向控制單元23調(diào)節(jié)至輸入狀態(tài)，將互連線的數(shù)據(jù)通過接收方微控制器標(biāo)準(zhǔn)系統(tǒng)總線22中的輸出數(shù)據(jù)總線上的至少一根信號線傳輸至接收方芯片21。其中，進一步包括步驟A5 :接收方芯片21完成數(shù)據(jù)接收后，發(fā)送方雙向控制單元13調(diào)節(jié)至輸入狀態(tài)，接收方雙向控制單元23調(diào)節(jié)至輸出狀態(tài)，從而接收方芯片21轉(zhuǎn)為發(fā)送方芯片11，發(fā)送方芯片11轉(zhuǎn)為接收方芯片21 ;重新執(zhí)行步驟Al至步驟A4，完成微控制器標(biāo)準(zhǔn)系統(tǒng)總線中輸入輸出數(shù)據(jù)總線上數(shù)據(jù)的反向傳輸。本發(fā)明中，進一步包括步驟BI :當(dāng)發(fā)送方微控制器標(biāo)準(zhǔn)系統(tǒng)總線12的信號線進行分組后，每個分組內(nèi)二根以上信號線的并行信號數(shù)據(jù)轉(zhuǎn)為串行信號數(shù)據(jù)，分別分時傳輸至與分組連接的一個輸入輸出管腳上，通過與輸入輸出管腳相連接的互連線傳輸?shù)浇邮辗叫酒?1上；步驟B2 :當(dāng)接收方芯片21接收到串行信號數(shù)據(jù)時，接收方芯片21將串行信號數(shù)據(jù)轉(zhuǎn)為每個分組內(nèi)的并行數(shù)據(jù)，每個分組內(nèi)的并行數(shù)據(jù)最終轉(zhuǎn)換成接收方微控制器標(biāo)準(zhǔn)系統(tǒng)總線22的并行信號數(shù)據(jù)。本發(fā)明的上下堆疊多顆芯片是由微控制器標(biāo)準(zhǔn)系統(tǒng)總線信號作為輸入輸出管腳進行上下互連。本發(fā)明的上下堆疊多顆芯片采用硅通孔技術(shù)(TSV)或者引線接合法(wirebonding)進行上下互連。實施例I :在微控制器標(biāo)準(zhǔn)系統(tǒng)總線中，寫的數(shù)據(jù)總線信號數(shù)量與讀的數(shù)據(jù)總線信號數(shù)量相等，例如基于ARM內(nèi)核的AHB (Advanced High Performance Bus)中輸出寫數(shù)據(jù)總線是32根，輸入讀數(shù)據(jù)總線也是32根。如圖4所示，HCLK是ARM的系統(tǒng)時鐘，HADDR [31:0]是ARM中的地址總線，Control是ARM中的控制總線，HWDATA [31:0]是ARM中的輸出寫數(shù)據(jù)總線，一共32根；HRDATA[31:0]是ARM中的輸入讀數(shù)據(jù)總線，一共32根。在每個芯片上各設(shè)置與輸入讀數(shù)據(jù)總線或輸出寫數(shù)據(jù)總線中信號線相同數(shù)量的雙向控制單元，即本實施例中每個芯片上各設(shè)置有32個雙向控制單元。每個雙向控制單元分別與一根輸入讀數(shù)據(jù)總線的信號線以及一根輸出寫數(shù)據(jù)總線的信號線連接，并將控制信號總線中的讀寫控制信號作為雙向控制單元的控制使能信號。本實施例中將控制信號總線、輸入讀數(shù)據(jù)總線的信號線、輸出寫數(shù)據(jù)總線的信號線與雙向控制單元連接，利用微控制器標(biāo)準(zhǔn)系統(tǒng)總線中控制信號總線的數(shù)據(jù)總線讀寫使能信號把微控制器標(biāo)準(zhǔn)系統(tǒng)總線中的輸入讀數(shù)據(jù)總線和輸出寫數(shù)據(jù)總線合并，合并后的輸入輸出數(shù)據(jù)總線上的信號分時復(fù)用同一個輸入輸出管腳，在上下芯片互聯(lián)線上傳輸。其中，當(dāng)Control信號在地址相位內(nèi)為寫有效時，在數(shù)據(jù)相位內(nèi)HWDATA[31:0]上的數(shù)據(jù)會被寫入HADDR[31:0]所對應(yīng)的地址上；當(dāng)Control信號在地址相位內(nèi)為讀有效時，在數(shù)據(jù)相位內(nèi)HRDATA [31:0]上的數(shù)據(jù)，會被ARM內(nèi)核采集走?？梢?，HWDATA與HRDATA兩組數(shù)據(jù)總線不會同時生效，且由control信號控制。本實施例中將輸出寫數(shù)據(jù)總線和輸入讀數(shù)據(jù)總線合并起來，然后通過雙向控制單元進行讀/寫控制，將兩根數(shù)據(jù)總線整合后通過一根互連線進行數(shù)據(jù)傳輸(每根互連線的兩端各連接一個管腳)，從而減少用微控制器標(biāo)準(zhǔn)系統(tǒng)總線做管腳的數(shù)量，達到減少芯片面積，降低成本的目的。具體實現(xiàn)方式如圖5所示，其中HWRITE是系統(tǒng)寫有效信號，是系統(tǒng)控制信號總線上的一個信號，用來確定總線上是做讀操作還是寫操作，當(dāng)HWRITE為低電平時為讀操作，反之則為寫操作。HWRITEB是HWRITE取反后的信號，HCLK是系統(tǒng)時鐘，Hwrite_top是發(fā)送方芯片11上對HWRITEB采樣后的信號，Hwrite_bot是接收方芯片21上對HWRITE采樣后的信號。0EN_top和0EN_bot分別是發(fā)送方雙向控制單元13、接收方雙向控制單元23的輸出使能信號，0EN_top和0ΕΝ_bot為低電平時雙向控制單元處于輸出狀態(tài)，IE_top和IE_bot分別是發(fā)送方雙向控制單元13、接收方雙向控制單元23的輸入使能信號，IE_top和IE_bot為高電平時雙向控制單元處于輸入狀態(tài)，HWDATA_top和HWDATA_bot分別為發(fā)送方微控制器標(biāo)準(zhǔn)系統(tǒng)總線12、接收方微控制器標(biāo)準(zhǔn)系統(tǒng)總線22的輸出寫數(shù)據(jù)總線，HRDATA_top和HRDATA_bot分別為發(fā)送方微控制器標(biāo)準(zhǔn)系統(tǒng)總線12、接收方微控制器標(biāo)準(zhǔn)系統(tǒng)總線22的輸入讀數(shù)據(jù)總線。對于發(fā)送方芯片11,當(dāng)寫使能信號HWRITE為I時，HWRITEB為0，Hwrite_top，0ΕΝ_top和IE_top也都是0，此時發(fā)送方雙向控制單元13處于輸出狀態(tài)，發(fā)送方雙向控制單元13通過管腳輸出發(fā)送方芯片11上輸出寫數(shù)據(jù)總線HWDATA_top上的數(shù)據(jù)。當(dāng)寫使能信號HWRITE 為 O 時，HWRITEB 為 1，Hwrite_top, OEN_top，和 IE_top 都為 1，此時發(fā)送方雙向控制單元13處在輸入狀態(tài)，發(fā)送方雙向控制單元13通過管腳輸入數(shù)據(jù)到發(fā)送方芯片11的輸入讀數(shù)據(jù)總線HRDATA_top上。對于接收方芯片21，當(dāng)寫使能信號HWRITE為O時，Hwrite_bot，0EN_bot和IE_bot都是0，此時接收方雙向控制單元23處于輸出狀態(tài)，接收方雙向控制單元23通過管腳輸出接收方芯片21的輸入讀數(shù)據(jù)總線HRDATA_bot上的數(shù)據(jù)。當(dāng)寫使能信號HWRITE為I時，Hwrite_bot, 0EN_bot和IE_bot都為1，此時接收方雙向控制單元23處于輸入狀態(tài)，接收方雙向控制單元23通過管腳輸入數(shù)據(jù)到接收方芯片輸出寫數(shù)據(jù)總線HWDATA_bot上。
發(fā)送方芯片11與接收方芯片21的關(guān)系根據(jù)雙向控制單元的變化而轉(zhuǎn)變，輸入讀數(shù)據(jù)總線和輸出寫數(shù)據(jù)總線就合并了起來，讀寫數(shù)據(jù)分別在互連線上根據(jù)雙向控制單元的變化分時傳輸。通過上述方式，把系統(tǒng)數(shù)據(jù)總線上的信號數(shù)量減少了一半，從而減少了接口管腳數(shù)，減少芯片面積，降低互連封裝成本。實施例2:為了進一步減少互連線的數(shù)量，本發(fā)明還提出了在上下芯片間分組串行傳輸微控制器標(biāo)準(zhǔn)系統(tǒng)信號線的方法。本實施例在實施例I的基礎(chǔ)上，把微控制器標(biāo)準(zhǔn)系統(tǒng)總線上的信號線進行分組，每組上的所有信號分時復(fù)用一個輸入輸出管腳，在上下芯片互連線上傳輸。本實施例中把微控制器標(biāo)準(zhǔn)系統(tǒng)總線數(shù)量做進一步縮小后再進行芯片與芯片之間的互連，從而達到更進一步減小芯片面積，減小互連線數(shù)量，降低封裝成本的目的。如圖6所示，發(fā)送方芯片11中的發(fā)送方標(biāo)準(zhǔn)系統(tǒng)總線12中的多根信號線，經(jīng)過多路選擇器把標(biāo)準(zhǔn)系統(tǒng)總線的并行信號轉(zhuǎn)成串行信號在一根互連線上進行傳輸。例如，微控制器標(biāo)準(zhǔn)系統(tǒng)總線共有P根信號線(即P個信號)，為了降低互連成本和減少輸入輸出管腳增加帶來的面積，將P個信號先分成N組，每組中有M個信號(即P = M*N)。每M個信號所組成的一組占有一個輸入輸出管腳和互連線，在IO串行傳輸時鐘下傳輸?shù)念l率為M*fI (fl是微控制器系統(tǒng)時鐘頻率)。發(fā)送方芯片11中的每一組分別通過一跟互連線與接收方芯片21中的一組信號線連接。當(dāng)接收方芯片21接收到串行信號時，把接收到的串行信號經(jīng)過多路選擇器轉(zhuǎn)成并行信號。接收方芯片21每組內(nèi)的所有并行數(shù)據(jù)合并成標(biāo)準(zhǔn)系統(tǒng)總線22中的信號線的并行數(shù)據(jù)，進行后續(xù)并行處理。本發(fā)明的保護內(nèi)容不局限于以上實施例。在不背離發(fā)明構(gòu)思的精神和范圍下，本領(lǐng)域技術(shù)人員能夠向到的變化和優(yōu)點都被包括在本發(fā)明中，并且以所附的權(quán)利要求書為保護范圍。
權(quán)利要求
1.一種上下堆疊多顆芯片時減少芯片間互連線的方法，其特征在于，包括 步驟一在所述上下堆疊多顆芯片中的每個芯片上設(shè)置至少一個雙向控制單元； 步驟二 所述每個芯片的微控制器標(biāo)準(zhǔn)系統(tǒng)總線中至少一根輸入數(shù)據(jù)總線信號和至少一根輸出數(shù)據(jù)總線信號連接至所述雙向控制單元； 步驟三所述每個芯片的微控制器標(biāo)準(zhǔn)系統(tǒng)總線中數(shù)據(jù)總線讀寫使能信號連接至每個所述雙向控制單元； 步驟四通過至少一根互連線將所述雙向控制單元分別上下連接。
2.如權(quán)利要求I所述的上下堆疊多顆芯片時減少芯片間互連線的方法，其特征在于，進一步包括 步驟五將所述每個芯片的微控制器標(biāo)準(zhǔn)系統(tǒng)總線中的二根以上的信號線進行分組，分組后每個組通過一根互連線進行上下連接。
3.如權(quán)利要求I所述的上下堆疊多顆芯片時減少芯片間互連線的方法，其特征在于，所述微控制器標(biāo)準(zhǔn)系統(tǒng)總線包括輸入數(shù)據(jù)信號總線、輸出數(shù)據(jù)信號總線、控制信號總線、地址信號總線。
4.如權(quán)利要求I所述的上下堆疊多顆芯片時減少芯片間互連線的方法，其特征在于，當(dāng)芯片間傳輸數(shù)據(jù)時，包括 步驟Al :發(fā)送方芯片(11)將數(shù)據(jù)通過發(fā)送方微控制器標(biāo)準(zhǔn)系統(tǒng)總線(12)中輸出數(shù)據(jù)總線上的至少一根信號線傳輸至發(fā)送方雙向控制單元(13)； 步驟A2 :所述發(fā)送方雙向控制單元(13)調(diào)節(jié)至輸出狀態(tài)，將所述數(shù)據(jù)傳輸至所述至少一根互連線； 步驟A3 :所述至少一根互連線將所述數(shù)據(jù)傳輸至接收方雙向控制單元(23)； 步驟A4 :所述接收方雙向控制單元(23)調(diào)節(jié)至輸入狀態(tài)，將所述互連線的數(shù)據(jù)通過接收方微控制器標(biāo)準(zhǔn)系統(tǒng)總線(22)中的輸出數(shù)據(jù)總線上的至少一根信號線傳輸至接收方芯片(21)。
5.如權(quán)利要求4所述的上下堆疊多顆芯片時減少芯片間互連線的方法，其特征在于，進一步包括 步驟A5:所述接收方芯片(21)完成數(shù)據(jù)接收后，所述發(fā)送方雙向控制單元(13)調(diào)節(jié)至輸入狀態(tài)，所述接收方雙向控制單元(23)調(diào)節(jié)至輸出狀態(tài)，從而所述接收方芯片(21)轉(zhuǎn)為所述發(fā)送方芯片(11)，所述發(fā)送方芯片(11)轉(zhuǎn)為所述接收方芯片(21);重新執(zhí)行所述步驟Al至步驟A4，完成微控制器標(biāo)準(zhǔn)系統(tǒng)總線中輸入輸出數(shù)據(jù)總線上數(shù)據(jù)的反向傳輸。
6.如權(quán)利要求4所述的上下堆疊多顆芯片時減少芯片間互連線的方法，其特征在于，進一步包括 步驟BI :當(dāng)所述發(fā)送方微控制器標(biāo)準(zhǔn)系統(tǒng)總線(12)的信號線進行分組后，所述每個分組內(nèi)二根以上信號線的并行信號數(shù)據(jù)轉(zhuǎn)為串行信號數(shù)據(jù)，分別分時傳輸至與所述分組連接的所述一個輸入輸出管腳上，通過與所述輸入輸出管腳相連接的互連線傳輸?shù)浇邮辗叫酒?21)上； 步驟B2 :當(dāng)所述接收方芯片(21)接收到串行信號數(shù)據(jù)時，所述接收方芯片(21)將所述串行信號數(shù)據(jù)轉(zhuǎn)為每個分組內(nèi)的并行數(shù)據(jù)，所述每個分組內(nèi)的并行數(shù)據(jù)最終轉(zhuǎn)換成所述接收方微控制器標(biāo)準(zhǔn)系統(tǒng)總線(22)的并行信號數(shù)據(jù)。
7.如權(quán)利要求I所述的上下堆疊多顆芯片時減少芯片間互連線的方法，其特征在于，所述上下堆疊多顆芯片是由微控制器標(biāo)準(zhǔn)系統(tǒng)總線信號作為輸入輸出管腳進行上下互連。
8.如權(quán)利要求I所述的上下堆疊多顆芯片時減少芯片間互連線的方法，其特征在于，所述上下堆疊多顆芯片采用硅通孔技術(shù)或者引線接合法進行上下互連。
全文摘要
本發(fā)明公開了一種上下堆疊多顆芯片時減少芯片間互連線的方法，包括在上下堆疊多顆芯片中的每個芯片上設(shè)置雙向控制單元；每個芯片的微控制器標(biāo)準(zhǔn)系統(tǒng)總線中輸入數(shù)據(jù)總線信號和輸出數(shù)據(jù)總線信號連接至雙向控制單元；每個芯片的微控制器標(biāo)準(zhǔn)系統(tǒng)總線中數(shù)據(jù)總線讀寫使能信號連接至每個雙向控制單元；通過互連線將雙向控制單元分別上下連接。本發(fā)明采用了雙向控制單元整合微控制器標(biāo)準(zhǔn)系統(tǒng)總線中輸入數(shù)據(jù)總線和輸出數(shù)據(jù)總線的信號線，減少用微控制器標(biāo)準(zhǔn)系統(tǒng)總線做管腳互連的上下堆疊芯片間互連線的數(shù)量，降低互連封裝后的片上系統(tǒng)芯片成本。
文檔編號G06F13/40GK102937945SQ20121041117
公開日2013年2月20日 申請日期2012年10月24日 優(yōu)先權(quán)日2012年10月24日
發(fā)明者景蔚亮, 陳邦明, 亢勇 申請人:上海新儲集成電路有限公司