專利名稱：一種多通道大容量實時數(shù)據(jù)采集方法
一種多通道大容量實時數(shù)據(jù)采集方法技術領域
本發(fā)明屬于機械設備在線檢測領域，尤其涉及了一種多通道大容量實時數(shù)據(jù)采集方法。
背景技術：
在機械設備的在線檢測領域，隨著陣列信號處理的高分辨方法的發(fā)展和廣泛應用，對多通道陣列信號處理系統(tǒng)的實時處理的要求也愈來愈高，為了完成高分辨方位估計、距離估計、頻率估計等高分辨方法的實時實現(xiàn)，目前已有的幾種方式都很難完成高速實時同步的多個通道數(shù)據(jù)采集。發(fā)明內(nèi)容
本發(fā)明目的在于提供一種多通道大容量實時數(shù)據(jù)采集方法。
實現(xiàn)上述目的的技術方案是一種多通道大容量實時數(shù)據(jù)采集方法，包括高速 A/D1#、高速A/D2#、高速A/D3#、高速A/D4#，先進先出存儲器M和系統(tǒng)時鐘CLK，其中
所述高速A/D1#、高速A/D2#、高速A/D3#、高速A/D4#，負責采集數(shù)據(jù)，其相對應的數(shù)據(jù)輸出總線DO D7、D8 D15、D16 D23、D24 D31分別對應地接入所述先進先出存儲器M的輸入總線InO In7、In8 Inl5、Inl6 In23、In24 In31，所述高速A/Dl#、 高速A/D2#、高速A/D3#、高速A/D4#的工作時鐘均連接到所述系統(tǒng)時鐘CLK ；
所述先進先出存儲器M負責緩沖存儲數(shù)據(jù)，其相對應的輸入總線InO In7、 In8 Inl5、Inl6 In23、In24 In31分別對應地連接所述高速A/D1#、高速A/D2#、高速 A/D3#、高速A/D4#的數(shù)據(jù)輸出總線DO D7、D8 D15、D16 D23、D24 D31，所述先進先出存儲器M的輸出總線OutO 0ut31將所述高速A/D1#、高速A/D2#、高速A/D3#、高速A/ D4#采集到的數(shù)據(jù)輸送給后級處理器處理，所述先進先出存儲器M的鐘連接到所述系統(tǒng)時鐘 CLK。
上述高速A/D1#、高速A/D2#、高速A/D3#、高速A/D4#為高速并行的8位A/D轉(zhuǎn)換器，所述系統(tǒng)時鐘CLK為高電平，所述高速A/D1#、高速A/D2#、高速A/D3#、高速A/D4#采樣數(shù)據(jù)，所述系統(tǒng)時鐘CLK為低電平，所述高速A/D1#、高速A/D2#、高速A/D3#、高速A/D4#的輸出總線DO D7、D8 D15、D16 D23、D24 D31輸出數(shù)據(jù)。
上述先進先出存儲器M為32位的先進先出存儲器，所述系統(tǒng)時鐘CLK為高電平， 所述先進先出存儲器M的輸出總線OutO 0ut31將所述高速A/D1#、高速A/D2#、高速A/ D3#、高速A/D4#采集到的數(shù)據(jù)輸送給后級處理器處理，所述系統(tǒng)時鐘CLK為低電平，所述先進先出存儲器M的輸入總線InO In7、In8 Inl5、Inl6 In23、In24 In31分別對應地輸入所述高速A/D1#、高速A/D2#、高速A/D3#、高速A/D4#的數(shù)據(jù)輸出總線DO D7、D8 D15、D16 D23、D24 D31上的數(shù)據(jù)。
上述先進先出存儲器M的輸出數(shù)據(jù)和輸入數(shù)據(jù)之間存在一個緩沖間隔N，在所述系統(tǒng)時鐘CLK的某一時刻，所述先進先出存儲器M輸出總線上的數(shù)據(jù)是所述先進先出存儲器M輸入總線的數(shù)據(jù)之前N個所述系統(tǒng)時鐘CLK的節(jié)拍時所述先進先出存儲器M輸入總線的數(shù)據(jù)。
上述系統(tǒng)時鐘CLK的頻率小于所述高速A/D1#、高速A/D2#、高速A/D3#、高速A/ D4#和所述先進先出存儲器M的工作時鐘頻率。
本發(fā)明的有益效果是本發(fā)明能高速實時同步的采集多個通道的大容量數(shù)據(jù)，可以實現(xiàn)高速實時的多個通道數(shù)據(jù)傳輸，尤其適用于機械設備在線檢測領域。


圖I是本發(fā)明的流程示意圖。
具體實施方式
下面將結合附圖對本發(fā)明作進一步說明。
參照圖1，圖中給出了本發(fā)明的實施方式，本實施例中，高速A/D1#、高速A/D2#、高速A/D3#、高速A/D4#采用4片AD7864，先進先出存儲器M采用FPGA芯片Spartan-6，，系統(tǒng)時鐘CLK頻率為10MHz，其中
4片AD7864負責采集數(shù)據(jù)，其相對應的數(shù)據(jù)輸出總線DO D7、D8 D15、D16 D23、D24 D31分別對應地接入Spartan-6的輸入總線InO In7、In8 Inl5、Inl6 In23、In24 In31，4片AD7864的工作時鐘均連接到系統(tǒng)時鐘CLK ；
Spartan-6負責緩沖存儲數(shù)據(jù)，其相對應的輸入總線InO In7、In8 Inl5、 Inl6 In23、In24 In31分別對應地連接4片AD7864的數(shù)據(jù)輸出總線DO D7、D8 D15、D16 D23、D24 D31, Spartan-6 的輸出總線 OutO 0ut31 將 4 片 AD7864 采集到的數(shù)據(jù)輸送給后級處理器處理，Spartan-6的鐘連接到系統(tǒng)時鐘CLK。
4片AD7864為高速并行的8位A/D轉(zhuǎn)換器，系統(tǒng)時鐘CLK為高電平，4片AD7864 采樣數(shù)據(jù)，系統(tǒng)時鐘CLK為低電平，4片AD7864的輸出總線DO D7、D8 D15、D16 D23、 D24 D31輸出數(shù)據(jù)。
Spartan-6為32位的先進先出存儲器，系統(tǒng)時鐘CLK為高電平，Spartan-6的輸出總線OutO 0ut31將4片AD7864采集到的數(shù)據(jù)輸送給后級處理器處理，系統(tǒng)時鐘CLK為低電平，Spartan-6的輸入總線InO In7、In8 Inl5、Inl6 In23、In24 In31分別對應地輸入4片AD7864的數(shù)據(jù)輸出總線DO D7、D8 D15、D16 D23、D24 D31上的數(shù)據(jù)。
Spartan-6的輸出數(shù)據(jù)和輸入數(shù)據(jù)之間存在一個緩沖間隔N，當后級處理器的工作延遲時間為T=IOuS時，則緩沖間隔的計算公式為N=T*CLK=10uS*10MHz=100，即在系統(tǒng)時鐘CLK的某一時刻，Spartan-6輸出總線上的數(shù)據(jù)是Spartan-6輸入總線的數(shù)據(jù)之前100個系統(tǒng)時鐘CLK的節(jié)拍時的數(shù)據(jù)。
4片AD7864工作時鐘頻率為40MHz和Spartan-6的工作時鐘頻為IOOMHz。
本發(fā)明的原理是利用高速A/D和先進先出存儲器的邏輯功能擴展數(shù)據(jù)總線寬度，進行數(shù)據(jù)并行處理，來提高采集速度，利用先進先出存儲器的數(shù)據(jù)緩沖功能來保存大容量數(shù)據(jù)，利用統(tǒng)一的系統(tǒng)時鐘來控制各高速器件的同步工作，從而實現(xiàn)高速實時同步的采集多個通道的大容量數(shù)據(jù)。
以上結合附圖實施例對本發(fā)明進行了詳細說明，本領域中普通技術人員可根據(jù)上述說明對本發(fā)明做出種種變化例。因而，實施例中的某些細節(jié)不應構成對本發(fā)明的限定，本發(fā)明將以所附權利要求書界定的范圍作為本發(fā)明的保護范圍。
權利要求
1.一種多通道大容量實時數(shù)據(jù)采集方法，其特征在于，包括高速A/D1#、高速A/D2#、高速A/D3#、高速A/D4#，先進先出存儲器M和系統(tǒng)時鐘CLK，其中所述高速A/D1#、高速A/D2#、高速A/D3#、高速A/D4#,負責采集數(shù)據(jù)，其相對應的數(shù)據(jù)輸出總線DO D7、D8 D15、D16 D23、D24 D31分別對應地接入所述先進先出存儲器M的輸入總線InO In7、In8 Inl5、Inl6 In23、In24 In31，所述高速A/D1#、高速A/D2#、高速A/D3#、高速A/D4#的工作時鐘均連接到所述系統(tǒng)時鐘CLK ；所述先進先出存儲器M負責緩沖存儲數(shù)據(jù)，其相對應的輸入總線InO In7、In8 Inl5、Inl6 In23、In24 In31分別對應地連接所述高速A/D1#、高速A/D2#、高速A/D3#、高速A/D4#的數(shù)據(jù)輸出總線DO D7、D8 D15、D16 D23、D24 D31，所述先進先出存儲器M的輸出總線OutO 0ut31將所述高速A/D1#、高速A/D2#、高速A/D3#、高速A/D4#采集到的數(shù)據(jù)輸送給后級處理器處理，所述先進先出存儲器M的鐘連接到所述系統(tǒng)時鐘CLK。
2.根據(jù)權利要求I所述的一種多通道大容量實時數(shù)據(jù)采集方法，其特征在于，所述高速A/D1#、高速A/D2#、高速A/D3#、高速A/D4#為高速并行的8位A/D轉(zhuǎn)換器，所述系統(tǒng)時鐘CLK為高電平，所述高速A/D1#、高速A/D2#、高速A/D3#、高速A/D4#采樣數(shù)據(jù)，所述系統(tǒng)時鐘CLK為低電平，所述高速A/D1#、高速A/D2#、高速A/D3#、高速A/D4#的輸出總線DO D7、D8 D15、D16 D23、D24 D31 輸出數(shù)據(jù)。
3.根據(jù)權利要求I所述的一種多通道大容量實時數(shù)據(jù)采集方法，其特征在于，所述先進先出存儲器M為32位的先進先出存儲器，所述系統(tǒng)時鐘CLK為高電平，所述先進先出存儲器M的輸出總線OutO Out31將所述高速A/D1#、高速A/D2#、高速A/D3#、高速A/D4#采集到的數(shù)據(jù)輸送給后級處理器處理，所述系統(tǒng)時鐘CLK為低電平，所述先進先出存儲器M的輸入總線InO In7、In8 Inl5、Inl6 In23、In24 In31分別對應地輸入所述高速A/D1#、高速A/D2#、高速A/D3#、高速A/D4#的數(shù)據(jù)輸出總線DO D7、D8 D15、D16 D23、D24 D31上的數(shù)據(jù)。
4.根據(jù)權利要求I所述的一種多通道大容量實時數(shù)據(jù)采集方法，其特征在于，所述先進先出存儲器M的輸出數(shù)據(jù)和輸入數(shù)據(jù)之間存在一個緩沖間隔N，在所述系統(tǒng)時鐘CLK的某一時刻，所述先進先出存儲器M輸出總線上的數(shù)據(jù)是所述先進先出存儲器M輸入總線的數(shù)據(jù)之前N個所述系統(tǒng)時鐘CLK的節(jié)拍時所述先進先出存儲器M輸入總線的數(shù)據(jù)。
5.根據(jù)權利要求I所述的一種多通道大容量實時數(shù)據(jù)采集方法，其特征在于，所述系統(tǒng)時鐘CLK的頻率小于所述高速A/D1#、高速A/D2#、高速A/D3#、高速A/D4#和所述先進先出存儲器M的工作時鐘頻率。
全文摘要
本發(fā)明公開了一種多通道大容量實時數(shù)據(jù)采集方法，包括高速A/D1#、高速A/D2#、高速A/D3#、高速A/D4#，先進先出存儲器M和系統(tǒng)時鐘。本發(fā)明用于機械故障診斷系統(tǒng)中多通道大容量數(shù)據(jù)的快速實時同步采集，提高了機械故障診斷系統(tǒng)的診斷響應和分析的速度。
文檔編號G06F17/40GK102930065SQ20121044102
公開日2013年2月13日 申請日期2012年11月7日 優(yōu)先權日2012年11月7日
發(fā)明者于星光 申請人:昆山北極光電子科技有限公司