專利名稱：安全的低引腳數(shù)掃描的制作方法
技術領域：
本發(fā)明涉及無接觸智能卡集成電路。
背景技術：
集成電路的自動測試圖案產(chǎn)生掃描，無論是具有測試壓縮還是不具有測試壓縮，通常都需要連接至集成電路的、具有下述功能的至少四個引腳:一個掃描輸入引腳，一個掃描輸出引腳，一個時鐘引腳和一個掃描使能信號引腳。然而，例如，諸如圖1中示出的無接觸智能卡集成電路100之類的低引腳數(shù)集成電路通常僅具有總共四個引腳:用于也提供時鐘并經(jīng)由射頻場提供功率至模擬模塊140和數(shù)字模塊130的天線的兩個引腳120、121，專用于測試的一個輸入/輸出引腳124、和一個接地引腳128。因此，通常采用功能測試來測試無接觸智能卡集成電路。然而，隨著無接觸智能卡集成電路100的數(shù)字模塊130的復雜性增加，功能測試通常是不足夠的，并且采用掃描鏈方法的結構測試通常在較少測試時間內(nèi)提供更好的測試覆蓋，但通常由于引腳要求而不可用。此外，允許在安全集成電路上進行直接掃描鏈訪問，這通過允許訪問集成電路的內(nèi)部寄存器值而損害了安全性。

發(fā)明內(nèi)容
本發(fā)明實施例提供了一種無接觸智能卡集成電路，包括:數(shù)字模塊；用于輸入時鐘信號的第一引腳，該第一引腳電耦接至所述數(shù)字模塊；用于輸入測試掃描序列和輸出掃描數(shù)據(jù)的第二引腳，該第二引腳電耦接至所述數(shù)字模塊；和測試控制邏輯，用于控制至所述第二引腳的輸入和來自所述第二引腳的輸出。


圖1示出典型的無接觸智能卡。圖2示出根據(jù)本發(fā)明的實施例。圖3a_d示出根據(jù)本發(fā)明的實施例的時序圖。圖4示出根據(jù)本發(fā)明的實施例。圖5a_e示出根據(jù)本發(fā)明的實施例的時序圖。
具體實施例方式根據(jù)本發(fā)明，公開了基于安全掃描的測試，其僅需要使用諸如無接觸智能卡之類的集成電路的一個時鐘引腳和輸入/輸出引腳。此外，采用兩級數(shù)據(jù)壓縮以及保護集成電路的功能寄存器值的屏蔽信號。屏蔽信號通常用于采用AND運算(與運算)來屏蔽不定(indeterminate)測試輸出狀態(tài)，使得這些狀態(tài)不傳播到簽名(signature)產(chǎn)生器電路中，導致針對簽名產(chǎn)生器的無效狀態(tài)。例如可以通過集成電路的時鐘域互通信(intercommunication)或非掃描部分，來產(chǎn)生這些不定測試輸出狀態(tài)。當產(chǎn)生掃描測試圖案時這些不定狀態(tài)的位置是已知的，因為掃描測試期間的所有掃描數(shù)據(jù)輸入都由測試器控制。對于從不同的掃描測試圖案值產(chǎn)生的不同測試掃描序列，不定狀態(tài)可能在不同位置。例如，假設掃描輸出值為“0101X001”，其中“X”指示不定狀態(tài)的位置。例如，隨后為屏蔽不定值所需的屏蔽信號為“11110111”，作為掃描輸出值和屏蔽信號之間的AND運算的結果，其強制不定值“X”為“O”并輸出“01010001”。應當注意，AND門用來進行屏蔽操作以防止不定值輸入到簽名產(chǎn)生器中。因此，可以采用能夠屏蔽不定值并且對所有其它值都透明的其它組合邏輯。例如，與屏蔽值“0001000”相關聯(lián)的OR(或)門提供與上述AND門相同的功能。對于本公開的剩余部分，采用AND門用于示例目的。屏蔽值用來提供有意義的掃描簽名，因為無效的掃描簽名通常在用來產(chǎn)生掃描簽名的值中包括一個或更多個不定值時產(chǎn)生。在對智能卡芯片攻擊的情況下，例如，不能預先計算不定輸出測試狀態(tài)，使得攻擊期間固定的或錯誤的屏蔽信號導致無效掃描簽名。因此，如果攻擊者在不知道正確屏蔽值的情況下試圖移出掃描鏈，則攻擊者將獲得無效簽名，該無效簽名通常使得無法提取到任何有意義的信息。因此，需要正確屏蔽值，用來禁止對智能卡芯片的攻擊。圖2示出根據(jù)本發(fā)明的實施例。智能卡集成電路200具有時鐘引腳/焊盤201和測試引腳/焊盤202。時鐘引腳/焊盤201連接至多路復用器275的輸入217、時鐘分頻器270的輸入261和測試控制邏輯230的輸入273。時鐘分頻器270的輸出262連接至數(shù)字模塊240的時鐘輸入263和反相器260的輸入。反相器260輸出連接至多路復用器275的輸入216。多路復用器275的輸出218連接至簽名產(chǎn)生器220。測試引腳/焊盤202連接至輸入緩沖器205和有源低三態(tài)輸出緩沖器206的輸出。有源低三態(tài)輸出緩沖器206的輸入連接至簽名產(chǎn)生器220的輸出215。有源低三態(tài)輸出緩沖器206的控制輸入連接至測試控制邏輯230的輸出257。測試控制邏輯230的輸出257還連接至數(shù)字模塊240的輸入266、簽名產(chǎn)生器220和多路復用器275的選擇線。輸入緩沖器205連接至數(shù)字模塊240。數(shù)字模塊240包括接收來自輸入緩沖器205的輸入的掃描鏈解壓器241、以及輸出至AND門235的輸入212的掃描鏈壓縮器242。AND門235的輸入213連接至輸入緩沖器205。AND門235的輸出214連接至簽名產(chǎn)生器220。圖3a_d示出了圖2中實施例的典型時序圖。在圖3a_d中，針對每個測試掃描序列(移入，捕獲，移出)，讀取(移出)簽名399。經(jīng)由時鐘引腳/焊盤201將時鐘信號303輸入至集成電路200。經(jīng)由測試焊盤/引腳202將測試值304輸入至集成電路200。測試值304對掃描測試圖案值304a和屏蔽值304b進行交織，如圖3a所示。測試控制邏輯230產(chǎn)生信號 “ scan_enabIe ”、“pad_enabIe ” 和 “ signature_controI ”,這些信號在測試控制邏輯230的輸出257變?yōu)椤癐”或高時都被使能，并且在測試控制邏輯230的輸出257變?yōu)椤癘”或低時都被禁用，如圖3b所示。時鐘分頻器270將圖3a中示出的、從時鐘引腳/焊盤201接收的時鐘信號303的頻率除以2，并輸出圖3c中示出的掃描時鐘信號303a。將掃描時鐘信號303a提供至數(shù)字模塊240的時鐘輸入263并提供至反相器260。反相器260輸出如圖3d所示的簽名時鐘信號303b并將簽名時鐘信號303b提供至多路復用器275的輸入216。注意，時鐘信號303a和303b因此是彼此反轉的。此外，圖3a中示出的時鐘信號303從時鐘引腳/焊盤201提供至多路復用器275的輸入217。在根據(jù)本發(fā)明實施例的集成電路200的數(shù)字模塊240的測試期間，將去往有源低三態(tài)輸出緩沖器206的控制輸入的“pad_enable”信號設置為高，并且采用時鐘信號303將測試值304按時鐘輸入在測試焊盤/引腳202。時鐘信號303a和303b (時鐘信號303a的反轉，參見圖3c和3d)確保分別將屏蔽值304b提取到AND門235和將掃描測試圖案值304a提取到數(shù)字模塊240。采用以時鐘信號303的頻率的一半運行的時鐘信號303a，將掃描測試圖案值304a移入掃描鏈解壓器241以形成掃描鏈250-1...250-N。掃描移位輸入序列的長度由需要被初始化的最長內(nèi)部掃描鏈限定。類似地，采用時鐘信號303b將屏蔽值304b在輸入213上移入AND門235。掃描鏈解壓器241產(chǎn)生針對掃描鏈250-1...250-N的掃描輸入向量，并且掃描鏈250-1...250-N被捕獲在數(shù)字模塊241的觸發(fā)器中，隨后被移出到掃描壓縮器242中。掃描移位輸出序列的長度由需要被輸出的最長內(nèi)部掃描鏈限定。在根據(jù)本發(fā)明的實施例中，當可以同時執(zhí)行第η序列的掃描移位輸入和第(η-l)掃描序列的掃描移位輸出時，可以將掃描移位輸入和掃描移位輸出交織以減少測試時間。掃描鏈壓縮器242接收掃描鏈250-1...250-Ν,并根據(jù)掃描鏈250-1...250-Ν產(chǎn)生單個掃描輸出鏈251，單個掃描鏈251移出至AND門235的輸入212。根據(jù)本發(fā)明，可以采用由掃描測試壓縮工具實現(xiàn)的多種掃描鏈壓縮器結構。掃描鏈壓縮器結構可在商用工具中獲得，諸如來自 MENTOR-GRAPHICS 的 TESTK0MPRESS、來自 CADENCE 的 ENCOUNTER 和來自SYN0PSYS 的 DFTMAX。屏蔽值304b按照時鐘信號303b移位至AND門235的輸入213。當掃描鏈251中的對應值不定時，通過將“O”屏蔽值發(fā)送到AND門235中，將掃描鏈251中的不定值強制為“0”，來屏蔽單個掃描鏈251中的不定狀態(tài)。這防止掃描鏈251中的不定值輸入到簽名產(chǎn)生器220中，掃描鏈251中的不定值輸入簽名產(chǎn)生器220中通常會導致簽名產(chǎn)生器220進入無效狀態(tài)，因而使得掃描簽名輸出無意義。簽名產(chǎn)生器220 (時間壓縮器)通常采用線性反饋移位寄存器(LFSR)或單元式自動裝置(celIularautomata)產(chǎn)生掃描簽名399。當測試控制邏輯230的輸出257如圖3b所示變低時，“scan_enable”、“pad_enable”和“signature_control”值變?yōu)椤癘”或低。參照圖2和圖3a_d,這引起至多路復用器275的選擇線變低，導致時鐘信號303在多路復用器275的輸出218上被供給至簽名產(chǎn)生器220，并且導致掃描簽名399 (參見圖3a)從簽名產(chǎn)生器220中移出。此外，“scan_enable”變?yōu)椤癘”或低，這停止掃描值304a至數(shù)字模塊240的輸入(參見圖3c)以及屏蔽值304b至AND門235的輸入(參見圖3d)。最后，“pad_enable”變?yōu)椤癘”或低，這激活有源低三態(tài)輸出緩沖器206，使得在測試引腳/焊盤202上輸出掃描簽名399。在輸出掃描簽名399之后，經(jīng)由測試焊盤/引腳202將測試值394輸入集成電路200。測試值394將掃描測試圖案值394a和屏蔽值394b交織，如圖3a所示，該過程重復，直到整組掃描測試圖案已經(jīng)移位通過數(shù)字模塊240，并且已經(jīng)為自動測試設備產(chǎn)生的每組掃描測試圖案值都產(chǎn)生了掃描簽名。典型地，如圖2和3a_d所示，為每個輸入掃描測試圖案產(chǎn)生單獨的簽名，這為故障定位提供了更好的機會和更容易的實施，但也增加了成功攻擊的機會，因為更容易分析簽名。例如，如上所述，對于“80311_6的1316”、“。3(1_6的1316”和“8丨8的1:11代_(30111:1'01”值，可以再使用測試控制邏輯230的輸出257。然而，用來產(chǎn)生掃描簽名的序列長度由掃描長度限定，因此對于相對短的掃描長度來說，重要的是確保簽名產(chǎn)生器220針對每組掃描測試圖案值產(chǎn)生獨有的掃描簽名。例如，在線性反饋移位寄存器(LFSR)用作簽名產(chǎn)生器220的情況下，混淆(aliasing)概率Palias與用來產(chǎn)生掃描簽名的掃描長度有關:對于較大的
權利要求
1.一種無接觸智能卡集成電路，包括: 數(shù)字模塊； 用于輸入時鐘信號的第一引腳，該第一引腳電耦接至所述數(shù)字模塊； 用于輸入測試掃描序列和輸出掃描數(shù)據(jù)的第二引腳，該第二引腳電耦接至所述數(shù)字模塊；和 測試控制邏輯，用于控制至所述第二引腳的輸入和來自所述第二引腳的輸出。
2.根據(jù)權利要求1所述的集成電路，其中所述數(shù)字模塊包括用于產(chǎn)生至少一個掃描鏈的掃描鏈解壓器，該掃描鏈解壓器電耦接至所述第二引腳。
3.根據(jù)權利要求1所述的集成電路，其中所述數(shù)字模塊包括用于產(chǎn)生單個掃描鏈的掃描鏈壓縮器。
4.根據(jù)權利要求3所述的集成電路，其中所述掃描鏈壓縮器電耦接至比較邏輯的第一輸入，并且該比較邏輯的輸出電耦接至簽名產(chǎn)生器。
5.根據(jù)權利要求4所述的集成電路，其中所述簽名產(chǎn)生器電耦接至輸出緩沖器，該輸出緩沖器電耦接至所述第二弓I腳。
6.根據(jù)權利要求4所述的集成電路，其中所述比較邏輯的第二輸入電耦接至輸入緩沖器，該輸入緩沖器電耦接至所述第二引腳，以便能夠將屏蔽數(shù)據(jù)從所述第二引腳提供至所述比較邏輯的第二輸入。
7.根據(jù)權利要求1所述的集成電路，其中時鐘分頻器電耦接至所述第一引腳和所述數(shù)字模塊，使得由所述數(shù)字模塊接收經(jīng)分頻的時鐘信號。
8.根據(jù)權利要求3所述的集成電路，其中所述掃描鏈壓縮器電耦接至簽名產(chǎn)生器，該簽名產(chǎn)生器被配置為輸出掃描簽名至所述第二引腳。
9.根據(jù)權利要求7所述的集成電路，其中所述經(jīng)分頻的時鐘信號通過反相器并被提供至簽名產(chǎn)生器。
10.根據(jù)權利要求1所述的集成電路，其中數(shù)字模塊具有獨有的嵌入加密密鑰。
11.一種無接觸智能卡集成電路，包括: 數(shù)字模塊； 用于輸入時鐘信號的第一引腳，該第一引腳電耦接至所述數(shù)字模塊； 用于輸入多個測試掃描序列和輸出掃描數(shù)據(jù)的第二引腳，該第二引腳電耦接至所述數(shù)字模塊；和 測試控制邏輯，用于控制至所述第二引腳的輸入和來自所述第二引腳的輸出。
12.根據(jù)權利要求11所述的集成電路，其中所述數(shù)字模塊包括用于產(chǎn)生多個掃描鏈的掃描鏈解壓器，該掃描鏈解壓器電耦接至第二引腳。
13.根據(jù)權利要求12所述的集成電路，其中所述數(shù)字模塊包括掃描鏈壓縮器，該掃描鏈壓縮器被配置為根據(jù)所述多個掃描鏈產(chǎn)生單個掃描鏈。
14.根據(jù)權利要求13所述的集成電路，其中所述掃描鏈壓縮器電耦接至比較邏輯的第一輸入，并且該比較邏輯的輸出電耦接至簽名產(chǎn)生器。
15.根據(jù)權利要求3所述的集成電路，其中所述掃描鏈壓縮器電耦接至簽名產(chǎn)生器，該簽名產(chǎn)生器被配置為響應于所述多個測試掃描序列的輸入，輸出單個掃描簽名至所述第二引腳。
全文摘要
本發(fā)明公開了僅需要兩個引腳用于進行標準ATPG測試的無接觸智能卡型集成電路?？梢圆捎糜糜跁r鐘的一個引腳和用于掃描測試數(shù)據(jù)輸入的另一引腳進行掃描測試。此外，通過采用嵌入式簽名產(chǎn)生器避免觀察到移出的數(shù)據(jù)，增強了安全性。
文檔編號G06K19/077GK103198349SQ20121055189
公開日2013年7月10日 申請日期2012年12月18日 優(yōu)先權日2011年12月22日
發(fā)明者保羅艾瑞·波黎斯克蒂 申請人:Nxp股份有限公司