專利名稱：一種無發(fā)送卡的低成本的led同步顯示控制系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及ー種LED同步顯示控制系統(tǒng)，尤其涉及ー種無發(fā)送卡的低成本的LED同步顯示控制系統(tǒng)。
背景技術(shù)：
隨著LED顯示屏快速發(fā)展，LED顯示屏控制系統(tǒng)要求越來越高，而且成本要求越來越低。如圖1所示，常規(guī)的LED顯示屏控制系統(tǒng)在控制主機(jī)01上需安裝顯卡02和發(fā)送卡03，顯卡02的DVI接ロ、音頻接ロヽUSB接ロ都需輸出到發(fā)送卡03，發(fā)送卡03再通過千兆網(wǎng)的層將數(shù)據(jù)傳輸?shù)浇邮湛?4上，再通過接收卡04輸出到LED顯示屏05，安裝調(diào)試時需在控制主機(jī)01上裝顯卡驅(qū)動、USB驅(qū)動等等，操作步驟繁瑣，無法滿足LED顯示屏市場需求，且需負(fù)擔(dān)發(fā)送卡和顯卡成本。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種低成本、無需配備發(fā)送卡的無發(fā)送卡的低成本的LED同步顯示控制系統(tǒng)。為實現(xiàn)上述目的，本發(fā)明采用以下設(shè)計方案，其包括控制主機(jī)、LED接收卡陣列和LED顯示屏，所述的控制主機(jī)與LED接收卡陣列通過網(wǎng)絡(luò)連接，所述的LED接收卡陣列與LED顯示屏相連接，其中所述的LED接收卡陣列包括ー個以上的串行連接的LED接收卡單體。所述的LED接收卡陣列包括兩個以上的串行連接的LED接收卡單體。所述的LED接收卡單體中設(shè)有包括ー個以上傳輸數(shù)據(jù)的網(wǎng)ロ模塊、FPGA模塊，監(jiān)控傳感器、音頻輸出接ロ、存儲系統(tǒng)參數(shù)的非易失性存儲器、存儲視頻數(shù)據(jù)的同步動態(tài)隨機(jī)存儲器和LED掃描驅(qū)動接ロ，所述的網(wǎng)ロ模塊、監(jiān)控傳感器、非易失性存儲器、音頻輸出接ロ、同步動態(tài)隨機(jī)存儲器和LED掃描驅(qū)動接ロ與FPGA模塊連接。所述的LED接收卡單體之間通過設(shè)置在其上面的網(wǎng)ロ模塊相連接。所述的FPGA模塊中設(shè)有包括截取出屬于LED接收卡單體的數(shù)據(jù)并轉(zhuǎn)發(fā)不同類型的數(shù)據(jù)的數(shù)據(jù)包解析模塊、將接收到的數(shù)據(jù)通過網(wǎng)ロ模塊轉(zhuǎn)發(fā)至另ー個LED接收單體的數(shù)據(jù)轉(zhuǎn)發(fā)模塊、監(jiān)控傳感器控制模塊、對系統(tǒng)各個模塊的參數(shù)進(jìn)行控制的系統(tǒng)參數(shù)控制模塊、視頻解碼模塊、音頻解碼模塊、同步動態(tài)隨機(jī)存儲器讀寫模塊、LED掃描驅(qū)動模塊，所述的數(shù)據(jù)包解析模塊和數(shù)據(jù)轉(zhuǎn)發(fā)模塊同時與網(wǎng)ロ模塊相連接；所述的數(shù)據(jù)包解析模塊與數(shù)據(jù)轉(zhuǎn)發(fā)模塊、系統(tǒng)參數(shù)控制模塊、視頻解碼模塊、音頻解碼模塊相連接，監(jiān)控傳感器控制模塊與監(jiān)控傳感器連接，監(jiān)控傳感器控制模塊與數(shù)據(jù)轉(zhuǎn)發(fā)模塊連接，所述系統(tǒng)參數(shù)控制模塊與非易失性存儲器、視頻解碼模塊、LED掃描驅(qū)動模塊、監(jiān)控傳感器控制模塊相連接，所述視頻解碼模塊還與同步動態(tài)隨機(jī)存儲器讀寫模塊相連接，所述的同步動態(tài)隨機(jī)存儲器讀寫模塊還與同步動態(tài)隨機(jī)存儲器、LED掃描驅(qū)動模塊相連接，所述的音頻解碼模塊與音頻輸出接ロ相連接，所述的LED驅(qū)動模塊與LED掃描驅(qū)動接ロ相連接。
本發(fā)明采用以上技術(shù)方案，通過采用控制主機(jī)、LED接收卡陣列和LED顯示屏相連接，節(jié)省了常規(guī)LED同步顯示控制系統(tǒng)需要的發(fā)送卡、免除了一系列電腦顯卡與發(fā)送卡安裝步驟，配置更簡單、易操作、節(jié)省安裝調(diào)試時間、成本低，具有較好的技術(shù)價值和經(jīng)濟(jì)效益；通過設(shè)置FPGA模塊中的數(shù)據(jù)轉(zhuǎn)發(fā)模塊和數(shù)據(jù)解析模塊，可以將控制主機(jī)輸入的數(shù)據(jù)分配到各個模塊以及LED接收卡單體之間，很好的完成了數(shù)據(jù)的解析、分配；通過設(shè)置系統(tǒng)數(shù)據(jù)參數(shù)控制模塊，可以實現(xiàn)對各個模塊的參數(shù)的配置。


下面結(jié)合附圖和具體實施方式
對本發(fā)明作進(jìn)ー步詳細(xì)的說明
圖1為現(xiàn)有LED同步顯示控制系統(tǒng)結(jié)構(gòu)示意 圖2為本發(fā)明的系統(tǒng)結(jié)構(gòu)連接示意 圖3為本發(fā)明的LED接收卡的內(nèi)部結(jié)構(gòu)圖。
具體實施例方式如圖2所示，本發(fā)明其包括控制主機(jī)1、LED接收卡陣列2和LED顯示屏3，所述的控制主機(jī)I與LED接收卡陣列2通過網(wǎng)絡(luò)連接，所述的LED接收卡陣列2與LED顯示屏3相連接，其中所述的LED接收卡陣列2包括兩個的串行連接的LED接收卡單體21、22，具體應(yīng)用中數(shù)量也可設(shè)置ー個以上，其中，LED接收卡單體21的網(wǎng)ロ模塊201與LED接收卡單體22上的網(wǎng)ロ模塊221相連接。如圖3所示，具體實施中以LED接收卡單體21為例，講述其內(nèi)部的具體結(jié)構(gòu)，其他LED接收卡單體的內(nèi)部結(jié)構(gòu)與LED接收卡單體21相同，所述的LED接收卡單體21中設(shè)有包括傳輸控制主機(jī)數(shù)據(jù)包的第一網(wǎng)ロ模塊201和第二網(wǎng)ロ模塊202、FPGA模塊203，監(jiān)控傳感器204、音頻輸出接ロ 205、存儲系統(tǒng)參數(shù)的非易失性存儲器206、存儲視頻數(shù)據(jù)的同步動態(tài)隨機(jī)存儲器207和LED掃描驅(qū)動接ロ 208，所述的第一網(wǎng)ロ模塊201、第二網(wǎng)ロ模塊202、監(jiān)控傳感器204、非易失性存儲器206、音頻輸出接ロ 205、同步動態(tài)隨機(jī)存儲器207和LED掃描驅(qū)動接ロ 208與FPGA模塊203連接。所述的FPGA模塊203中設(shè)有包括截取出屬于LED接收卡單體21的數(shù)據(jù)并轉(zhuǎn)發(fā)不同類型的數(shù)據(jù)的數(shù)據(jù)包解析模塊31、將接收到的數(shù)據(jù)通過第一網(wǎng)ロ模塊201或第二網(wǎng)ロ模塊202轉(zhuǎn)發(fā)至另ー個LED接收單體的數(shù)據(jù)轉(zhuǎn)發(fā)模塊32、監(jiān)控傳感器控制模塊33、對系統(tǒng)各個模塊的參數(shù)進(jìn)行控制的系統(tǒng)參數(shù)控制模塊34、視頻解碼模塊35、音頻解碼模塊36、同步動態(tài)隨機(jī)存儲器讀寫模塊37、LED掃描驅(qū)動模塊38，所述的數(shù)據(jù)包解析模塊31和數(shù)據(jù)轉(zhuǎn)發(fā)模塊32同時與第一網(wǎng)ロ模塊201和第二網(wǎng)ロ模塊202相連接，所述的數(shù)據(jù)包解析模塊31與數(shù)據(jù)轉(zhuǎn)發(fā)模塊32、系統(tǒng)參數(shù)控制模塊34、視頻解碼模塊35、音頻解碼模塊36相連接，監(jiān)控傳感器控制模塊33與監(jiān)控傳感器204連接，監(jiān)控傳感器控制模塊33與數(shù)據(jù)轉(zhuǎn)發(fā)模塊32連接，所述系統(tǒng)參數(shù)控制模塊34與非易失性存儲器206、視頻解碼模塊35、LED掃描驅(qū)動模塊38、監(jiān)控傳感器控制模塊33相連接，所述視頻解碼模塊35還與同步動態(tài)隨機(jī)存儲器讀寫模塊37相連接，所述的同步動態(tài)隨機(jī)存儲器讀寫模塊37還與同步動態(tài)隨機(jī)存儲器207、LED掃描驅(qū)動模塊38相連接，所述的音頻解碼模塊36與音頻輸出接ロ 205相連接，所述的LED驅(qū)動模塊38與LED掃描驅(qū)動接ロ 208相連接。
具體的，第一網(wǎng)ロ模塊201或第二網(wǎng)ロ模塊202接收來自控制主機(jī)I通過局域網(wǎng)或者互聯(lián)網(wǎng)傳送過來的數(shù)據(jù)包，并將其發(fā)送至FPGA模塊203的內(nèi)部，F(xiàn)PGA模塊203內(nèi)部的數(shù)據(jù)包解析模塊31根據(jù)系統(tǒng)參數(shù)對數(shù)據(jù)包進(jìn)行解析，截取出屬于本LED接收卡21的數(shù)據(jù)，并將不同類型的數(shù)據(jù)轉(zhuǎn)發(fā)至數(shù)據(jù)轉(zhuǎn)發(fā)模塊32、系統(tǒng)參數(shù)控制模塊34、視頻解碼模塊35、音頻解碼模塊36。數(shù)據(jù)轉(zhuǎn)發(fā)模塊32再將數(shù)據(jù)包通過第一網(wǎng)ロ模塊201或第二網(wǎng)ロ模塊202轉(zhuǎn)發(fā)至LED接收卡陣列2中與LED接收卡單體21串行連接的下ー張LED接收卡；所述的數(shù)據(jù)包解析模塊31和數(shù)據(jù)轉(zhuǎn)發(fā)模塊32可根據(jù)第一網(wǎng)ロ模塊201、第二網(wǎng)ロ模塊202的數(shù)據(jù)輸入情況智能判別數(shù)據(jù)的輸入接ロ及數(shù)據(jù)轉(zhuǎn)發(fā)輸出接ロ，即判別第一網(wǎng)ロ模塊201、第二網(wǎng)ロ模塊202分別是哪個接ロ作為數(shù)據(jù)輸入接ロ和數(shù)據(jù)轉(zhuǎn)發(fā)接ロ，提高系統(tǒng)的靈活性。系統(tǒng)參數(shù)控制模塊34將系統(tǒng)參數(shù)存儲至非易失性存儲器206，同時為FPGA模塊203內(nèi)部的其他邏輯模塊，如視頻解碼模塊35、LED掃描驅(qū)動模塊38和監(jiān)控傳感器控制模塊33以及外部的非易失性存儲器206提供系統(tǒng)參數(shù)；
視頻解碼模塊35根據(jù)系統(tǒng)參數(shù)將數(shù)據(jù)包解析模塊31傳輸過來的視頻數(shù)據(jù)經(jīng)過一系列的解碼操作(包括視頻數(shù)據(jù)札264解碼、虛擬抽點、Y校正、逐點校正等操作)后將視頻數(shù)據(jù)發(fā)送至同步動態(tài)隨機(jī)存儲器讀寫模塊37 ；
同步動態(tài)隨機(jī)存儲器讀寫模塊37將視頻數(shù)據(jù)寫入同步動態(tài)隨機(jī)存儲器207中進(jìn)行緩存，同時LED掃描驅(qū)動模塊38根據(jù)系統(tǒng)參數(shù)通過同步動態(tài)隨機(jī)存儲器讀寫模塊37讀取同步動態(tài)隨機(jī)存儲器207中的視頻數(shù)據(jù)并按規(guī)則掃描輸出至LED掃描驅(qū)動接ロ 208 ；
LED掃描驅(qū)動接ロ 208與LED顯示屏3進(jìn)行連接并驅(qū)動其進(jìn)行顯示；
音頻解碼模塊36接收數(shù)據(jù)包解析模塊31傳送過來的音頻數(shù)據(jù)并經(jīng)過解碼處理后輸出至音頻輸出接ロ 205。
權(quán)利要求
1.一種無發(fā)送卡的低成本的LED同步顯示控制系統(tǒng)，其特征在于其包括控制主機(jī)、LED接收卡陣列和LED顯示屏，所述的控制主機(jī)與LED接收卡陣列通過網(wǎng)絡(luò)連接，所述的LED接收卡陣列與LED顯示屏相連接，其中所述的LED接收卡陣列包括ー個以上的串行連接的LED接收卡單體。
2.根據(jù)權(quán)利要求1所述的ー種無發(fā)送卡的低成本的LED同步顯示控制系統(tǒng)，其特征在于所述的LED接收卡陣列包括兩個以上的串行連接的LED接收卡單體。
3.根據(jù)權(quán)利要求1或2所述的ー種無發(fā)送卡的低成本的LED同步顯示控制系統(tǒng)，其特征在于所述的LED接收卡單體中設(shè)有包括ー個以上傳輸數(shù)據(jù)的網(wǎng)ロ模塊、FPGA模塊，監(jiān)控傳感器、音頻輸出接ロ、存儲系統(tǒng)參數(shù)的非易失性存儲器、存儲視頻數(shù)據(jù)的同步動態(tài)隨機(jī)存儲器和LED掃描驅(qū)動接ロ，所述的網(wǎng)ロ模塊、監(jiān)控傳感器、非易失性存儲器、音頻輸出接ロ、同步動態(tài)隨機(jī)存儲器和LED掃描驅(qū)動接ロ與FPGA模塊連接。
4.根據(jù)權(quán)利要求3所述的ー種無發(fā)送卡的低成本的LED同步顯示控制系統(tǒng)，其特征在于所述的LED接收卡單體之間通過設(shè)置在其上面的網(wǎng)ロ模塊相連接。
5.根據(jù)權(quán)利要求3所述的ー種無發(fā)送卡的低成本的LED同步顯示控制系統(tǒng)，其特征在干所述的FPGA模塊中設(shè)有包括截取出屬于LED接收卡單體的數(shù)據(jù)并轉(zhuǎn)發(fā)不同類型的數(shù)據(jù)的數(shù)據(jù)包解析模塊、將接收到的數(shù)據(jù)通過網(wǎng)ロ模塊轉(zhuǎn)發(fā)至另ー個LED接收單體的數(shù)據(jù)轉(zhuǎn)發(fā)模塊、監(jiān)控傳感器控制模塊、對系統(tǒng)各個模塊的參數(shù)進(jìn)行控制的系統(tǒng)參數(shù)控制模塊、視頻解碼模塊、音頻解碼模塊、同步動態(tài)隨機(jī)存儲器讀寫模塊、LED掃描驅(qū)動模塊，所述的數(shù)據(jù)包解析模塊和數(shù)據(jù)轉(zhuǎn)發(fā)模塊同時與網(wǎng)ロ模塊相連接，所述的數(shù)據(jù)包解析模塊與數(shù)據(jù)轉(zhuǎn)發(fā)模塊、系統(tǒng)參數(shù)控制模塊、視頻解碼模塊、音頻解碼模塊相連接，監(jiān)控傳感器控制模塊同時與監(jiān)控傳感器、數(shù)據(jù)轉(zhuǎn)發(fā)模塊相連接，所述系統(tǒng)參數(shù)控制模塊與非易失性存儲器、視頻解碼模塊、LED掃描驅(qū)動模塊、監(jiān)控傳感器控制模塊相連接，所述視頻解碼模塊還與同步動態(tài)隨機(jī)存儲器讀寫模塊相連接，所述的同步動態(tài)隨機(jī)存儲器讀寫模塊還與同步動態(tài)隨機(jī)存儲器、LED掃描驅(qū)動模塊相連接，所述的音頻解碼模塊與音頻輸出接ロ相連接，所述的LED驅(qū)動模塊與LED掃描驅(qū)動接ロ相連接。
全文摘要
本發(fā)明公開了一種無發(fā)送卡的低成本的LED同步顯示控制系統(tǒng)，其包括控制主機(jī)、LED接收卡陣列和LED顯示屏，所述的控制主機(jī)與LED接收卡陣列通過網(wǎng)絡(luò)連接，所述的LED接收卡陣列與LED顯示屏相連接，其中所述的LED接收卡陣列包括一個以上的串行連接的LED接收卡單體。所述的LED接收卡單體中設(shè)有包括一個以上傳輸數(shù)據(jù)的網(wǎng)口模塊、FPGA模塊，監(jiān)控傳感器、音頻輸出接口、存儲系統(tǒng)參數(shù)的非易失性存儲器、存儲視頻數(shù)據(jù)的同步動態(tài)隨機(jī)存儲器和LED掃描驅(qū)動接口，所述的網(wǎng)口模塊、監(jiān)控傳感器、非易失性存儲器、音頻輸出接口、同步動態(tài)隨機(jī)存儲器和LED掃描驅(qū)動接口與FPGA模塊連接。本發(fā)明節(jié)省了常規(guī)LED同步顯示控制系統(tǒng)需要的發(fā)送卡、免除了一系列電腦顯卡與發(fā)送卡安裝步驟。
文檔編號G06F3/14GK103065587SQ20121058341
公開日2013年4月24日 申請日期2012年12月28日 優(yōu)先權(quán)日2012年12月28日
發(fā)明者姚進(jìn)根, 陳阿軍, 楊佰成, 陳方濤, 林竹欽, 許文杰, 蔡志中, 張志鵬 申請人:富順光電科技股份有限公司