專利名稱:處理器系統(tǒng)及嵌入式計算機系統(tǒng)的制作方法
技術領域:
處理器系統(tǒng)及嵌入式計算機系統(tǒng)
技術領域:
本實用新型涉及電子設備領域,尤其涉及一種處理器系統(tǒng)及使用該處理器系統(tǒng)的嵌入式計算機系統(tǒng)。
背景技術:
目前,如圖1所示,嵌入式計算機系統(tǒng)一般包括I/O線,I/O線上連有FLASH存儲器和至少一個處理器,FLASH存儲器用于燒寫嵌入式系統(tǒng)程序和應用程序,處理器用于運行嵌入式系統(tǒng)程序和應用程序,根據該系統(tǒng)的不同應用,I/O線還包括用于連接其他設備。隨著嵌入式技術的快速發(fā)展和大規(guī)模的應用,不僅是在傳統(tǒng)的計算機系統(tǒng)中,嵌入式計算機系統(tǒng)的信息安全問題也愈發(fā)重要;在某些安全敏感領域,信息安全已經成為嵌入式計算機系統(tǒng)的最重要技術指標。雖然目前用于嵌入式計算機系統(tǒng)的嵌入式系統(tǒng)程序(例如:嵌入式可配置安全操作系統(tǒng)eCOS)具備了初級的保證信息安全的能力,可以利用設置FALSH內的密鑰及加解密算法對嵌入式計算機系統(tǒng)對外的數據進行保密傳輸,但是這種基于純軟件的安全保護手段存在很多漏洞。為了提高嵌入式計算機系統(tǒng)的信息安全性能,本申請人做本申請的設計。
實用新型內容本實用新型要解決的第一個技術問題是提供一種具有獨立加解密功能的處理器系統(tǒng),其用在嵌入式計算機系統(tǒng)中,能很好地提高嵌入式計算機系統(tǒng)的信息安全性能。上述技術問題通過以下技術方案實現:—種處理器系統(tǒng),其特征在于,包括一控制器及與該控制器連接的一 TPM芯片、多個處理器、多個與處理器一一對應的緩存器;TPM芯片存有密鑰、加密算法和解密算法;緩存器用于緩存關聯(lián)于與其對應的處理器的數據,其中包括需要加密、解密的數據;控制器控制和協(xié)調TPM芯片、處理器、緩存器的工作。所述處理器的數量和所述緩存器的數量均為四個。所述處理器為SPARC處理器。由上述技術方案可見,本處理器系統(tǒng)設置TPM芯片以獨立進行加解密,設置與處理器的數量對應的緩存器以便于TPM芯片的快速讀取及各處理器的快速并行運行,多個處理器共用一 TPM芯片可以大大降低功耗和產品體積以利于產品的推廣使用。本處理器系統(tǒng)運用于嵌入式計算機系統(tǒng)時,能提高嵌入式計算機系統(tǒng)的信息安全性能。本實用新型要解決的第二個技術問題是提供一種具有較高的信息安全性能的嵌入式計算機系統(tǒng)。上述技術問題通過以下技術方案實現:一種嵌入式計算機系統(tǒng),其特征在于,包括I/O線、FLASH存儲器和處理器系統(tǒng),處理器系統(tǒng)包括一控制器及與該控制器連接的一 TPM芯片、多個處理器、多個與處理器一一對應的緩存器;TPM芯片存有密鑰、加密算法和解密算法;緩存器用于緩存關聯(lián)于與其對應的處理器的數據,其中包括需要加密、解密的數據;控制器控制和協(xié)調TPM芯片、處理器、緩存器的工作;所述I/O線連接所述FLASH存儲器和所述多個緩存器。所述處理器數量和所述緩存器的數量均為四個。所述處理器為SPARC處理器。由上述技術方案可見,本嵌入式計算機系統(tǒng)設置TMP芯片并將將數據的加密、解密工作由TPM芯片來完成,結合了軟件和硬件來實現提高系統(tǒng)的信息安全性能。
圖1為背景技術中嵌入式計算機系統(tǒng)的結構示意圖;圖2為本實用新型的處理器系統(tǒng)的結構示意圖;圖3為本實用新型的嵌入式計算機系統(tǒng)的結構示意圖。
具體實施方式如圖2所示,本實用新型提供的一種處理器系統(tǒng),包括一控制器及與該控制器連接的處理器101、處理器102、處理器103、處理器104、緩存器201、緩存器202、緩存器203、緩存器204和TPM芯片;控制器控制和協(xié)調處理器101、處理器102、處理器103、處理器104、緩存器201、緩存器202、緩存器203、緩存器204和TPM芯片的工作;緩存器201、緩存器202、緩存器203、緩存器204對應地緩存分別關聯(lián)于處理器101、處理器102、處理器103、處理器104的數據,其中包括需要加密、 解密的數據;TPM芯片中存有密鑰和加解密算法,用于完成本處理器系統(tǒng)中對數據需要進行解密和加密的任務。上述緩存器201、緩存器202、緩存器203、緩存器204的設計,有兩原因及兩作用:一是由于數據的加密和解密的工作由TPM芯片來完成,緩存數據以便于TPM芯片迅速讀取數據;二是由于存在多個可以并行運行的處理器,對應緩存與各處理器分別相關的數據以便于各處理器快速地進行并行處理。上述處理器系統(tǒng)在生產中通常是集成成一個獨立的芯片,因此在上述處理器系統(tǒng)中,四個處理器共用一個TPM芯片而不對應每個處理器對應設置一個TPM芯片,是為了降低產品體積和產品功耗。上述處理器系統(tǒng)是綜合了安全、速度、體積、生產工藝、成本、功耗各方面而做的最佳設計。上述處理器系統(tǒng)可以用于但不限于嵌入式計算機系統(tǒng);如圖3所示,設有上述處理器系統(tǒng)的嵌入式計算機系統(tǒng)包括I/o線、FLASH存儲器和上述處理器系統(tǒng),I/O線連接FLASH存儲器和上述處理器系統(tǒng)的第一緩存器、第二緩存器、第三緩存器、第四緩存器;FLASH存儲器用于燒寫嵌入式系統(tǒng)程序和應用程序,I/O線可以根據不同任務需要連接相應的I/O設備。本嵌入式計算機系統(tǒng)使用了上述處理器系統(tǒng),將數據的加密、解密工作由TPM芯片來完成,結合了軟件和硬件來實現提高系統(tǒng)的信息安全性能。在此簡單地描述上述嵌入式計算機系統(tǒng)的一些應用,例如,嵌入式計算機系統(tǒng)通過I/o線連接有一個U盤,需要讀取U盤已經加密的某數據進行計算后并需要將結果加密再寫回U盤,假如此任務由處理器101來完成,那么U盤某數據會被讀取到緩存器201中,控制器通知TPM芯片,TPM芯片將所述某數據從緩存器201中讀取并進行解密,解密后的某數據寫入緩存器201,控制器通知處理器101,處理器101將解密后的所述某數據從緩存器201中讀取并進行計算,將結果寫到緩存器201中,然后控制器通知TPM芯片,TPM芯片對結果進行加密后給寫到緩存器201,然后處理器101將結果寫入U盤中。本實用新型不局限于上述實施例,例如,上述處理器系統(tǒng)的處理器不限于四個的多個;因此,基于上述實施例的、未做出創(chuàng)造性勞動的簡單替換,應當屬于本實用新型揭露的范圍。
權利要求1.一種處理器系統(tǒng),其特征在于,包括一控制器及與該控制器連接的一 TPM芯片、多個處理器、多個與處理器一一對應的緩存器;TPM芯片存有密鑰、加密算法和解密算法;緩存器用于緩存關聯(lián)于與其對應的處理器的數據,其中包括需要加密、解密的數據;控制器控制和協(xié)調TPM芯片、處理器、緩存器的工作。
2.根據權利要求1所述的處理器系統(tǒng),其特征在于,所述處理器的數量和所述緩存器的數量均為四個。
3.根據權利要求1或2所述的處理器系統(tǒng),其特征在于,所述處理器為SPARC處理器。
4.一種嵌入式計算機系統(tǒng),其特征在于,包括I/O線、FLASH存儲器和處理器系統(tǒng),處理器系統(tǒng)包括一控制器及與該控制器連接的一 TPM芯片、多個處理器、多個與處理器一一對應的緩存器;TPM芯片存有密鑰、加密算法和解密算法;緩存器用于緩存關聯(lián)于與其對應的處理器的數據,其中包括需要加密、解密的數據;控制器控制和協(xié)調TPM芯片、處理器、緩存器的工作;1/0線連接FLASH存儲器和所述多個緩存器。
5.根據權利要求4所述的嵌入式計算機系統(tǒng),其特征在于,所述處理器數量和所述緩存器的數量均為四個。
6.根據權利要求4或5所述的嵌入式計算機系統(tǒng),其特征在于,所述處理器為SPARC處理器。
專利摘要本實用新型涉及處理器系統(tǒng)及嵌入式計算機系統(tǒng),其中,一種處理器系統(tǒng),包括一控制器及與該控制器連接的一TPM芯片、多個處理器、多個與處理器一一對應的緩存器;TPM芯片存有密鑰、加密算法和解密算法;緩存器用于緩存關聯(lián)于與其對應的處理器的數據,其中包括需要加密、解密的數據;控制器控制和協(xié)調TPM芯片、處理器、緩存器的工作。本處理器系統(tǒng)能獨立進行加解密,運用于嵌入式計算機系統(tǒng)時,能提高嵌入式計算機系統(tǒng)的信息安全性能。
文檔編號G06F21/72GK202939610SQ20122026088
公開日2013年5月15日 申請日期2012年6月4日 優(yōu)先權日2012年6月4日
發(fā)明者顏軍, 季振洲, 吳昊, 黃小虎, 唐芳福, 董文岳 申請人:珠海歐比特控制工程股份有限公司, 哈爾濱工業(yè)大學