專利名稱：一種多標簽測試讀卡器及測試平臺的制作方法
技術領域：
本實用新型涉及測試技術領域，尤其涉及一種多標簽測試讀卡器及測試平臺。
背景技術：
隨著社會的發(fā)展和科技的進步，射頻識別(Radio Frequency Identification,RFID)技術在全球范圍內吸引了眾多的廠商參與其相關技術及芯片的研發(fā)。RFID技術是一種利用射頻信號通過空間耦合，如交變磁場或電磁場耦合實現(xiàn)無接觸信息傳遞，并通過所傳遞的信息達到識別目的的技術。目前在眾多的RFID應用方案中都以功能簡單的單片機作為微處理器，使得RFID的應用在功能、速度、外圍擴展上都受到了極大的限制。因此，急需一種多標簽測試讀卡器能在預設時間內依次對多個RFID有源標簽進行測試，以提高RFID的應用在功能、速度上的大幅提升和更多的外圍擴展上。

實用新型內容為解決上述技術問題，本申請實施例提供一種多標簽測試讀卡器及測試平臺，以達到在預設時間內對多個有源標簽測試速度更快，增加RFID技術在外圍上應用的目的，技術方案如下本申請公開了一種多標簽測試讀卡器，包括電源轉換模塊；存儲模塊；用于在預設時間內采集多個有源標簽數(shù)據，且工作在915MHz的射頻通信模塊；與所述電源轉換模塊、所述存儲模塊和所述射頻通信模塊連接，用于控制所述射頻通信模塊進行射頻通信，并處理從所述射頻通信模塊采集的數(shù)據且工作在915MHz的ARM嵌入式處理器；與所述ARM嵌入式處理器連接，用于將所述ARM嵌入式處理器處理后的數(shù)據發(fā)送給個人計算機PC平臺，并將所述PC平臺的控制指令發(fā)送給所述ARM嵌入式處理器的網口通信模塊；與所述ARM嵌入式處理器連接，用于將所述多標簽測試讀卡器的串口信息輸出給PC平臺的串口通信模塊。進一步的，所述ARM嵌入式處理器包括S3C6410微處理器。進一步的，所述射頻通信模塊包括CCllOl芯片，所述CCllOl芯片通過串行外設接口 SPI與所述ARM嵌入式處理器連接。進一步的，所述CCllOl芯片是用于極低功耗的射頻應用并且支持數(shù)據包處理、數(shù)據緩沖、突發(fā)傳輸、接收信號強度指示RSS1、空閑信道評估CCA的硬件芯片。進一步的，所述存儲模塊包括用于存儲上電后的引導加載程序的EN29LV160AB芯片；[0017]用于存儲內核和文件系統(tǒng)的K9F1216U0A芯片；用于臨時存儲程序指令和數(shù)據的MT48LC16M16A2P芯片。進一步的，還包括用于對所述EN29LV160AB芯片進行燒寫引導程序的JTAG接口 ；所述JTAG接口包括所述S3C6410微處理器的TCK、TD1、TMS、TDO和TRST管腳。進一步的，所述網口通信模塊包括DM9000芯片。進一步的，所述串口通信模塊包括MAX232芯片。進一步的，還包括與所述電源轉換模塊相連的過流保護電路。一種多標簽測試平臺，包括PC平臺，其特征在于，還包括與所述PC平臺連接的如所述任意一項所述的多標簽測試讀卡器。與現(xiàn)有技術相比，本申請的有益效果是在本申請中，射頻通信模塊在預設時間內實現(xiàn)與多個有源標簽的無線通信，可以在預設時間內更加準確、快速的接收多個工作在915MHz頻段的有源標簽的數(shù)據，并傳給ARM嵌入式處理器。ARM嵌入式處理器從射頻通信模塊中采集數(shù)據進而對采集的數(shù)據進行即時處理，保證在預設時間內處理多個有源標簽的數(shù)據，采集速度更加快速，整體提高每次數(shù)據的測試速度，能夠大大減少標簽測試所花的時間。進一步，PC平臺與ARM嵌入式處理器之間通過網口通信模塊通信，從而實現(xiàn)PC平臺對讀卡器的遠程控制，即增加RFID在外圍上的應用。

為了更清楚地說明本申請實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請中記載的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。圖1為本申請的一種多標簽測試讀卡器結構示意圖；圖2為本申請的一種多標簽測試平臺結構示意圖；圖3為本申請的一種多標簽測試平臺一個具體實施例的結構示意圖；圖4為本申請的一種多標簽測試平臺使用示意圖。
具體實施方式
下面將結合本申請實施例中的附圖,對本申請實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本申請一部分實施例，而不是全部的實施例?；诒旧暾堉械膶嵤├?，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本申請保護的范圍。一個實施例本申請?zhí)峁┑亩鄻撕灉y試讀卡器中，ARM (Advanced RISC Machines)嵌入式處理器作為核心處理器，控制射頻通信模塊進行射頻通信，并處理從所述射頻通信模塊采集的數(shù)據。其中，射頻通信模塊在預設時間內依次采集多個有源標簽數(shù)據，并將接收的數(shù)據傳輸給ARM嵌入式處理器，ARM嵌入式處理器在采集到射頻通信模塊接收的數(shù)據之后在預設時間內即時對數(shù)據進行處理，而且ARM嵌入式處理器相比同類的RFID系統(tǒng)提供了更強大的處理能力、處理速度以及更多的外圍擴展口，從而使多標簽測試讀卡器能在預設時間內更快、更穩(wěn)定的測試多個有源標簽，即能夠對采集的數(shù)據進行處理從而即時分析得出有源標簽在各方面的性能情況。同時，PC (personal computer,個人計算機)平臺與ARM嵌入式處理器之間通過網口通信模塊通信，從而實現(xiàn)PC平臺對讀卡器的遠程控制。參見圖1，本申請的一種多標簽測試讀卡器結構示意圖，所述讀卡器包括:ARM嵌入式處理器101、存儲模塊102、網口通信模塊103、串口通信模塊104、電源轉換模塊105和射頻通信模塊106。ARM嵌入式處理器101工作在15MHz頻段，用于控制所述射頻通信模塊106進行射頻通信，并處理從所述射頻通信模塊106采集的數(shù)據。其中，ARM嵌入式處理器101采集的數(shù)據為射頻通信模塊106在預設時間內依次接收到的多個有源標簽的數(shù)據且ARM嵌入式處理器101對采集的數(shù)據進行即時處理。ARM嵌入式處理器101在預設時間內將數(shù)據進行即時處理后，將處理后的數(shù)據傳輸給后端PC平臺顯示，PC平臺顯示的數(shù)據包括標簽的信道編號、標簽存儲的ID編號、標簽傳輸數(shù)據的丟包率、標簽信號強度、標簽測試距離。在本實施例中，ARM嵌入式處理器101包括S3C6410微處理器，該處理器內具有高性價比和高性能的微控制器解決方案，使得采集速度更加快速，提高每次數(shù)據的測試速度，處理能力更加強大，同時S3C6410微處理器提供更多的外圍擴展口供用戶使用。存儲模塊102與所述ARM嵌入式處理器101連接。在本實施例中存儲模塊102包括一塊16M的EN29LV160AB芯片、一塊256M的K9F1216U0A和兩塊256M的MT48LC16M16A2P芯片。其中，EN29LV160AB芯片用于存儲上電后的引導加載程序，K9F1216U0A芯片用于存儲內核和文件系統(tǒng)，MT48LC16M16A2P芯片用于臨時存儲程序指令和數(shù)據。網口通信模塊103與所述ARM嵌入式處理器101連接，用于將所述PC平臺的測試指令發(fā)送給所述ARM嵌入式處理器101，并將所述ARM嵌入式處理器101處理后的數(shù)據發(fā)送給PC平臺。其中，ARM嵌入式處理器101處理后的數(shù)據包括標簽的信道編號、標簽存儲的ID編號、標簽傳輸數(shù)據的丟包率、標簽信號強度、標簽測試距離。PC平臺的測試指令包括接收信號強度RSSI設置、最大測試距離設置、丟包率設置，信道編號設置和ID編號設置等。在本實施例中，網口通信模塊103包括DM9000芯片，該芯片是一款完全集成的單芯片快速以太網MAC控制器，它有一個處理接口，一個10/100M自適應的物理層，DM9000物理協(xié)議層接口完全支持使用IOMBps下3類、4類、5類非屏蔽雙絞線和IOOMBps下5類非屏蔽雙絞線，以完全符合IEEE802. 3u規(guī)格。串口通信模塊104與所述ARM嵌入式處理器101連接，用于將所述有源標簽測試讀卡器的串口信息輸出給PC平臺。串口通信模塊104將串口信息輸出給PC平臺，然后PC平臺顯示出串口信息。其中串口信息包括讀卡器在工作過程中的運行情況。在本實施例中，串口通信模塊104包括MAX232芯片，該芯片與所述S3C6410微處理器連接。電源轉換模塊105與所述ARM嵌入式處理器101連接。在本實施例中，電源轉換模塊105主要實現(xiàn)將5V轉換為3. 3V和3. 3V轉換為1. 25V。本申請采用5V直流電輸入，電源轉換模塊將5V直流電轉換為讀卡器各模塊所需的3. 3V直流電，再將3. 3V直流電轉換為1.25V直流電供S3C6410芯片使用。[0045]射頻通信模塊106包括CCllOl芯片，該芯片通過SPI (Serial PeripheralInterface，串行外設接口)107與ARM嵌入式處理器101連接。在本實施例中，射頻通信模塊106在預設時間內依次采集多個有源標簽傳輸給讀卡器的數(shù)據，實現(xiàn)了有源標簽和讀卡器之間的無線通信，并將采集的數(shù)據傳送給ARM嵌入式處理器101處理。所述CCllOl芯片工作在915MHz頻段，其可以為一個極低功耗的射頻應用并且支持數(shù)據包處理、數(shù)據緩沖、突發(fā)傳輸、接收信號強度指示RSS1、空閑信道評估CCA的硬件芯片。其中，預設時間設定可以為一分鐘，將10個有源標簽作為一組，射頻通信模塊106在一分鐘之內依次采集10個有源標簽傳輸給讀卡器的數(shù)據，使采集速度更加快速，整體提高每次數(shù)據的測試速度，能夠大大減少標簽測試所花的時間。此外，本實施例提供的多標簽測試讀卡器在圖1基礎上還可以包括JTAG (JointTest Action Group)接口，用于對EN29LV160AB芯片燒寫引導程序，即用戶可以將程序輸入到JTAG接口，將程序集成到EN29LV160AB芯片中。其中JTAG接口包括所述S3C6410微處理器引出的TCK、TD1、TMS、TD0和TRST管腳。當然，讀卡器在圖1基礎上還可以包括與電源轉換模塊105相連的過流保護電路，用于對多標簽測試讀卡器中電源的過流和過載保護。在本實施例中，過流保護電路可以為保險絲。參見圖2，本申請的一種多標簽測試平臺包括PC平臺201和多標簽測試讀卡器202。PC平臺201包括數(shù)據庫2011、人機界面2012和服務臺2013。在本實施例中，PC平臺201與多標簽測試讀卡器202連接，通過有線通信，該平臺用戶在人機界面2012上通過網口通信模塊2023對讀卡器202下達測試指令，控制多標簽測試讀卡器202，多標簽測試讀卡器202在接到測試指令后控制射頻通信模塊2026進行工作，使多標簽測試讀卡器202與有源標簽之間進行無線通信。該PC平臺201還可以顯示多標簽測試讀卡器202處理后的數(shù)據。同時PC平臺201可對需要測試的數(shù)據指標進行設置，設置完成后下達指令給多標簽測試讀卡器202，然后多標簽測試讀卡器202根據相應指令在預設時間內依次對多個有源標簽進行測試，并將測試后的數(shù)據傳送給PC平臺201顯示，所述需要測試的數(shù)據指標包括接收信號強度RSSI設置、最大測試距離設置、丟包率設置，信道編號設置、ID編號設置等。多標簽測試讀卡器202與圖1中所述的讀卡器相同，對此本實施例不在加以闡述。參見圖3，本申請一種多標簽測試平臺一個具體實施例的結構示意圖，本申請中的多標簽測試讀卡器和有源標簽都包括CCllOl芯片和相同的通信協(xié)議，本申請工作頻段為915MHz 頻段。本實施例中，S3C6410微處理器3021作為核心處理器，用于控制CCl 101芯片3026進行射頻通信，并即時處理從所述CCllOl芯片3026采集的數(shù)據，其中，S3C6410微處理器3021采集的數(shù)據為CCllOl芯片3026接收到的有源標簽303的數(shù)據，所述CCllOl芯片3026可以在預設時間內對多個有源標簽采集數(shù)據。S3C6410微處理器3021在預設時間內將數(shù)據進行即時處理后，將處理后的數(shù)據傳輸給后端PC平臺301顯示，PC平臺301顯示的數(shù)據包括標簽的信道編號、標簽存儲的ID編號、標簽傳輸數(shù)據的丟包率、標簽信號強度、標簽測試距離。與S3C6410微處理器3021連接的存儲模塊3022包括256M的K9F1216U0A芯片和16M的EN29LV160AB芯片和兩塊256M的MT48LC16M16A2P芯片，其中K9F1216U0A芯片用于存儲內核和文件系統(tǒng)，EN29LV160AB芯片用于存儲上電后的引導加載程序，MT48LC16M16A2P芯片作為系統(tǒng)的內存，用于系統(tǒng)臨時存儲程序指令和數(shù)據。與S3C6410微處理器3021連接的網口通信模塊3023將所述PC平臺301的測試指令發(fā)送給所述S3C6410微處理器3021，并將所述處理后的數(shù)據發(fā)送給PC平臺301，所述的網口通信模塊3023包括100M網口。其中，S3C6410微處理器3021處理后的數(shù)據包括標簽的信道編號、標簽存儲的ID編號、標簽傳輸數(shù)據的丟包率、標簽信號強度、標簽測試距離。PC平臺的測試指令包括接收信號強度RSSI設置、最大測試距離設置、丟包率設置，信道編號設置、ID編號設置等。與S3C6410微處理器3021連接的串口 3024將多標簽測試讀卡器302的串口信息輸出給PC平臺301。串口通信模塊104將串口信息輸出給PC平臺，然后PC平臺顯示出串口信息。其中串口信息包括多標簽測試讀卡器在工作過程中的運行情況。在本實施例中，CCllOl芯片3026通過SPI接口 3027與S3C6410微處理器3021相連接。該芯片接收有源標簽303傳輸給多標簽測試讀卡器302的數(shù)據，實現(xiàn)了有源標簽303和讀卡器302之間的無線通信，并將接收的數(shù)據傳送給S3C6410微處理器3021處理。該CCllOl芯片工作在915MHz頻段，用于極低功耗的射頻應用并且支持數(shù)據包處理、數(shù)據緩沖、突發(fā)傳輸、接收信號強度指示RSS1、空閑信道評估CCA的硬件，其中，該芯片可以在預設時間內依次采集多個有源標簽的數(shù)據，并將接收的多個有源標簽的數(shù)據傳輸給多標簽測試讀卡器。在本實施例中，PC平臺301與多標簽測試讀卡器302連接，通過有線通信，該平臺用戶在人機界面3012上通過網口 3023對多標簽測試讀卡器302下達測試指令，多標簽測試讀卡器302在接到測試指令后控制CCllOl芯片3026進行工作，使多標簽測試讀卡器302與有源標簽303之間進行無線通信，S3C6410微處理器3021對從CCllOl芯片3026接收的標簽測試數(shù)據進行處理后，將數(shù)據通過網口 3023根據TCP/IP協(xié)議傳輸?shù)絇C平臺301顯示，同時實現(xiàn)了將有源標簽接入以太網，實現(xiàn)無線傳感網和PC平臺端301Internet間的互連互通，達到用戶遠程監(jiān)視的目的。其中PC平臺301可對需要測試的數(shù)據指標進行設置，設置完成后下達指令給多標簽測試讀卡器302，然后多標簽測試讀卡器302根據相應指令對有源標簽進行測試，并將測試后的數(shù)據傳送給PC平臺301顯示，所述需要測試的數(shù)據指標包括接收信號強度RSSI設置、最大測試距離設置、丟包率設置，信道編號設置、ID編號設置
坐寸ο電源轉換模塊3025與所述S3C6410微處理器3021和5V電源3028相連接。其中電源轉換模塊3025中還包括過流保護電路，用于對讀卡器中電源的過流和過載保護。在本實施例中，電源轉換模塊3025將輸入電壓轉換為系統(tǒng)所需的3. 3V直流電和1.25V直流電，3. 3V和1. 25V提供給S3C6410微處理器3021，3. 3V為系統(tǒng)其它模塊供電。如圖4所示，本申請的一種多標簽測試平臺使用示意圖中，O至9號有源RFID標簽的測試以10個為一組進行測試，PC平臺用戶將測試參數(shù)設置好后，點擊多標簽測試讀卡器402在預設時間內會依次對標簽進行測試，測試完畢后讀卡器再將對應標簽測試的數(shù)據在計算機401界面中顯示，用戶通過計算機401界面顯示數(shù)據可及時獲取各個標簽測試的好壞。需要說明的是，在本文中，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。對所公開的實施例的上述說明，使本領域專業(yè)技術人員能夠實現(xiàn)或使用本實用新型。對這些實施例的多種修改對本領域的專業(yè)技術人員來說是顯而易見的，本文中所定義的一般原理可以在不脫離本實用新型的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本實用新型將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬范 圍。
權利要求1.一種多標簽測試讀卡器，其特征在于，包括 電源轉換模塊； 存儲模塊； 用于在預設時間內采集多個有源標簽數(shù)據，且工作在915MHz的射頻通信模塊； 與所述電源轉換模塊、所述存儲模塊和所述射頻通信模塊連接，用于控制所述射頻通信模塊進行射頻通信，并處理從所述射頻通信模塊采集的數(shù)據且工作在915MHz的ARM嵌入式處理器； 與所述ARM嵌入式處理器連接，用于將所述ARM嵌入式處理器處理后的數(shù)據發(fā)送給個人計算機PC平臺，并將所述PC平臺的控制指令發(fā)送給所述ARM嵌入式處理器的網口通信模塊； 與所述ARM嵌入式處理器連接，用于將所述多標簽測試讀卡器的串口信息輸出給PC平臺的串口通信模塊。
2.根據權利要求1所述的多標簽測試讀卡器，其特征在于，所述ARM嵌入式處理器包括S3C6410微處理器。
3.根據權利要求2所述的多標簽測試讀卡器，其特征在于，所述射頻通信模塊包括CCllOl芯片，所述CCllOl芯片通過串行外設接口 SPI與所述ARM嵌入式處理器連接。
4.根據權利要求3所述的多標簽測試讀卡器，其特征在于，所述CCllOl芯片是用于極低功耗的射頻應用并且支持數(shù)據包處理、數(shù)據緩沖、突發(fā)傳輸、接收信號強度指示RSS1、空閑信道評估CCA的硬件芯片。
5.根據權利要求4所述的多標簽測試讀卡器，其特征在于，所述存儲模塊包括 用于存儲上電后的引導加載程序的EN29LV160AB芯片； 用于存儲內核和文件系統(tǒng)的K9F1216U0A芯片； 用于臨時存儲程序指令和數(shù)據的MT48LC16M16A2P芯片。
6.根據權利要求5所述的多標簽測試讀卡器，其特征在于，還包括用于對所述EN29LV160AB芯片進行燒寫引導程序的JTAG接口 ；所述JTAG接口包括所述S3C6410微處理器的 TCK、TD1、TMS、TDO 和 TRST 管腳。
7.根據權利要求6所述的多標簽測試讀卡器，其特征在于，所述網口通信模塊包括DM9000 芯片。
8.根據權利要求7所述的多標簽測試讀卡器，其特征在于，所述串口通信模塊包括MAX232 芯片。
9.根據權利要求8所述的多標簽測試讀卡器，其特征在于，還包括與所述電源轉換模塊相連的過流保護電路。
10.一種多標簽測試平臺，包括PC平臺，其特征在于，還包括與所述PC平臺連接的如權利要求1-9任意一項所述的多標簽測試讀卡器。
專利摘要本申請涉及一種多標簽測試讀卡器及測試平臺。其中，一種多標簽測試讀卡器，包括電源轉換模塊、存儲模塊、用于在預設時間內采集多個有源標簽數(shù)據，且工作在915MHz的射頻通信模塊、控制射頻通信模塊進行射頻通信，并處理從射頻通信模塊采集的數(shù)據且工作在915MHz的ARM嵌入式處理器、網口通信模塊以及串口通信模塊。因此，ARM處理器作為核心處理器，在測試的速度和穩(wěn)定性上有了極大的提高，保證在預設時間內對多個有源標簽進行測試，進一步PC平臺與ARM嵌入式處理器之間通過網口通信模塊通信，從而實現(xiàn)PC平臺對讀卡器的遠程控制，即增加RFID在外圍上的應用。
文檔編號G06K7/00GK202904597SQ201220559628
公開日2013年4月24日 申請日期2012年10月29日 優(yōu)先權日2012年10月29日
發(fā)明者曹鳳瓊 申請人:重慶艾申特電子科技有限公司