專利名稱：多信號電平i2c電路的制作方法
技術領域：
多信號電平I2C電路技術領域[0001]本實用新型涉及一種電路設備領域，尤其涉及一種多信號電平I2C電路。
背景技術：
[0002]I2C總線在嵌入式系統(tǒng)中使用非常廣泛，I2C總線使用兩根線實現(xiàn)不同設備之間 的聯(lián)系和通信，目前的嵌入式系統(tǒng)多為3.3V的電平，若是通信聯(lián)系的設備IC也為3.3V的 同電平，則多個設備實現(xiàn)直接連接，即將多個設備直接掛在同一根總線上，實現(xiàn)一個總線對 多個設備的通信聯(lián)系。但是目前的嵌入式系統(tǒng)，不只3.3V的設備，也存在5V的設備，對于 不同電平的設備，則不可以直接將設備掛接在同一根總線上，一般情況，會采用多個I2C總 線實現(xiàn)連接。[0003]但是采用上述的技術方案存在諸多缺點:[0004]1、多占用一個或多個I2C總線，對于資源緊張的SOC系統(tǒng)而言是不利的；[0005]2、目前的SOC系統(tǒng)，CPU的IO引腳是復用的，增加額外的I2C總線會占用新的引 腳資源；[0006]3、占用軟件資源，軟件需要增加對多個I2C總線進行控制；[0007]4、增加PCB布線的難度。實用新型內(nèi)容[0008]目前的I2C總線一組即可以掛接127個從機設備，現(xiàn)有的嵌入式系統(tǒng)里面I2C設 備基本都是3.3V或者5V的，因此對于資源緊張的嵌入式系統(tǒng)而言，需要實現(xiàn)一個I2C總線 掛接不同電平的從機設備，從而節(jié)省系統(tǒng)資源。[0009]為了解決上述技術問題，本實用新型提供一種多信號電平I2C電路，包括數(shù)據(jù)輸 入端以及時鐘輸入端，還包括第一電阻、第二電阻、第二數(shù)據(jù)輸出端、第二時鐘輸出端、多個 相互并聯(lián)的第一電平切換電路以及多個相互并聯(lián)的第二電平切換電路；所述第一電平切換 電路包括第一數(shù)據(jù)輸入端以及第一數(shù)據(jù)輸出端，所述第二電平切換電路包括第一時鐘輸入 端以及第一時鐘輸出端；所述第一電平切換電路的第一數(shù)據(jù)輸入端連接所述數(shù)據(jù)輸入端， 所述第一電阻的一端連接所述數(shù)據(jù)輸入端，第一電阻的另一端連接第一電源；所述第二電 平切換電路的第一時鐘輸入端連接所述時鐘輸入端，所述第二電阻的一端連接所述時鐘輸 入端，第二電阻的另一端連接第一電源；所述第二數(shù)據(jù)輸出端連接所述數(shù)據(jù)輸入端，第二時 鐘輸出端連接所述時鐘輸入端。[0010]其中，所述第一電平切換電路包括第一場效應管、第三電阻以及第二電源，所述第 一場效應管包括柵極、源極以及漏極；所述第一場效應管的源極為所述的第一數(shù)據(jù)輸入端， 漏極連接所述第三電阻的一端，第三電阻的另一端連接第二電源；第一場效應管的漏極連 接第一數(shù)據(jù)輸出端，第一場效應管的柵極連接第一電源；所述第二電平切換電路包括第二 場效應管、第四電阻，所述第二場效應管包括柵極、源極以及漏極；所述第二場效應管的源 極為所述的第一時鐘輸入端，漏極連接所述第四電阻的一端，第四電阻的另一端連接所述第二電源；第二場效應管的漏極連接第一時鐘輸出端，柵極連接第二電源。其中，所述第一數(shù)據(jù)輸出端與第一場效應管的漏極連接處還串聯(lián)一第五電阻；所述第一時鐘輸出端與第二場效應管的漏極連接處還串聯(lián)一第六電阻。其中，所述第一場效應管、第二場效應管為高速開關管。其中，所述第一場效應管、第二場效應管為NMOS管。進一步的，所述第一電源為3.3V，第二電源為5V。其中，所述第二數(shù)據(jù)輸出端與數(shù)據(jù)輸入端連接處還串聯(lián)一第七電阻；所述第二時鐘輸出端與時鐘輸入端連接處還串聯(lián)一第八電阻。本實用新型的有益效果是:所述的電平切換電路能夠將3.3V的設備轉換為5V的從機設備，該技術方案中，所述的第一數(shù)據(jù)輸出端以及第一時鐘輸出端實現(xiàn)掛接第一 I2C從機設備，第二數(shù)據(jù)輸出端以及第二時鐘輸出端實現(xiàn)掛接第二 I2C從機設備，具體的，該第一 12C從機設備可以為5V電平的12C從機設備，第二 12C從機設備可以為3.3V電平的I2C從機設備。在該技術方案中，包括多個并聯(lián)的第一電平切換電路以及多個并聯(lián)的第二電平切換電路，因此可以根據(jù)實際的使用需求掛接多個不同電平的從機設備，通過這個電路可以實現(xiàn)一個I2C總線的靈活使用，節(jié)約系統(tǒng)硬件資源和軟件資源，提高效率。

圖1所示為本實用新型的多信號電平的I2C電路的結構示意圖。1-第一電平切換電路 2-第二電平切換電路
具體實施方式
為詳細說明本實用新型的技術內(nèi)容、構造特征、所實現(xiàn)目的及效果，以下結合實施方式并配合附圖詳予說明。請參閱圖1，一種多信號電平I2C電路，包括數(shù)據(jù)輸入端I2C-SDA以及時鐘輸入端I2C-SCL，還包括第一電阻R7、第二電阻R8、第二數(shù)據(jù)輸出端I2C-SDA2、第二時鐘輸出端I2C-SCL2、多個相互并聯(lián)的第一電平切換電路I以及多個相互并聯(lián)的第二電平切換電路2 ;所述第一電平切換電路I包括第一數(shù)據(jù)輸入端以及第一數(shù)據(jù)輸出端I2C-SDA1，所述第二電平切換電路2包括第一時鐘輸入端以及第一時鐘輸出端I2C-SCL1 ;所述第一電平切換電路I的第一數(shù)據(jù)輸入端連接所述數(shù)據(jù)輸入端，所述第一電阻R7的一端連接所述數(shù)據(jù)輸入端，第一電阻R7的另一端連接第一電源；所述第二電平切換電路2的第一時鐘輸入端連接所述時鐘輸入端I2C-SCL，所述第二電阻R8的一端連接所述時鐘輸入端I2C-SCL，第二電阻R8的另一端連接第一電源；所述第二數(shù)據(jù)輸出端I2C-SDA2連接所述數(shù)據(jù)輸入端，第二時鐘輸出端I2C-SCL2連接所述時鐘輸入端I2C-SCL。所述的第一電平切換電路I以及第二電平切換電路2是為了實現(xiàn)電平的切換，其可以根據(jù)實際使用的需求設計電路的架構，在一實施方式中，所述第一電平切換電路I包括第一場效應管Q1、第三電阻R4以及第二電源，所述第一場效應管Ql包括柵極、源極以及漏極；所述第一場效應管Ql的源極為所述的第一數(shù)據(jù)輸入端，漏極連接所述第三電阻R4的一端，第三電阻R4的另一端連接第二電源；第一場效應管Ql的漏極連接第一數(shù)據(jù)輸出端I2C-SDA1，第一場效應管Ql的柵極連接第一電源。[0022]所述第二電平切換電路2包括第二場效應管Q2、第四電阻R6，所述第二場效應管Q2包括柵極、源極以及漏極；所述第二場效應管Q2的源極為所述的第一時鐘輸入端，漏極連接所述第四電阻R6的一端，第四電阻R6的另一端連接所述第二電源；第二場效應管Q2的漏極連接第一時鐘輸出端I2C-SCL1,柵極連接第二電源。在該實施方式中,所述的第一場效應管Q1、第二場效應管Q2可以采用高速開光管，具體的為NMOS管。其次，所述的第一電源為3.3V，第二電源為5V。通過所述的第一電平切換電路I以及第二電平切換電路2實現(xiàn)數(shù)據(jù)信號以及時鐘信號的切換，從而實現(xiàn)掛接不同電平的從機設備。為了方便調(diào)試與檢測所述的第一電平切換電路I以及第二電平切換電路2，上述實施方式的改進有，所述第一數(shù)據(jù)輸出端I2C-SDA1與第一場效應管Ql的漏極連接處還串聯(lián)一第五電阻R3 ;所述第一時鐘輸出端I2C-SCL1與第二場效應管Q2的漏極連接處還串聯(lián)一第六電阻R5。上述實施方式的改進有，所述第二數(shù)據(jù)輸出端I2C-SDA2與數(shù)據(jù)輸入端連接處還串聯(lián)一第七電阻Rl ;所述第二時鐘輸出端I2C-SCL2與時鐘輸入端連接處還串聯(lián)一第八電阻R2。所述第七電阻以及第八電阻均為了方便調(diào)試電路而設。本實用新型的多信號電平I2C電路能夠將3.3V的電平轉換為5V電平，從而實現(xiàn)掛接不同電平的從機設備，該技術方案中，所述的第一數(shù)據(jù)輸出端I2C-SDA1以及第一時鐘輸出端I2C-SCL1實現(xiàn)掛接第一 I2C從機設備，第二數(shù)據(jù)輸出端I2C-SDA2以及第二時鐘輸出端I2C-SCL2實現(xiàn)掛接第二 I2C從機設備，具體的，該第一 I2C從機設備可以為5V電平的I2C從機設備，第二 I2C從機設備可以為3.3V電平的I2C從機設備。在該技術方案中，包括多個并聯(lián)的第一電平切換電路I以及多個并聯(lián)的第二電平切換電路2，因此可以根據(jù)實際的使用需求掛架多個不同電平的從機設備，通過這個電路可以實現(xiàn)一個I2C總線的靈活使用，節(jié)約系統(tǒng)硬件資源和軟件資源，提高效率。以上所述僅為本實用新型的實施例，并非因此限制本實用新型的專利范圍，凡是利用本實用新型說明書及附圖內(nèi)容所作的等效結構或等效流程變換，或直接或間接運用在其他相關的技術領域，均同理包括在本實用新型的專利保護范圍內(nèi)。
權利要求1.一種多信號電平I2C電路，其特征在于:包括數(shù)據(jù)輸入端以及時鐘輸入端，還包括第 一電阻、第二電阻、第二數(shù)據(jù)輸出端、第二時鐘輸出端、多個相互并聯(lián)的第一電平切換電路 以及多個相互并聯(lián)的第二電平切換電路；所述第一電平切換電路包括第一數(shù)據(jù)輸入端以及第一數(shù)據(jù)輸出端，所述第二電平切換 電路包括第一時鐘輸入端以及第一時鐘輸出端；所述第一電平切換電路的第一數(shù)據(jù)輸入端連接所述數(shù)據(jù)輸入端，所述第一電阻的一端 連接所述數(shù)據(jù)輸入端，第一電阻的另一端連接第一電源；所述第二電平切換電路的第一時鐘輸入端連接所述時鐘輸入端，所述第二電阻的一端 連接所述時鐘輸入端，第二電阻的另一端連接第一電源；所述第二數(shù)據(jù)輸出端連接所述數(shù)據(jù)輸入端，第二時鐘輸出端連接所述時鐘輸入端。
2.根據(jù)權利要求1所述的多信號電平I2C電路，其特征在于:所述第一電平切換電路包括第一場效應管、第三電阻以及第二電源，所述第一場效應 管包括柵極、源極以及漏極;所述第一場效應管的源極為所述的第一數(shù)據(jù)輸入端，漏極連接 所述第三電阻的一端，第三電阻的另一端連接第二電源；第一場效應管的漏極連接第一數(shù) 據(jù)輸出端，第一場效應管的柵極連接第一電源；所述第二電平切換電路包括第二場效應管、第四電阻，所述第二場效應管包括柵極、源 極以及漏極；所述第二場效應管的源極為所述的第一時鐘輸入端，漏極連接所述第四電阻 的一端，第四電阻的另一端連接所述第二電源；第二場效應管的漏極連接第一時鐘輸出端， 柵極連接第二電源。
3.根據(jù)權利要求2所述的多信號電平I2C電路，其特征在于:所述第一數(shù)據(jù)輸出端與 第一場效應管的漏極連接處還串聯(lián)一第五電阻；所述第一時鐘輸出端與第二場效應管的漏極連接處還串聯(lián)一第六電阻。
4.根據(jù)權利要求2所述的多信號電平I2C電路，其特征在于:所述第一場效應管、第二 場效應管為高速開關管。
5.根據(jù)權利要求4所述的多信號電平I2C電路，其特征在于:所述第一場效應管、第二 場效應管為NMOS管。
6.根據(jù)權利要求2所述的多信號電平I2C電路，其特征在于:所述第一電源為3.3V，第 二電源為5V。
7.根據(jù)權利要求1所述的多信號電平I2C電路，其特征在于:所述第二數(shù)據(jù)輸出端與 數(shù)據(jù)輸入端連接處還串聯(lián)一第七電阻；所述第二時鐘輸出端與時鐘輸入端連接處還串聯(lián)一第八電阻。
專利摘要本實用新型公開一種多信號電平I2C電路，包括數(shù)據(jù)輸入端以及時鐘輸入端，還包括第一電阻、第二電阻、第二數(shù)據(jù)輸出端、第二時鐘輸出端、多個相互并聯(lián)的第一電平切換電路以及多個相互并聯(lián)的第二電平切換電路；第一電平切換電路包括第一數(shù)據(jù)輸出端，第二電平切換電路包括第一時鐘輸出端。所述的第一數(shù)據(jù)輸出端以及第一時鐘輸出端實現(xiàn)掛接第一I2C從機設備，第二數(shù)據(jù)輸出端以及第二時鐘輸出端實現(xiàn)掛接第二I2C從機設備。通過調(diào)節(jié)所述的電平切換電路，掛接不同電平的I2C從機設備，通過這個電路可以實現(xiàn)一個I2C總線的靈活使用，節(jié)約系統(tǒng)資源硬件和軟件資源，提高效率。
文檔編號G06F13/40GK202976075SQ20122065277
公開日2013年6月5日 申請日期2012年11月30日 優(yōu)先權日2012年11月30日
發(fā)明者林志洪, 王國華, 王勇 申請人:福建星網(wǎng)視易信息系統(tǒng)有限公司