電源管理集成電路的多模式電源管理器的制造方法
【專利摘要】一種多邏輯單元電源管理電路（MTPMIC）包括包含一個(gè)MCU/ADC邏輯單元和一個(gè)電源管理邏輯單元在內(nèi)的多個(gè)邏輯單元。電源管理邏輯單元包括一組可配置開關(guān)電源脈寬調(diào)制器（CSPSPWM）組件。這些組合與其它集成電路的外部電路一起，可經(jīng)配置構(gòu)成所選的多個(gè)不同開關(guān)電源電路中的一個(gè)。在加電時(shí)，內(nèi)部穩(wěn)壓器為CSPSPWM供電。然后，CSPSPWM控制電源，開始切換到低頻啟動(dòng)模式。CSPSPWM根據(jù)集成電路外部電路，決定了在啟動(dòng)期間的電流檢測(cè)方法。然后供電電壓通過標(biāo)準(zhǔn)總線的導(dǎo)線提供給MCU/ADC邏輯單元中的處理器。處理器開始執(zhí)行指令，從而經(jīng)由標(biāo)準(zhǔn)總線進(jìn)行刻寫來配置MTPMIC中的多個(gè)邏輯單元。
【專利說明】電源管理集成電路的多模式電源管理器
【技術(shù)領(lǐng)域】
[0001 ] 本
【發(fā)明內(nèi)容】
涉及一般電源管理集成電路【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]目前有很多種可用于功率轉(zhuǎn)換和電源控制應(yīng)用的微控制器集成電路。現(xiàn)有的微控制器通常包括一臺(tái)帶輸入/輸出端子的處理器(processor),具備簡(jiǎn)單的輸入/輸出功能，或者有一部模擬數(shù)字轉(zhuǎn)換器(ADC)以及/或一部數(shù)字模擬轉(zhuǎn)換器(DAC)。要在總功率控制系統(tǒng)中使用這樣的微控制器，一般需要有某種電源來提供電壓，從而可在微控制器的控制下對(duì)功率進(jìn)行使用或轉(zhuǎn)換。微控制器自身電路也必須通過直流電壓供電。通常為微控制器供電的直流電壓與系統(tǒng)其他模塊所需要的電壓不同。因此電源或電源組的設(shè)計(jì)通常是總微控制器控制系統(tǒng)設(shè)計(jì)任務(wù)的一部分。電源不僅為整體系統(tǒng)供電同時(shí)也為微控制器電路供電。
[0003]如果微控制器可自主運(yùn)行，那么有微控制器編程背景的工程師通常都能設(shè)計(jì)和搭建為該微控制器供電的簡(jiǎn)單電路，但這些工程師往往缺乏為總體微控制器控制系統(tǒng)供電設(shè)計(jì)更為復(fù)雜的開關(guān)電源的經(jīng)驗(yàn)。同時(shí)，他們也不知道如何設(shè)計(jì)將微控制器與監(jiān)控或控制系統(tǒng)相耦合所需要的模擬電源接口電路。除此之外，如何選擇最適合應(yīng)用的微控制器也是一個(gè)難題。系統(tǒng)設(shè)計(jì)中所用的可供選擇的特定微控制器或微控制器系列可能有限。如果選擇了一個(gè)特定的微控制器系列，之后又需要對(duì)系統(tǒng)功能進(jìn)行修改，那么最初選擇的微控制器系列可能就無(wú)法滿足升級(jí)后的系統(tǒng)需要。如果必須更換系統(tǒng)中心位置的微控制器，那么之前花在所選微控制器上的時(shí)間和金錢就可能白費(fèi)了。因此，同時(shí)也出于其他原因，在很多情況下對(duì)一個(gè)普通工程師來說設(shè)計(jì)和開發(fā)整個(gè)系統(tǒng)絕不是件容易的事。降低微控制器電源開關(guān)系統(tǒng)設(shè)計(jì)難度的需求也就應(yīng)運(yùn)而生了。

【發(fā)明內(nèi)容】

[0004]一種多邏輯單元電源管理集成電路(MTPMIC)包含多個(gè)電源管理集成電路即電源管理IC (PMIC)邏輯單元。在一個(gè)示例中，這些電源管理IC邏輯單元包括一個(gè)MCU/ADC邏輯單元，一個(gè)驅(qū)動(dòng)器管理邏輯單元，一個(gè)電源管理邏輯單元，以及一個(gè)信號(hào)管理邏輯單元。當(dāng)多個(gè)電源管理IC邏輯單元在一起作為MTPMIC的一部分時(shí)，其構(gòu)成了一個(gè)標(biāo)準(zhǔn)總線。每個(gè)邏輯單元都有解算電路和一個(gè)配置寄存器。邏輯單元配置寄存器中的配置信息決定了如何配置邏輯單元的解算電路。MCU/ADC邏輯單元中的處理器與標(biāo)準(zhǔn)總線耦合。該處理器能經(jīng)由標(biāo)準(zhǔn)總線在任意所需的邏輯單元中的配置寄存器上刻寫，并通過這一方法對(duì)多個(gè)邏輯單元中的解算電路進(jìn)行配置和重新配置。
[0005]電源管理邏輯單元包括一組稱為可配置開關(guān)電源脈寬調(diào)制器(CSPSPWM)的可配置脈寬調(diào)制器。除了 CSPSPWM外，電源管理邏輯單元還包括一個(gè)高壓端子VHM，一個(gè)為CSPSPWM供電的內(nèi)部穩(wěn)壓器，一個(gè)驅(qū)動(dòng)器輸出端子DRM, —個(gè)從CSPSPWM接收信號(hào)并將驅(qū)動(dòng)器輸出信號(hào)傳送到驅(qū)動(dòng)器輸出端子DRM的耦合驅(qū)動(dòng)器電路，一個(gè)可與CSPSPWM的誤差放大器相耦合的供電端子VP，一個(gè)配置寄存器，以及其他組件。存儲(chǔ)在配置寄存器中的配置信息決定了CSPSPWM的配置。電源管理邏輯單元可以不同方式與少量外部組件(MTPMIC以外的)一起進(jìn)行配置，從而實(shí)現(xiàn)多種開關(guān)電源電路中的一種，例如:降壓型轉(zhuǎn)換器，高壓降壓型轉(zhuǎn)換器，返馳式轉(zhuǎn)換器，以及升壓轉(zhuǎn)換器。
[0006]本發(fā)明的一項(xiàng)新穎之處在于，電源管理邏輯單元的端子與外部電路(MTPMIC集成電路以外的)相耦合，從而讓電源管理邏輯單元與外部電路能夠一起作為開關(guān)電源操作。包括MTPMIC在內(nèi)的整體系統(tǒng)在初始狀態(tài)下沒有供電。之后，來自外部的電壓通過高壓端子VHM作用到MTPMIC上。這一應(yīng)用實(shí)例，可能涉及耦合一個(gè)接未經(jīng)調(diào)準(zhǔn)的直流電壓或通過一個(gè)來自從高壓點(diǎn)聯(lián)到高壓端子VHM的開關(guān)啟動(dòng)電阻。然后，CSPSPWM的內(nèi)部穩(wěn)壓器獲得來自這一外部電源的電壓，并為CSPSPWM的其余部分電路提供運(yùn)行功率。一旦內(nèi)部穩(wěn)壓器為CSPSPWM供電，CSPSPWM就和驅(qū)動(dòng)器電路以及外部組件一起作為開關(guān)電源開始工作。
[0007]在開關(guān)電源開關(guān)過程中，CSPSPWM在安全啟動(dòng)模式下給開關(guān)電源的主開關(guān)施以脈沖。在安全啟動(dòng)模式下，主開關(guān)被施以持續(xù)脈沖，這一脈沖具備固定低切換頻率以及固定時(shí)間間隔。當(dāng)開關(guān)電源在這一安全模式下運(yùn)行時(shí)，端子VP上的供電電壓VP上升。在這期間，CSPSPWM根據(jù)集成電路外部電路的配置和運(yùn)行方式來決定電流感測(cè)方法。端子VP上的供電電壓VP是開關(guān)電源的輸出供電電壓。在安全模式下短時(shí)間工作后，端子VP上的供電電壓VP可達(dá)到足夠高，從而讓CSPSPWM能在正常運(yùn)行模式下工作。在正常運(yùn)行模式下，主外部開關(guān)以更高的轉(zhuǎn)換頻率來開關(guān)(比啟動(dòng)模式高)，并調(diào)節(jié)了脈沖寬度。
[0008]之后供電電壓VP為電源管理邏輯單元中的線性穩(wěn)壓器電路供電，產(chǎn)生VCORE電壓。這一 VCORE電壓通過標(biāo)準(zhǔn)總線的導(dǎo)線提供給MCU/ADC邏輯單元中的處理器。因此，處理器獲得功率并開始執(zhí)行指令。在一個(gè)實(shí)施例中，執(zhí)行指令讓處理器經(jīng)由標(biāo)準(zhǔn)總線在電源管理邏輯單元中的配置寄存器中刻寫。在電源為高壓的情況下，在VP電壓上升超過VHM電壓后，供電電壓VP也會(huì)通過外部二極管被用來補(bǔ)充VHM電壓。
[0009]在功率轉(zhuǎn)換應(yīng)用中，驅(qū)動(dòng)器管理邏輯單元中的驅(qū)動(dòng)器相耦合以控制外部電源電路，同時(shí)如信號(hào)管理邏輯單元中的差分放大器和信號(hào)事件發(fā)生器這樣的輸入電路相耦合，來探測(cè)和監(jiān)控外部電源電路的運(yùn)行。處理器接收來自信號(hào)管理邏輯單元的有關(guān)外部電源電路運(yùn)行的信息，對(duì)信息進(jìn)行處理，并相應(yīng)對(duì)驅(qū)動(dòng)器管理邏輯單元中的驅(qū)動(dòng)器進(jìn)行控制，從而在控制回路中對(duì)外部電源電路予以適當(dāng)控制。開關(guān)電源不僅為MTPMIC自身供電(電源管理邏輯單元的CSPSPWM是其中的一部分)，同時(shí)它也為得到控制的外部電源電路供電。在一個(gè)示例中，CSPSPWM切換開關(guān)電源(CSPSPWM和驅(qū)動(dòng)器是其中一部分)，由此開關(guān)電源為受MTPMIC控制的外部電源電路提供至少與MTPMIC自身消耗一樣多的電功率。在一個(gè)示例中，外部電源電路至少獲得一瓦功率。
[0010]在一個(gè)示例中，驅(qū)動(dòng)器管理邏輯單元包括一個(gè)高端驅(qū)動(dòng)器輸出電路。高端驅(qū)動(dòng)器輸出電路有一個(gè)電平轉(zhuǎn)換電路和一個(gè)驅(qū)動(dòng)器。如果高端輸出端子要達(dá)到高電壓，那么驅(qū)動(dòng)器就將高端輸出端子與第二個(gè)端子上的電壓相匹配，如果高端輸入端子要實(shí)現(xiàn)低電壓，那么驅(qū)動(dòng)器就將高端輸出端子與第三個(gè)端子上的電壓相匹配。在另一個(gè)示例中，信號(hào)管理邏輯單元包括一個(gè)差分放大器電路，在這里耦合差分放大器電路的第一個(gè)輸入以接收來自第一個(gè)端子的第一個(gè)信號(hào)，同時(shí)耦合差分放大器電路的第二個(gè)輸入以接收來自第二個(gè)端子的第二個(gè)信號(hào)。差分放大器的一個(gè)模擬信號(hào)輸出可提供給MCU/ADC邏輯單元中的模數(shù)轉(zhuǎn)換器(ADC)的輸入引線從而讓ADC能夠?qū)⒛M信號(hào)數(shù)字化。在另一個(gè)示例中，驅(qū)動(dòng)CSPSPWM驅(qū)動(dòng)器輸出端子DRM的驅(qū)動(dòng)器電路可經(jīng)過配置在脈沖下拉模式下工作。在另一個(gè)示例中，CSPSPWM包含一個(gè)電流感測(cè)電路，用來決定電流感測(cè)端子CSM是否在高端電流感測(cè)配置或低端電流感測(cè)配置下耦合。在另一個(gè)示例中，CSPSPWM有一個(gè)誤差信號(hào)放大器和一個(gè)數(shù)模轉(zhuǎn)換器(DAC)，其中誤差信號(hào)放大器控制第一個(gè)運(yùn)行模式中的一個(gè)誤差節(jié)點(diǎn)上的電壓，而DAC控制了第二種運(yùn)行模式中一個(gè)誤差節(jié)點(diǎn)上的電壓。在第二種運(yùn)行模式中，MCU/ADC邏輯電源中的處理器通過經(jīng)由標(biāo)準(zhǔn)總線，寫入一個(gè)多比特?cái)?shù)字值，并將其輸送到DAC數(shù)字輸入上，從而控制誤差信號(hào)放大器輸出節(jié)點(diǎn)的電壓。
[0011]本發(fā)明公開一種多模式電源管理集成電路，包括:一第一電路，包括一可配置切換電源脈寬調(diào)制器，該可配置切換電源脈寬調(diào)制器作為步降轉(zhuǎn)換器控制器和返馳式轉(zhuǎn)換器控制器運(yùn)行，一驅(qū)動(dòng)器輸出端子，一接收來自可配置切換電源脈寬調(diào)制器的驅(qū)動(dòng)器輸入信號(hào)并將驅(qū)動(dòng)器輸出信號(hào)驅(qū)動(dòng)到該驅(qū)動(dòng)器輸出端子上的耦合驅(qū)動(dòng)器，一與該可配置切換電源脈寬調(diào)制器的誤差放大器耦合的供電端子，以及一配置寄存器，其中存放在該配置寄存器中的配置信息決定了可配置切換電源脈寬調(diào)制器的配置；一存儲(chǔ)器，以及一用來讀取該存儲(chǔ)器并執(zhí)行該存儲(chǔ)器中存儲(chǔ)指令的處理器，其中該處理器的電力由該第一電路的可配置切換電源脈寬調(diào)制器運(yùn)行產(chǎn)生，該處理器向第一電路中的配置寄存器中寫入從而對(duì)可配置切換電源脈寬調(diào)制器進(jìn)行配置。
[0012]該多模式電源管理集成電路，還包括:一第二電路，其包含一差分放大器以及一為差分放大器提供配置信息的配置寄存器，該差分放大器的一個(gè)輸出經(jīng)編程耦合，為該集成電路的模數(shù)轉(zhuǎn)換器提供模擬信號(hào)；該第一電路是第一邏輯單元的一部分，該第二電路是第二邏輯電路的一部分，該處理器經(jīng)由一標(biāo)準(zhǔn)總線在該第二邏輯單元的配置寄存器上寫入。該可配置切換電源脈寬調(diào)制器還包括一電流感測(cè)模式檢測(cè)電路，用于決定一外部電流感測(cè)電路至該集成電路的配置。該集成電路運(yùn)行于啟動(dòng)模式或正常運(yùn)行模式；當(dāng)該集成電路在該啟動(dòng)模式下運(yùn)行時(shí)，該處理器沒有獲得完全電壓，該可配置切換電源脈寬調(diào)制器控制電源切換在第一切換頻率；當(dāng)該集成電路在該正常模式下運(yùn)行時(shí)，該處理器獲得由電源供電的完全電壓，該可配置切換電源脈寬調(diào)制器控制電源切換在-比第一切換頻率高的第二切換頻率。該第一電路的驅(qū)動(dòng)器可配置運(yùn)行在一脈沖下拉模式下，并且該第一電路的配置寄存器中的配置信息決定了驅(qū)動(dòng)器是否運(yùn)行在該脈沖下拉模式。該第一電路還包含一個(gè)電流感測(cè)端子，該可配置切換電源脈寬調(diào)制器包括電流感測(cè)檢測(cè)電路，用來檢測(cè)該電流感測(cè)端子是否在低端電流感測(cè)配置中耦合。該可配置切換電源脈寬調(diào)制器在一固定切換頻率和固定脈寬模式下運(yùn)行，在該固定切換頻率和固定脈寬模式下，該驅(qū)動(dòng)器輸出端子的脈沖被驅(qū)動(dòng)具有固定頻率和固定脈寬。該第一電路還包含一高壓端子，該驅(qū)動(dòng)器通過將該驅(qū)動(dòng)器輸出端子與該高壓端子耦合，來帶動(dòng)該驅(qū)動(dòng)器輸出端子達(dá)到高電壓。該可配置切換電源脈寬調(diào)制器具有一可編切換換頻率，該可編程切換頻率由存儲(chǔ)在該第一電路中的配置寄存器里面的配置信息決定。該可配置切換電源脈寬調(diào)制器包含一可編程分壓器，其中可編程分壓器的一個(gè)輸出與電源端子耦合，該可編程分壓器的一個(gè)輸出與該可配置切換電源脈寬調(diào)制器的誤差放大器耦合，該可編程分壓器由存儲(chǔ)在該第一電路中的配置寄存器里的配置信息控制。該可配置切換電源脈寬調(diào)制器還包含一線性穩(wěn)壓器電路，該線性穩(wěn)壓器電路的一個(gè)輸出與電源端子耦合。該可配置切換電源脈寬調(diào)制器經(jīng)配置，通過誤差放大器或數(shù)模轉(zhuǎn)換器輸出對(duì)回饋信號(hào)作出響應(yīng)，該處理器通過寫入數(shù)值來控制該數(shù)模轉(zhuǎn)換器，從而讓該數(shù)模轉(zhuǎn)換器的輸入引線上呈現(xiàn)該數(shù)值。該驅(qū)動(dòng)器輸出端子與NPN晶體管基座耦合，該NPN晶體管位于集成電路以外，該NPN晶體管和該可配置切換電源脈寬調(diào)制器構(gòu)成一步降降壓變換器。該驅(qū)動(dòng)器輸出端子與一場(chǎng)效應(yīng)晶體管的門級(jí)耦合，該場(chǎng)效應(yīng)晶體管位于集成電路以外，該場(chǎng)效應(yīng)晶體管和該可配置切換電源脈寬調(diào)制器構(gòu)成一升壓變換器。該驅(qū)動(dòng)器輸出端子與一場(chǎng)效應(yīng)晶體管的門級(jí)耦合，該場(chǎng)效應(yīng)晶體管位于集成電路外部，該場(chǎng)效應(yīng)晶體管與該可配置切換電源脈寬調(diào)制器構(gòu)成一返馳式變換器。該可配置切換電源脈寬調(diào)制器包含一誤差放大器，該誤差放大器向一個(gè)誤差節(jié)點(diǎn)輸出一個(gè)誤差信號(hào)，該可配置切換電源脈寬調(diào)制器還包括一由該處理器控制的數(shù)模轉(zhuǎn)換器，其作用是更改該誤差節(jié)點(diǎn)上的電壓。
[0013]本發(fā)明還公開一種多模式電源管理集成電路，包括:一處理器；一電路，該電路用于在一開關(guān)電源電路中脈沖寬度調(diào)節(jié)一開關(guān)，從而控制該開關(guān)電源電路產(chǎn)生一輸出電壓，如果該開關(guān)電源電路是步降轉(zhuǎn)換器電源，則該電路作為一步降轉(zhuǎn)換器控制器運(yùn)行，如果該開關(guān)電源電路是返馳式轉(zhuǎn)換器電源，則該電路作為一返馳式轉(zhuǎn)換器控制器運(yùn)行，該開關(guān)位于該集成電路以外，該電路根據(jù)該開關(guān)電源電路的切換結(jié)果為該處理器供電，該電路接收通過該處理器寫入的配置信息。該電路包括:一可配置開關(guān)電源脈沖調(diào)制器；以及線性穩(wěn)壓器電路，其具有一與該可配置切換電源脈寬調(diào)制器耦合的輸入和一與該處理器耦合的電壓輸出。，在一啟動(dòng)模式和一正常運(yùn)行模式中，該電路用于切換該開關(guān)電源電路，該開關(guān)電源電路在該啟動(dòng)模式中，在切換時(shí)的脈沖具有一固定的脈寬和第一切換頻率，該開關(guān)電源電路在該正常運(yùn)行模式下，在切換時(shí)的脈沖具有一調(diào)節(jié)脈寬和第二切換頻率，該第二切換頻率高于該第一切換頻率。
[0014]上述內(nèi)容為
【發(fā)明內(nèi)容】
，即根據(jù)需要將詳細(xì)內(nèi)容予以簡(jiǎn)化、歸納和刪節(jié)；因此本
【發(fā)明內(nèi)容】
僅作說明之用。其他有關(guān)方法、結(jié)構(gòu)和細(xì)節(jié)請(qǐng)參見以下詳細(xì)描述。本發(fā)明的范圍不應(yīng)通過上述
【發(fā)明內(nèi)容】
來確定。發(fā)明定義參見權(quán)利要求書。
【專利附圖】

【附圖說明】
[0015]所附圖紙，其中相關(guān)數(shù)字說明相關(guān)組件，用以具體說明發(fā)明。
[0016]圖1是涉及多邏輯單元電源管理集成電路(MTPMIC) 2的系統(tǒng)I的示意圖；
[0017]圖2是MTPMIC2總體布局的簡(jiǎn)化概念圖，展示了在MTPMIC設(shè)計(jì)過程中，如何自MTPMIC將PMIC邏輯單元簡(jiǎn)單地插入和拔出；
[0018]圖3是通過絲焊與集成電路封裝耦合的MTPMIC2的簡(jiǎn)化圖；
[0019]圖4A、4B、4C和4D在一起構(gòu)成了大圖圖4，圖4是MTPMIC2的示意圖；
[0020]圖5A、5B、5C和在一起構(gòu)成了大圖圖5，圖5是有關(guān)圖4MTPMIC2的無(wú)刷電機(jī)控制器應(yīng)用的原理圖；
[0021]圖6A、6B、6C和6D在一起構(gòu)成了大圖圖6，圖6是有關(guān)圖4MTPMIC2的LED驅(qū)動(dòng)器應(yīng)用的原理圖；
[0022]圖7是系統(tǒng)500的示意圖，其中電源管理邏輯單元和外部組件構(gòu)成了高壓降壓轉(zhuǎn)換器電源；
[0023]圖8是系統(tǒng)600的示意圖，其中電源管理邏輯單元和外部組件構(gòu)成了返馳式轉(zhuǎn)換器電源；
[0024]圖9是系統(tǒng)700的示意圖，其中驅(qū)動(dòng)器管理邏輯單元相耦合以控制多個(gè)LED燈串；[0025]圖10是系統(tǒng)800的示意圖，其中外部電路與MTPMIC2的驅(qū)動(dòng)器管理邏輯單元耦合，組成了一個(gè)H橋逆變器；
[0026]圖11是系統(tǒng)900的示意圖，其中外部電路與MTPMIC2的驅(qū)動(dòng)器管理邏輯單元相耦合，組成了一個(gè)無(wú)線充電器； [0027]圖12的表展示了 MCU/ADC邏輯單元的配置寄存器27和28中的配置比特；
[0028]圖13的表展示了驅(qū)動(dòng)器管理邏輯單元的配置寄存器29中的配置比特；
[0029]圖14的表展示了電源管理邏輯單元中配置寄存器30的配置比特；
[0030]圖15的表展示了信號(hào)管理邏輯單元的配置寄存器31中的配置比特；
[0031]圖16是CSM模式檢測(cè)模塊130的線路圖；
[0032]圖17是從本發(fā)明創(chuàng)新角度提供的方法1000的流程圖。
【具體實(shí)施方式】
[0033]圖1是涉及多邏輯單元電源管理集成電路(MTPMIC)2的系統(tǒng)I的示意圖。服務(wù)器3存儲(chǔ)了程序編碼4、使用MTPMIC2作為參考設(shè)計(jì)的信息5、調(diào)試程序6、以及開發(fā)工具包軟件7。服務(wù)器3可存儲(chǔ)大量采用MTPMIC2的參考設(shè)計(jì)，在這里每一種參考設(shè)計(jì)和相應(yīng)程序編碼都已由生產(chǎn)MTPMIC2和運(yùn)行服務(wù)器3的電源公司做了徹底的驗(yàn)證。
[0034]計(jì)算機(jī)8通過網(wǎng)絡(luò)9與服務(wù)器3配對(duì)。用戶使用計(jì)算機(jī)8進(jìn)入由服務(wù)器3支持的網(wǎng)站并從網(wǎng)站上下載有關(guān)MTPMIC2和參考設(shè)計(jì)的信息。使用這一信息，用戶可裝配參考設(shè)計(jì)或其他基于參考設(shè)計(jì)的用戶特定電路。在給出的實(shí)施例中，用戶裝配的電路10即參考設(shè)計(jì)。電路10包括MTPMIC2以及相應(yīng)量的外部硬件電路11。MTPMIC2和其他電路11均如圖排列在印制電路板(PCB) 12上。在線路10和用戶計(jì)算機(jī)8之間為雙向通信。在圖示實(shí)施例中，線路10通過一個(gè)從USB到SPI/I2C的軟件狗13與用戶計(jì)算機(jī)8的USB端口 14耦合.MTPMIC2參與到使用SPI或I2C協(xié)議的軟件狗的雙向通信中，計(jì)算機(jī)8參與到使用USB協(xié)議的軟件狗的雙向通信中。USB到SPI/I2C軟件狗13的功能就好像是一部總線協(xié)議翻譯
>j-U ρ?α裝直。
[0035]用戶還通過網(wǎng)絡(luò)9使用計(jì)算機(jī)8將程序編碼4下載到計(jì)算機(jī)8中，然后通過USB-T0-SPI/I2C軟件狗13進(jìn)入MTPMIC2。在一個(gè)實(shí)施例中，編碼4是下載到MTPMIC中的MCU/ADC邏輯單元的程序存儲(chǔ)器中的專門編碼。MCU/ADC邏輯單元包括可讀取存儲(chǔ)器的處理器。處理器執(zhí)行下載的程序編碼4，從而控制MTPMIC2和線路11，讓他們一起正常工作。
[0036]另外，服務(wù)器3存儲(chǔ)有開發(fā)工具包程序7。用戶在計(jì)算機(jī)8中下載并安裝開發(fā)工具包程序7。用戶還在MTPMIC2中下載了調(diào)試程序6。在計(jì)算機(jī)8上工作的開發(fā)工具包程序7提供了圖形用戶界面，從而讓用戶能夠?qū)﹄娐愤\(yùn)行進(jìn)行監(jiān)控。調(diào)試程序6由MTPMIC2中的處理器執(zhí)行，讓MTPMIC2中的電路來監(jiān)控線路10中的特定節(jié)點(diǎn)并將電路運(yùn)行的數(shù)據(jù)匯報(bào)給在計(jì)算機(jī)8上工作的開發(fā)包程序7。通過這一架構(gòu)，用戶可根據(jù)需要交互中止和激活線路10中的特定部分。通過使用開發(fā)工具包，用戶可讓工具包記錄電路中特定節(jié)點(diǎn)上的電流和電壓數(shù)據(jù)并在屏幕15上顯示記錄數(shù)據(jù)。程序編碼4可在安全模式下驅(qū)動(dòng)線路10的硬件，在這一模式下，即使線路10的硬件裝配有問題，線路的組件也不會(huì)造成自身?yè)p壞。一旦線路10的故障排除，MTPMIC2可重新裝載其他編碼從而使MTPMIC2在無(wú)需額外調(diào)試程序的情況下就可運(yùn)行。[0037]圖2是MTPMIC2總體布局的簡(jiǎn)化概念圖。MTPMIC2是在集成電路封裝16中的長(zhǎng)方形集成電路芯片。集成電路封裝16其四條邊上每邊都有一排端子。封裝上邊的一個(gè)端子參考編號(hào)為17。MTPMIC2自身包含多個(gè)電源管理集成電路(PMIC)邏輯單元部分。這些PMIC部分包括MCU/ADC邏輯單元18，一個(gè)驅(qū)動(dòng)器管理邏輯單元19，一個(gè)電源管理邏輯單元20，以及一個(gè)信號(hào)管理邏輯單元21。MCU/ADC邏輯單元18包括一個(gè)MCU (微控制器單元)子模塊22以及一個(gè)模數(shù)轉(zhuǎn)換器(ADC)子模塊23。
[0038]最右邊一列的每個(gè)PMIC邏輯單元都有一個(gè)能夠傳導(dǎo)數(shù)字信號(hào)、模擬信號(hào)和功率信號(hào)的傳導(dǎo)器總線分配?？偩€分配24A是驅(qū)動(dòng)器管理邏輯單元19的總線分配?？偩€分配24B是電源管理邏輯單元20的總線分配?？偩€分配24C是信號(hào)管理邏輯單元21的總線分配。每個(gè)邏輯單元中的總線分配如圖所示放置，因此如果每一列里的邏輯單元都正確排列，那么相鄰邏輯單元的總線分配就會(huì)排成一隊(duì)，組成標(biāo)準(zhǔn)總線24。在如圖示例中，標(biāo)準(zhǔn)化總線24沿驅(qū)動(dòng)器管理邏輯單元的左邊沿、電源管理邏輯單元的左邊沿以及信號(hào)管理邏輯單元的左側(cè)邊沿垂直延伸。左側(cè)的MCU/ADC18與標(biāo)準(zhǔn)總線24通過配置寄存器27和28以標(biāo)準(zhǔn)方式相接口。右側(cè)縱列的每一個(gè)PMIC邏輯單元都還有這樣一個(gè)配置寄存器與標(biāo)準(zhǔn)總線相耦合。配置寄存器29是驅(qū)動(dòng)器管理邏輯單元19的配置寄存器。配置寄存器30是電源管理邏輯單元20的配置寄存器。配置寄存器31是信號(hào)管理邏輯單元21的配置寄存器。
[0039]每一個(gè)這樣的配置寄存器中的每一個(gè)單獨(dú)比特均可能包括一個(gè)易失性單元和一個(gè)非易失性單元，或可能就象在普通處理器可讀取寄存器中一樣只簡(jiǎn)單包含一個(gè)易失性單元。如果配置比特有一個(gè)非易失性單元，那么當(dāng)MTPMIC2電源開啟時(shí)，非易失性單元中的數(shù)據(jù)內(nèi)容會(huì)自動(dòng)傳輸?shù)揭资詥卧?，然后易失性單元的?shù)據(jù)輸出被用來配置邏輯單元中的其他電路。這些配置寄存器中的單個(gè)配置比特都可經(jīng)由標(biāo)準(zhǔn)總線讀寫。
[0040]MCU/ADC18中的處理器32管理標(biāo)準(zhǔn)總線24。通過總線接口 42，處理器32可通過標(biāo)準(zhǔn)總線在任何邏輯單元的任何配置寄存器中刻寫。要了解邏輯單元架構(gòu)、標(biāo)準(zhǔn)總線及其相關(guān)配置寄存器的其他信息，請(qǐng)參閱:1)美國(guó)專利編號(hào)7，788，608，Microbump FunctionAssignment In A Buck Converter,保存日期 2007 年 10 月 29 日，作者:Huynh et al.,2)美國(guó)專利編號(hào) 7，581, 198, Method and System for the Modular Design and Layout ofIntegrated Circuits,保存日期2006年10月7日，作者Huynh et al;3)美國(guó)臨時(shí)申請(qǐng)60/850, 359, Single-Poly EEPROM Structure For Bit-ffise Write/Overwrite,保存日期2006 年 10 月 7 日;4)美國(guó)專利編號(hào) 7，869，275，Memory Structure Capable of Bit-ffiseWrite or Overwrite,保存日期2007年7月31日，作者Grant et al.;以及5)美國(guó)專利編號(hào)7, 904, 864,Interconnect Layer of a Modularly Designed Analog Integrated Circuit,保存日期2007年10月29日，作者Huynh et al; 6)美國(guó)專利申請(qǐng)序列號(hào)11/452，713，Systemfor a Scaleable and Programmable Power Management Integrated Circuit,保存日期2006年6月13日，作者Huynh;以及7)美國(guó)臨時(shí)申請(qǐng)序列號(hào)60/691，721，System for aScaleable and Programmable Power Management Integrated Circuit,保存日期2005年6月16日，作者Huynh (此處附上這些專利文件的完整名稱供參考)。
[0041]除了標(biāo)準(zhǔn)總線以外，MTPMIC2還包括一個(gè)處理器局部總線34。MCU子模塊22和ADC子模塊23中的多個(gè)電路與這一處理器局部總線34耦合。處理器32可通過處理器局部總線34讀取這些不同的電路，同時(shí)處理器32還可通過處理器局部總線34刻寫這些不同的電路。
[0042]有多種不同類型的PMIC邏輯單元可通過標(biāo)準(zhǔn)總線24彼此接口。在設(shè)計(jì)集成電路時(shí)，可去除右邊縱列給定PMIC的PMIC邏輯單元的邏輯單元布局，而取而代之另一種PMIC邏輯單元的另一個(gè)邏輯單元布局。一個(gè)PMIC邏輯單元布局包括邏輯單元所有集成電路層的局部信息，包括所有上層金屬化層。右邊縱列中的PMIC邏輯單元在設(shè)計(jì)時(shí)可以很方便的從集成電路中插進(jìn)拔出，從而讓最終的MTPMIC集成電路具有所需要的PMIC邏輯單元以及所需的功能。箭頭35表示在這一設(shè)計(jì)過程中插入驅(qū)動(dòng)器管理邏輯單元19。用同樣的方法在設(shè)計(jì)集成電路時(shí)可對(duì)右側(cè)縱列中的PMIC邏輯單元進(jìn)行插拔，同樣的，左側(cè)縱列中的PMIC邏輯單元也可在設(shè)計(jì)集成電路時(shí)進(jìn)行插拔。該左側(cè)縱列邏輯單元的實(shí)施例包括帶有通信總線接口電路的邏輯單元和帶有額外處理器存儲(chǔ)器(memory)的邏輯單元。例如，一個(gè)通信總線接口電路PMIC邏輯單元是擁有與處理器局部總線34耦合的USB (通用串行總線)控制器的邏輯單元。
[0043]圖3是MTPMIC2的簡(jiǎn)化圖。PMIC邏輯單元的每個(gè)端子都通過相應(yīng)的焊線與封裝16的相應(yīng)端子耦合。圖3是簡(jiǎn)化圖。在實(shí)際封裝中，每個(gè)端子都是引線框架的一部分。引線框架有一個(gè)指狀組件從端子向內(nèi)延伸到集成電路。焊線不如圖3中所示的那么長(zhǎng)而相對(duì)較短，并且沒有焊接在封裝外圍的實(shí)際端子上，而是焊在端子相應(yīng)的指狀末端。在圖3中，36指的是將封裝端子17與MTPMIC2的端子(也可當(dāng)作墊板)84耦合的焊線。
[0044]圖4A、4B、4C和4D裝配在一起構(gòu)成了圖4大圖。以下圖3右側(cè)主要的圖主要展示了 4A、4B、4C和4D是如何裝配在一起的。標(biāo)準(zhǔn)總線24包含數(shù)據(jù)總線DIN[0_7]、時(shí)鐘頻閃導(dǎo)線(未展示)、通用數(shù)字信號(hào)導(dǎo)線(未展示)、其他專用數(shù)字導(dǎo)線(未展示)、通用模擬信號(hào)導(dǎo)線AB[0-4]、專用模擬導(dǎo)線(未展示)、故障導(dǎo)線故障[0-1]、全球時(shí)鐘導(dǎo)線(未展示)、接地和參考電壓導(dǎo)線(未展示)、以及其他導(dǎo)線。處理器局部總線34包括一個(gè)地址總線LOCAL BUSADR，一個(gè)數(shù)據(jù)總線LOCAL BUS DATA，以及控制信號(hào)線LOCAL BUS CTRL。由于圖紙的空間限制，只展示了標(biāo)準(zhǔn)總線24的部分導(dǎo)線和處理器局部總線34的部分導(dǎo)線。
[0045]MCU/ADC 邏輯單元
[0046]圖4A是MCU/ADC邏輯單元18的簡(jiǎn)化圖。MCU/ADC邏輯單元18包括處理器32以及圖中的多個(gè)其他模塊。在圖示特定實(shí)施例中，標(biāo)準(zhǔn)總線24的垂直延伸并非穿過MCU/ADC邏輯單元18，而只是沿著邏輯單元18的右側(cè)邊沿外垂直延伸。配制寄存器27和28 (請(qǐng)參見圖3)以及其他電路與標(biāo)準(zhǔn)總線24的這些垂直延伸總線導(dǎo)線接口。
[0047]處理器可執(zhí)行指令程序37可裝載在MTPMIC2中，存儲(chǔ)在RAM/FLASH模塊38中，并由處理器32執(zhí)行。RAM/FLASH模塊38代表處理器32的數(shù)據(jù)和程序存儲(chǔ)器。RAM/FLASH存儲(chǔ)器模塊38是處理器可讀介質(zhì)，可在處理器局部總線34上讀取。處理器32通過如圖顯示的導(dǎo)線39、40和41來進(jìn)入處理器局部總線34。標(biāo)有VCORE的箭頭26說明處理器完全由來自VCORE供電電壓供電。VCORE供電電壓由電源管理邏輯單元(參見圖4C)中的線性穩(wěn)壓器產(chǎn)生，通過標(biāo)準(zhǔn)總線的供電導(dǎo)線(未展示)來為MCU/ADC邏輯單元18供電。當(dāng)處理器32獲得來自VCORE供電電壓提供的電流后，它能通過總線接口模塊42在標(biāo)準(zhǔn)總線24上在配置寄存器27和28上刻寫。
[0048]如果處理器32要在特定的配置寄存器中刻寫數(shù)據(jù)，那么處理器32會(huì)將寫入的數(shù)據(jù)刻寫到總線接口模塊42中?？偩€接口模塊42把數(shù)據(jù)放到標(biāo)準(zhǔn)總線24的DIN[0-7]數(shù)據(jù)線上。然后處理器32將地址寫到總線接口模塊42中。這一地址說明了要寫入的配置寄存器是哪一個(gè)?？偩€接口模塊42包括將地址轉(zhuǎn)換成本地時(shí)鐘選通信號(hào)。這一本地時(shí)鐘選通信號(hào)通過標(biāo)準(zhǔn)總線專門的導(dǎo)體(未展示)傳送到相關(guān)配置寄存器中的一個(gè)。標(biāo)準(zhǔn)總線包含一個(gè)這樣的專屬數(shù)據(jù)線來為每一個(gè)配置寄存器傳送本地時(shí)鐘選通信號(hào)。本地時(shí)鐘選通信號(hào)使得DIN[0-7]上的數(shù)據(jù)能寫入到選通配置寄存器中。用這一方式，使得處理器32能夠?qū)⑴渲眯畔⑼ㄟ^標(biāo)準(zhǔn)總線34寫入到任何一個(gè)MTPMIC的配置寄存器中。
[0049]在圖表中，配置寄存器的單個(gè)比特由一個(gè)帶X的小方塊標(biāo)識(shí)。這些單個(gè)配置比特的存儲(chǔ)單元如圖所示并非是分散分布在邏輯單元電路中，而是集中位于配置寄存器中。一些這樣的配置比特位于MCU/ADC邏輯單元18中，但其通過標(biāo)準(zhǔn)總線刻寫的方式與其位于其他PMIC邏輯單元中的刻寫方式相同。
[0050]MCU/ADC邏輯單元18還包括一個(gè)中斷控制器43.這個(gè)可編程8:1多路復(fù)用器44使得來自標(biāo)準(zhǔn)總線的一條可選數(shù)據(jù)線的信號(hào)能被提供給中斷控制器43作為中斷信號(hào)。在實(shí)際設(shè)計(jì)中，與多路復(fù)用器44耦合的數(shù)據(jù)輸入引線不是與DIN[0-7]耦合，而是與標(biāo)準(zhǔn)總線的通用導(dǎo)線相耦合。在圖4A中沒有足夠的地方來展示這些通用數(shù)字導(dǎo)線，因此中斷控制器的輸入多路復(fù)用器44顯示與DIN[0-7]耦合。來自標(biāo)準(zhǔn)總線被提供給中斷控制器的三個(gè)中斷輸入引線ΙΝΤ[1-3]的信號(hào)可由處理器32通過設(shè)定控制多路復(fù)用器44選擇輸入的配置比特來自由編程。
[0051]每個(gè)8:1多路復(fù)用器44的一條數(shù)據(jù)輸入引線會(huì)與這里稱為“迷你板”的部件耦合。迷你板在圖中的符號(hào)是中間有一點(diǎn)的方塊。參考數(shù)45就是一個(gè)這樣的迷你板。這一迷你板能與一個(gè)最上層的直接點(diǎn)對(duì)點(diǎn)的金屬層導(dǎo)體或集成電路中到另一個(gè)迷你板的焊線相耦合。在目前的設(shè)計(jì)中，三個(gè)多路復(fù)用器44的三個(gè)迷你板用這一方式直接與信號(hào)管理邏輯單元21中的迷你板相耦合從而將與中斷控制器輸入引線ΙΝΤ[1-3]耦合的信號(hào)從三個(gè)相應(yīng)的事件信號(hào)檢測(cè)器電路中導(dǎo)出。事件信號(hào)檢測(cè)器電路具體描述如下。如圖4A所示，中斷控制器輸入引線ΙΝΤ[0]為硬連線，用來接收如圖所示的ADC子模塊中的周期完成信號(hào)。中斷控制器34通過帶線46向處理器32提供中斷請(qǐng)求信號(hào)。處理器32可通過處理器局部總線34以標(biāo)準(zhǔn)中斷控制器方式來讀寫中斷控制器的MASK和IRQ寄存器。
[0052]MCU/ADC邏輯單元18還包括三對(duì)定時(shí)器。第一對(duì)是定時(shí)器47和48。每個(gè)定時(shí)器根據(jù)定時(shí)器的控制寄存器中相應(yīng)的單次觸發(fā)/自由比特值可在單次觸發(fā)模式和自由運(yùn)行PWM模式下操作。參考數(shù)字49指的是定時(shí)器147的控制寄存器。處理器32可通過在寄存器49中寫入START CTRL比特來啟動(dòng)定時(shí)器147。定時(shí)器I在單次觸發(fā)模式下產(chǎn)生的脈沖持續(xù)時(shí)間，或占空因數(shù)以及定時(shí)器I在自由運(yùn)行PWM模式下產(chǎn)生的信號(hào)周期是由寄存器49中存儲(chǔ)的多比特計(jì)數(shù)(COUNT)值決定的。定時(shí)器147的信號(hào)輸出可由信號(hào)分離器50引導(dǎo)到選擇的標(biāo)準(zhǔn)總線多條導(dǎo)線中的一條。處理器32通過在與信號(hào)分離器50的輸入引線，寫入相關(guān)耦合配制比特來控制信號(hào)分離器50。信號(hào)分離器50的輸出引線中的一條如圖與迷你板51相耦合。定時(shí)器I和迷你板51相連，使定時(shí)器I的信號(hào)輸出直接通過最上層的金屬層導(dǎo)體或焊線與集成電路的另一部分以及另一塊擺放合適的迷你板相耦合。處理器32可通過互連52經(jīng)由處理器局部總線34對(duì)定時(shí)器147的控制寄存器進(jìn)行讀寫。每對(duì)定時(shí)器中的每一個(gè)都以相似的方式與處理器局部總線34相耦合。
[0053]定時(shí)器走時(shí)的時(shí)基是一個(gè)由導(dǎo)線53提供的時(shí)鐘信號(hào)。這是記錄處理器32時(shí)間的同一個(gè)時(shí)鐘信號(hào)。在一個(gè)不例中，一個(gè)由振蕩器54產(chǎn)生的4MHz信號(hào)和一個(gè)外部晶體(未展示)通過一個(gè)鎖相環(huán)(PLL) 55其頻率增加，最高可達(dá)32MHz，由此產(chǎn)生了記錄處理器時(shí)間的時(shí)鐘信號(hào)。在另一個(gè)示例中，雖然沒有使用振蕩器54，但由迷你板76接收到的4MHz時(shí)鐘信號(hào)被PLL55作為輸出信號(hào)使用來生成時(shí)鐘信號(hào)。迷你板76可以通過金屬層導(dǎo)線連接或焊接到電源管理邏輯單元20中相應(yīng)的迷你板上的焊線連接，在這里顯示由4MHz內(nèi)部振蕩器產(chǎn)生的4MHz時(shí)鐘信號(hào)。
[0054]MCU/ADC邏輯單元18還包括一個(gè)UART/SPI/I2C控制器模塊56.處理器32可通過處理器局部總線34在UART/SPI/I2C控制器模塊56的數(shù)據(jù)和ADR寄存器中進(jìn)行讀寫。通過以恰當(dāng)?shù)姆绞綄?duì)數(shù)據(jù)和ADR寄存器進(jìn)行讀寫，使處理器32能夠使用UART或SPI或I2C協(xié)議通過GPIO端子57和58來接收和傳輸數(shù)據(jù)。這些GPIO端子57和58與圖1所示的SPI/I2C軟件狗13的USB相耦合。
[0055]每個(gè)GPIO端子都是相應(yīng)GPIO模塊的一部分。GPIO端子57是GPIO模塊59的一部分。GPIO模塊60包含GPIO端子58。每個(gè)GPIO模塊根據(jù)與GPIO模塊相關(guān)的兩個(gè)配置比特的值都能以按照選定的多種方法中的一種來進(jìn)行配置。處理器32可在總線32中刻寫這些配置比特。在GPIO模塊60的實(shí)施例中，如果沒有用上層引線61來向MTPMIC2外傳送SCLK信號(hào)，那么下層引線62可作為模擬輸入端子來接收端子58上接收到的模擬信號(hào)。這一模擬信號(hào)通過導(dǎo)線63中的一條傳送到ADC子模塊部件23以進(jìn)行隨后的模數(shù)轉(zhuǎn)換。
[0056]ADC子模塊23包括一個(gè)模數(shù)轉(zhuǎn)換器(ADC)64和一個(gè)音序器65。音序器65執(zhí)行的操作順序由處理器32通過向互連66經(jīng)由處理器局部總線向音序器65中寫入控制值來控制。音序器65可向ADC控制寄存器67刻寫。設(shè)置寄存器67的比特CEN能夠啟動(dòng)ADC64執(zhí)行模數(shù)轉(zhuǎn)換。當(dāng)轉(zhuǎn)換完成時(shí)，ADC64通過向ADC控制寄存器67的CC比特寫入一個(gè)高數(shù)字值將這一狀態(tài)反饋給音序器65。信號(hào)管理邏輯單元21包括在特定節(jié)點(diǎn)上取樣電壓信號(hào)的取樣和持保電路。音序器65可通過設(shè)置ADC控制寄存器67中的S/Η比特讓這些取樣和持保電路執(zhí)行取樣操作。設(shè)置這一 S/Η比特會(huì)向?qū)w68提供一個(gè)邊沿上升的S/Η信號(hào)。這一 S/Η導(dǎo)體68輪流與取樣和持保電路耦合。ADC子模塊中的S/Η導(dǎo)體68和本實(shí)施例中的信號(hào)管理邏輯單元的取樣和持保電路的S/Η輸入引線之間的互連是通過標(biāo)準(zhǔn)總線的專用數(shù)字導(dǎo)線實(shí)現(xiàn)的。圖4A因空間有限而沒有顯示這一專用數(shù)字導(dǎo)線，因此圖中來自ADC控制寄存器67的S/Η導(dǎo)線是向一個(gè)DIN[0-7]導(dǎo)線延伸的。
[0057]音序器65還可控制給ADC64的ANALOG IN (模擬)輸入引線69提供多個(gè)信號(hào)中的一個(gè)進(jìn)行轉(zhuǎn)換。這是由多路復(fù)用器70來控制的。多路復(fù)用器70是一個(gè)大得多的多路復(fù)用器，具有比圖4A中更多的輸入引線。一些多路復(fù)用器70的輸入引線與迷你板77耦合。這些迷你板，舉例來說，可以通過直接從迷你板到迷你板的最上層金屬層導(dǎo)線或焊線與驅(qū)動(dòng)器管理和信號(hào)管理邏輯單元的多個(gè)端子和節(jié)點(diǎn)連接。多路復(fù)用器70的其他輸入引線78和79與標(biāo)準(zhǔn)總線的模擬信號(hào)線相耦合。
[0058]在一個(gè)示例中，處理器32在數(shù)據(jù)采集緩沖區(qū)72中在一組4比特寄存器71中寫入一個(gè)4比特值序列。每一個(gè)4比特值表示一個(gè)節(jié)點(diǎn)，其電壓由ADC64測(cè)量。寫入寄存器組71中的4比特值的順序決定了將要發(fā)生的ADC轉(zhuǎn)換的順序。音序器65讀取一個(gè)4比特值，并控制多路復(fù)用器70將相應(yīng)節(jié)點(diǎn)與ADC的ANALOG IN (模擬)輸入引線相耦合，然后通過在ADC控制寄存器67的CEN比特刻寫讓轉(zhuǎn)換發(fā)生。音序器65通過控制導(dǎo)線80從數(shù)據(jù)采集緩沖區(qū)72中進(jìn)行讀寫。然后產(chǎn)生的數(shù)字值被存儲(chǔ)到相應(yīng)的數(shù)據(jù)寄存器組73中的一個(gè)里。音序器重復(fù)這一過程，一個(gè)個(gè)按照組71中的4比特值列表進(jìn)行處理。在對(duì)寄存器組71中的每一個(gè)4比特值進(jìn)行轉(zhuǎn)換后，當(dāng)完成這一操作的一個(gè)周期之時(shí)，數(shù)據(jù)采集緩沖區(qū)72會(huì)在導(dǎo)體74上確認(rèn)周期完成信號(hào)。這一信號(hào)通過向中斷控制器43輸入ΙΝΤ[0]來中斷處理器從而讓處理器32能夠經(jīng)由處理器局部總線通過互聯(lián)75來讀取數(shù)據(jù)寄存器73中的數(shù)字值。處理器32經(jīng)由音序器65并通過將節(jié)點(diǎn)ID值寫入組71來間接控制數(shù)據(jù)采集過程。
[0059]驅(qū)動(dòng)器管理邏輯單元
[0060]圖4B是驅(qū)動(dòng)器管理邏輯單元19的簡(jiǎn)化圖。驅(qū)動(dòng)器管理邏輯單元19包括三個(gè)高端驅(qū)動(dòng)器電路81-83以及相關(guān)端子84-92，三個(gè)低端驅(qū)動(dòng)器電路93-95以及相關(guān)端子96-98，一個(gè)故障保護(hù)電路99以及標(biāo)準(zhǔn)總線的垂直延伸總線部分。其中一個(gè)高端驅(qū)動(dòng)器電路81的細(xì)節(jié)如圖所示。顯示查找表(LUT)結(jié)構(gòu)100向?qū)w101輸出一個(gè)數(shù)字信號(hào)。可對(duì)LUT結(jié)構(gòu)100進(jìn)行編程從而讓這一數(shù)字信號(hào)的邏輯值成為所選三個(gè)數(shù)字總線導(dǎo)線DIN[0-7]中任一個(gè)的任何想要的邏輯值的組合函數(shù)。三個(gè)與多路復(fù)用器102有關(guān)的配置比特決定了第一個(gè)所選三個(gè)DIN[0-7]信號(hào)中的一個(gè)，三個(gè)與多路復(fù)用器103相關(guān)的配置比特決定了第二個(gè)所選三個(gè)DIN[0-7]信號(hào)中的一個(gè)，同時(shí)三個(gè)與多路復(fù)用器104相關(guān)的配置比特決定了第三個(gè)所選三個(gè)DIN[0-7]信號(hào)。LUT執(zhí)行的組合邏輯函數(shù)由所示標(biāo)為L(zhǎng)UT的虛線模塊中的8個(gè)配置比特決定。所有這些配置比特都由處理器32通過經(jīng)由標(biāo)準(zhǔn)總線刻寫配置寄存器29進(jìn)行編程。根據(jù)設(shè)定多路通用器107的選擇輸入值的兩個(gè)配置比特的值，LUT100的輸出可直接提供給節(jié)點(diǎn)105，或者向節(jié)點(diǎn)105提供LUT輸出的注冊(cè)版本，或向其提供迷你板106上的信號(hào)。通過為多路通用器109-111以及AND門112-114編制適當(dāng)?shù)呐渲帽忍兀幚砥?2決定了將哪一個(gè)DIN[0-7]信號(hào)提供給時(shí)鐘、觸發(fā)器108的設(shè)置和重置輸入引線。AND門的配置比特與觸發(fā)器的設(shè)置和重置輸入引線相耦合，由處理器使用來觸發(fā)重置和觸發(fā)設(shè)置觸發(fā)器。
[0061]導(dǎo)線115和116是兩條垂直延伸的默認(rèn)信號(hào)導(dǎo)線。默認(rèn)信號(hào)導(dǎo)線115傳送高電平有效高端信號(hào)ENHS。默認(rèn)信號(hào)導(dǎo)線116傳送高電平有效低端信號(hào)ENLS。將ENLS高電平有效讓低端驅(qū)動(dòng)器去驅(qū)動(dòng)他們各自的端子，而讓ENLS低電平無(wú)效可停止低端驅(qū)動(dòng)器的作用。在最高的高端驅(qū)動(dòng)器81中，AND門117為電平轉(zhuǎn)換電路118提供一個(gè)數(shù)字信號(hào)。電平轉(zhuǎn)換電路118將節(jié)點(diǎn)119上的一個(gè)零伏數(shù)字邏輯低值轉(zhuǎn)換為端子84上的電壓水平，并將節(jié)點(diǎn)119上的5.0伏(內(nèi)部VDD10)數(shù)字邏輯高值轉(zhuǎn)換成端子86上的電壓水平。驅(qū)動(dòng)器120包含一串尺寸不斷增加的邏輯反相器，其中最后一個(gè)反相器的通道N下拉晶體管的源頭與端子86耦合，最后一個(gè)反相器的通道P上拉晶體管的源頭與端子84耦合，并且反相器串中的最后一個(gè)反相器的輸出引線與端子85 f禹合。
[0062]外部配置中，一個(gè)外部自舉電容與高端驅(qū)動(dòng)器端子84和86耦合。這一自舉電容通過一個(gè)外部二極管充電，得到的電壓為主供電電壓VP (例如12伏)減去0.7伏二極管降幅。當(dāng)外部低端通道晶體管被打開并傳導(dǎo)時(shí)，端子86通過打開并傳導(dǎo)的外部低端通道N晶體管可能被拉到地電勢(shì)。因此來自12伏VP電源的電流流經(jīng)正向偏壓外部二極管和自舉電容，在端子86達(dá)到地電勢(shì)。當(dāng)?shù)投送ǖ繬外部晶體管打開時(shí)，這一電流將自舉電容充電到
11.3伏。一個(gè)外部高端通道N場(chǎng)效應(yīng)晶體管的門與端子85耦合，高端通道N晶體管的源頭與端子86耦合，高端通道N晶體管的溝槽耦合接收入48伏直流電壓得供電電壓VIN。當(dāng)這一外部高端通道N晶體管控制打開并導(dǎo)電時(shí)，48伏VIN (位于高端通道N晶體管溝槽)通過高端通道N晶體管與端子86耦合。因此端子86上為48伏。由于之前為自舉電容充電，所以現(xiàn)在端子84上為附加的11.3伏。因此驅(qū)動(dòng)器120能將外部高端通道N晶體管門的電壓提升到59.3伏來保持外部高端通道N晶體管的打開和導(dǎo)電狀態(tài)。如果外部高端通道N晶體管被關(guān)閉，那么驅(qū)動(dòng)器120會(huì)將外部高端通道N晶體管門電壓降到48伏。48伏VIN值和12伏VP值僅為示例。相應(yīng)地，可用驅(qū)動(dòng)器120來帶動(dòng)外部高端通道N晶體管門上的信號(hào)電平，其中高電平為端子84上的電壓，低電平為端子86上的電壓。
[0063]驅(qū)動(dòng)器管理邏輯單元19的低端驅(qū)動(dòng)器電路93-95與高端驅(qū)動(dòng)器電路構(gòu)造相似，除了低端驅(qū)動(dòng)器電路93-95，其既不包括電平轉(zhuǎn)換電路(例如電平轉(zhuǎn)換電路118)也沒有引導(dǎo)高低端子(例如端子84和86)。由低端驅(qū)動(dòng)器帶動(dòng)的電壓水平在高電平時(shí)為12伏VP電壓，在低電平時(shí)為地電勢(shì)。
[0064]故障保護(hù)電路99由數(shù)個(gè)相關(guān)的配置比特控制。這些比特可由處理器32經(jīng)由標(biāo)準(zhǔn)總線24刻寫。到故障保護(hù)電路的兩條輸入引線被硬連接到標(biāo)準(zhǔn)總線的兩個(gè)專門的故障保護(hù)導(dǎo)線FAULT[0-1]上。配置比特的值決定了在FAULT[0-1]信號(hào)時(shí)默認(rèn)保護(hù)電路執(zhí)行的邏輯函數(shù)，來產(chǎn)生每一個(gè)ENHS和ENLS輸出信號(hào)。盡管圖4B中所示的配置比特符號(hào)分散在邏輯單元中，但這僅為圖示方便之用。配置比特是配置寄存器29的比特。
[0065]電源管理邏輯單元
[0066]圖4C是電源管理邏輯單元20的簡(jiǎn)化圖?？赏ㄟ^操作電源管理單元20從所選的多個(gè)給定應(yīng)用中可用的不同外部電源中的一個(gè)來獲得功率。例如，這樣一個(gè)外部電源可能是一個(gè)48伏的鉛酸電池或鋰電池，太陽(yáng)能電池陣列，如標(biāo)準(zhǔn)110伏墻面交流電這樣的交流電源，或如外部5伏直流墻面幅接頭這樣的外部電源輸出。電源管理邏輯單元從外部電源那里獲得供電，并提供輸出電壓來滿足所有MTPMIC2的所有用電需求以及整個(gè)電路10的用電需求。為獲得這樣的靈活性，電源管理邏輯單元120包括一組被稱為可配置開關(guān)電源脈寬調(diào)制器(CSPSPWM)的可配置脈寬調(diào)制器組件122。CSPSPWM122和少數(shù)選擇外部組件(MTPMIC2外部)一起，可以不同的方式予以配置，成為一個(gè)降壓轉(zhuǎn)換器，或最高可接收400伏的高壓降壓轉(zhuǎn)換器，或一個(gè)反馳式轉(zhuǎn)換器，或一個(gè)升壓轉(zhuǎn)換器。
[0067]CSPSPWM122包括一個(gè)小型的低輸出電流內(nèi)部線性穩(wěn)壓器123。這一內(nèi)部線性穩(wěn)壓器123通過端子VHM124接收未經(jīng)穩(wěn)壓的電壓，并輸出一個(gè)經(jīng)過調(diào)整的4.5伏直流電。內(nèi)部穩(wěn)壓器123不包括小型電容，但因?yàn)榉€(wěn)壓器123最大僅輸出一毫安的電流，因此線性穩(wěn)壓器的電容可由芯片提供。在穩(wěn)壓器輸出引線125到CSPSPWM122其他電路間的連接沒有圖示，但內(nèi)部穩(wěn)壓器123被用來為CSPSPWM122的剩余部分供電。
[0068]內(nèi)部RC振蕩器126生成4MHz信號(hào)。這一 4MHz信號(hào)被可編程分配器127分配后，產(chǎn)生一個(gè)啟動(dòng)CSPSPWM122信號(hào)輸出每次脈沖的輸出矩形波數(shù)字信號(hào)?？删幊谭峙淦?27的信號(hào)輸出頻率可選擇如下:12.5kHz, 50kHz, 100kHz, 200kHz和400kHz。通過導(dǎo)線166接收的可編程配置比特決定了如果導(dǎo)線165上的第三個(gè)控制比特是數(shù)字邏輯低電平，那么50kHz, 100kHz, 200kHz和400kHz中的哪一個(gè)將被輸出。如果導(dǎo)線165上的第三個(gè)控制比特是數(shù)字邏輯高電平，那么可編程分配器127會(huì)輸出一個(gè)12.5KHZ的矩形波。
[0069]在主外部開關(guān)的每次脈沖期間，通過主外部開關(guān)的電流增加。電流檢測(cè)端子129通過衡量經(jīng)由外部電流檢測(cè)電阻的電壓落差被用來檢測(cè)這一增加電流的大小。這一外部電流檢測(cè)電阻位于主開關(guān)的電流路徑中。根據(jù)電源管理邏輯單元所屬的開關(guān)電源類型，由CSM端子129執(zhí)行的電流檢測(cè)功能為高端電流檢測(cè)或低端電流檢測(cè)。CSM模式檢測(cè)模塊130接收CSM端子129上的電壓并從這一電壓來決定CSM端子是否連在高端電流檢測(cè)配置或是低端電流檢測(cè)配置中。圖16是更為詳細(xì)的CSM模式檢測(cè)模塊10的電路圖。當(dāng)外部開關(guān)受端子156控制關(guān)閉時(shí)，CSM模式檢測(cè)模塊130通過檢測(cè)CSM電壓來工作。當(dāng)外部開關(guān)被控制要關(guān)閉時(shí)，如果CSM電壓小于0.5伏，那么CSM模式檢測(cè)模塊130會(huì)決定連接電源管理邏輯單元來要求低端電流檢測(cè)，否則如果當(dāng)外部開關(guān)受控制要關(guān)閉時(shí)，CSM電壓高于0.5伏，那么CSM模式檢測(cè)模塊130決定連接電源管理邏輯單元以要求高端電流檢測(cè)。如果CSM模式檢測(cè)模塊130檢測(cè)到高端電流檢測(cè)要求，那么CSM模式檢測(cè)模塊130會(huì)控制開關(guān)131將來自端子VP132的電壓和放大器133輸入引線的反轉(zhuǎn)電壓相耦合，從而讓放大器133放大端子CSM電壓和端子Vpdianya間的差分。如果CSM模式檢測(cè)模塊130檢測(cè)到低端電流檢測(cè)需求，那么CSM模式檢測(cè)模塊130會(huì)控制開關(guān)131將來自端子157的地電勢(shì)和放大器133輸入引線的反轉(zhuǎn)電壓相耦合從而讓放大器133放大端子CSM和接地間的電壓差。在這一例子中，展示了用于反相輸入的單個(gè)放大器133和選擇信號(hào)，但這一操作也可通過分開的用于高端電流電測(cè)和低端電流檢測(cè)的專屬放大器(未展示)與其由CSM模式檢測(cè)模塊130所選擇的輸出來實(shí)現(xiàn)。
[0070]當(dāng)整個(gè)開關(guān)電源(CSPSPWM，驅(qū)動(dòng)器，以及外部組件)運(yùn)行時(shí)，且當(dāng)電源的主外部開關(guān)在一個(gè)脈沖過程中處于開啟狀態(tài)時(shí)，由放大器133輸出的被放大的電流檢測(cè)信號(hào)134會(huì)增加直到其超過節(jié)點(diǎn)136上誤差信號(hào)135的幅度為止。當(dāng)被放大的電流檢測(cè)信號(hào)134超過這一水平，比較器137會(huì)把它的輸出信號(hào)電平從低數(shù)字電平切換到高數(shù)字電平。這一高數(shù)字電平信號(hào)經(jīng)由開關(guān)138并重新設(shè)置觸發(fā)器(flip-flip) 139從而終止上脈沖。終止上脈沖可關(guān)掉外部主開關(guān)。
[0071]由整個(gè)電源產(chǎn)生的主電源輸出電壓VP出現(xiàn)在端子VP132上。如果端子VP132上的電壓越高，那么需要用電就越少，而如果端子VP132的電壓檢測(cè)器較低，那么就需要更多電力。相應(yīng)地，端子VP132 (由可編程阻抗電壓分配器FB140分配)上的電壓和參考電壓(如
1.2伏帶隙電壓發(fā)生器141輸出)間的電壓差被誤差放大器141放大，從而在節(jié)點(diǎn)136上生成一個(gè)模擬誤差信號(hào)135。在開關(guān)電源運(yùn)行時(shí)，如需要更多電力，那么模擬誤差信號(hào)135電壓上升，如需要減少電力供應(yīng)，則其電壓下降。如誤差信號(hào)135電壓升高，那么在開關(guān)周期過程中，節(jié)點(diǎn)143上升高的電流檢測(cè)輸出信號(hào)124將導(dǎo)致主開關(guān)上的上脈沖，使其在之后終止，如誤差信號(hào)135電壓降低，那么節(jié)點(diǎn)143上的電流檢測(cè)輸出信號(hào)134將導(dǎo)致主外部開關(guān)上的上脈沖，使其先行終止。
[0072]CSM端子129上的信號(hào)只有在當(dāng)端子132上的電壓VP大于4.3伏，出于電流檢測(cè)的目的時(shí)才被認(rèn)為是有效的。在電源啟動(dòng)模式下，當(dāng)電壓VP處于上升過程，且小于4.3伏時(shí)，CSM檢測(cè)電路不會(huì)被用來終止上脈沖但脈寬調(diào)制電路會(huì)在一個(gè)固定12.5KHZde低轉(zhuǎn)換頻率的安全模式下運(yùn)行，這一模式的脈沖寬度為固定的0.8微秒。在這一啟動(dòng)模式下，不需要也不使用電流檢測(cè)，但電源的功率輸出能力會(huì)大大降低。啟動(dòng)電路144包括一個(gè)將電壓VP和4.3伏VL0CK0UT電壓相比較的比較器145。如果電壓VP低于4.3伏，那么比較器145會(huì)將節(jié)點(diǎn)146上的電壓水平變?yōu)閿?shù)字低電平，從而控制分配器127，使其輸出一個(gè)12.5KHZ的方波信號(hào)。另外，比較器145的數(shù)字低電平輸出會(huì)將開關(guān)138置于向上的位置。在向上的位置下，固延元件147的輸出在0.8微秒的固延期后終止上脈沖。
[0073]當(dāng)電源運(yùn)行在安全啟動(dòng)模式下時(shí)，電壓VP周期循環(huán)上升。一旦電壓VP上升到超過4.3伏時(shí)，脈寬調(diào)節(jié)器就會(huì)進(jìn)入電源正常模式。比較器145在節(jié)點(diǎn)146上輸出一個(gè)高電平，使得開關(guān)138置于向下的位置，從而讓電流檢測(cè)電路130和133終止上脈沖。節(jié)點(diǎn)146上的高數(shù)字電平停止讓對(duì)分配器127的控制，使其不再輸出12.5KHZ低頻信號(hào)。因此分配器127輸出一個(gè)由導(dǎo)體166上的兩個(gè)可編程配置比特決定的較高轉(zhuǎn)換頻率的規(guī)則矩形波。
[0074]電源運(yùn)行使得線性穩(wěn)壓器148通過VP端子132獲得VP輸出電壓。通過VP供電電壓，線性穩(wěn)壓器148生成一個(gè)5.0伏直流電壓VSYS。電壓VSYS依次給其他三個(gè)線性穩(wěn)壓器149-151供電。這些線性穩(wěn)壓器149-151在導(dǎo)線152-154上分別輸出調(diào)節(jié)電壓1.8伏VCORE, 5.00伏VDD10，以及3.3伏VDDA。導(dǎo)線152上的1.8伏VCORE電壓為包括處理器32的M⑶/ADC邏輯單元的數(shù)字邏輯部分供電。一旦處理器32通電并自這一 1.8伏VCORE電源起運(yùn)行，那么處理器32就可將配置信息寫回到電源管理邏輯單元120的配置寄存器27中來更改CSPSPWM122的運(yùn)行。
[0075]一個(gè)可編程驅(qū)動(dòng)器155接收CSPSPWM122的信號(hào)輸出(如圖示例觸發(fā)器139的輸出)并帶動(dòng)驅(qū)動(dòng)器端子DRM156。如果提供給驅(qū)動(dòng)器155的信號(hào)是高數(shù)字邏輯，那么驅(qū)動(dòng)器155就在VHM端子124上輸出電壓到DRM端子156。這樣相應(yīng)打開外部開關(guān)。如果，從另一方面來說，提供給驅(qū)動(dòng)器155的信號(hào)是一個(gè)低數(shù)字邏輯信號(hào)，那么驅(qū)動(dòng)器155就向接地端子157輸出電壓到DRM端子145。這樣就相應(yīng)關(guān)閉了外部開關(guān)。
[0076]在第一種驅(qū)動(dòng)模式下，驅(qū)動(dòng)器155或者將DRM端子156變?yōu)榈仉妱?shì)來關(guān)閉外部主開關(guān)，或?qū)RM端子156變?yōu)閂HM電壓來打開外部開關(guān)。通過打開通道P場(chǎng)效應(yīng)晶體管158和關(guān)閉通道N場(chǎng)效應(yīng)晶體管159可讓DRM端子獲得VHM端子上的電壓。通過關(guān)閉通道P場(chǎng)效應(yīng)晶體管158并打開通道N場(chǎng)效應(yīng)晶體管159可讓DRM端子變?yōu)榈仉妱?shì)。開關(guān)162讓變頻器160的信號(hào)輸出迂回過RC單次觸發(fā)161并直接提供給通道N場(chǎng)效應(yīng)晶體管159的門。因此RC單次觸發(fā)161對(duì)驅(qū)動(dòng)器電路155的輸出沒有影響。
[0077]當(dāng)在某些配置下在高端電流檢測(cè)模式中驅(qū)動(dòng)外部NPN晶體管時(shí)，為了提高效率會(huì)使用第二種驅(qū)動(dòng)模式。在第二種驅(qū)動(dòng)模式中(“脈沖下拉模式”)，驅(qū)動(dòng)器155使DRM端子156上的電壓為VHM電壓，來打開外部主開關(guān)。當(dāng)外部主開關(guān)要被關(guān)閉時(shí)，DRM端子156 —開始有大約250納秒被一下子拉到地電勢(shì)(端子157上的電壓)，隨后DRM端子156不再保持低電平而是處于高阻抗?fàn)顟B(tài)直到外部開關(guān)被再次打開。在高阻抗期間，外部主開關(guān)通過一個(gè)在基座和外部NPN開關(guān)發(fā)射器間耦合的外部電阻來保持關(guān)閉狀態(tài)。不保持外部NPN晶體管基座處于地電勢(shì)能通過阻止不想要的電流流回通過NPN晶體管和流出NPN晶體管集流器來防止電力損耗。250納秒下拉脈沖時(shí)間是由RC單次觸發(fā)161的延遲來決定的。在第二種模式下，開關(guān)162使得變頻器160的輸出通過單次觸發(fā)161與通道N下拉場(chǎng)效應(yīng)晶體管159的門相耦合。驅(qū)動(dòng)器電路155是在第一種驅(qū)動(dòng)模式還是第二種驅(qū)動(dòng)模式下運(yùn)行是由配置寄存器30中的可編程配置比特值的邏輯或以及決定CSPSPWM122是運(yùn)行在低端電流檢測(cè)模式還是高端電流檢測(cè)模塊下的CSM模式檢測(cè)模塊130的輸出來決定的。邏輯或函數(shù)由或門162A提供。
[0078]由誤差放大器142輸出的誤差信號(hào)135是一個(gè)模擬信號(hào),但其最高的可能信號(hào)電平卻受到直流箝位電路163的限制。直流箝位電路163的輸出引線與誤差放大器142的輸出引線相耦合。箝位電路163箝制誤差信號(hào)135的最高信號(hào)可能點(diǎn)評(píng)的電壓水平是可編程的，并通過在一個(gè)8比特MOD數(shù)模轉(zhuǎn)換器(DAC) 164的輸入121上提供8比特輸入值來設(shè)置。MOD DAC164的8比特輸入由處理器32經(jīng)由標(biāo)準(zhǔn)總線24 (或在其他示例中通過處理器局部總線34)來刻寫。如果端子132上的電壓VP對(duì)整體電源來說過低需要調(diào)節(jié)，那么會(huì)控制箝位電路163使得誤差信號(hào)的最大值不超過2.5伏。這樣限制了電源上脈沖過程中每一個(gè)電流脈沖的幅度。頂OD DAC164還能用來有效解除通過誤差放大器142的反饋。這是通過控制MOD DAC164將誤差信號(hào)135壓制到地電勢(shì)從而讓誤差放大器142無(wú)法影響節(jié)點(diǎn)136上的電壓來實(shí)現(xiàn)的。
[0079]另外，IMOD DAC164可被處理器32用來提供數(shù)字反饋回路功率控制例如功率因數(shù)校正或根據(jù)ADC衡量標(biāo)準(zhǔn)對(duì)輸出功率屬性進(jìn)行更加精確的調(diào)節(jié)。為了實(shí)現(xiàn)功率因數(shù)校正電源，流入電源的輸入電流可向上和向下追蹤上升和下降的輸入線電壓。如果電源輸出的輸出電壓高于所需電壓，那么供應(yīng)到負(fù)載的功率就會(huì)減少，而如果輸出電壓低于所需電壓，那么負(fù)載功率就應(yīng)增加。要實(shí)現(xiàn)這類功率因數(shù)校正離不開MCU/ADC邏輯單元。MCU/ADC邏輯單元及其相關(guān)ADC的處理器對(duì)輸入線電壓進(jìn)行測(cè)量，并根據(jù)這些測(cè)量結(jié)果決定線電壓信號(hào)的情況。ADC還對(duì)電源輸出的直流輸出電壓VP進(jìn)行測(cè)量。根據(jù)這些測(cè)量值，處理器32在節(jié)點(diǎn)135上設(shè)置了電流箝位使得當(dāng)輸入線電壓在交流輸入線電壓周期中變化時(shí)，電流箝位也能按比例變化。每隔10微秒，處理器32就通過對(duì)8比特MOD DAC164刻寫來調(diào)節(jié)電流箝位。在這種模式中，處理器32，MOD DAC164以及箝位電路163要著手對(duì)來自反饋電路140和誤差放大器142的控制回路的控制。只要誤差放大器142驅(qū)動(dòng)節(jié)點(diǎn)136的電壓高于箝位電路163在節(jié)點(diǎn)136上的箝制電壓，那么節(jié)點(diǎn)136上的電壓就將由箝位電路163來決定(由處理器32通過MOD DAC164來控制)相應(yīng)地，數(shù)字反饋控制模式中的反饋電路140得以控制使得放大器142的信號(hào)輸出在其最高值以內(nèi)。誤差放大器142的柵高壓輸出高于箝位電路在節(jié)點(diǎn)135上箝制的電壓，因此誤差放大器不會(huì)影響回路工作。反饋電路140被有效的禁用。因此處理器32通過箝163來控制節(jié)點(diǎn)163上的電壓。同樣地，在其他要求精確控制或額外處理輸出功率的一個(gè)屬性或一組屬性的實(shí)施方案中，MCU/ADC邏輯單兀的處理器及其相關(guān)ADC對(duì)輸出功率屬性進(jìn)行測(cè)量并根據(jù)這些測(cè)量值維持對(duì)數(shù)字反饋回路的控制。處理器32在節(jié)點(diǎn)135上設(shè)定了電流箝位使得當(dāng)測(cè)量指標(biāo)低于要求水平時(shí)能提供更大功率，當(dāng)測(cè)量指標(biāo)高于要求水平時(shí)，能降低提供功率。處理器32通過在8比特MOD DAC164的刻寫來定期調(diào)節(jié)電流箝位。
[0080]誤差放大器142有一個(gè)非常高的固定增益，并且還有一個(gè)可編程的跨導(dǎo)8111?？删幊膛渲帽忍?73決定了誤差放大器跨導(dǎo)是gm=luS還是gm=4uS。處理器32可在配置寄存器30中刻寫，并且更改配置比特73的值，由此調(diào)節(jié)誤差放大器跨導(dǎo)并調(diào)節(jié)回路增益帶寬。CCOMP是一個(gè)具有固定電容量的回路補(bǔ)償電容。
[0081]電源管理邏輯單元20的多個(gè)配置比特由參考數(shù)字167-170和173表示。盡管在圖示中這些比特放置在邏輯單元的不同位置，但配置比特都是單獨(dú)的配置寄存器30中的比特。提供迷你板171從而能把振蕩器126的4MHZ輸出信號(hào)提供給MCU/ADC邏輯單元18的迷你板76。
[0082]信號(hào)管理邏輯單元
[0083]圖4D是信號(hào)管理邏輯單元21的簡(jiǎn)化圖。信號(hào)管理邏輯單元21包括四個(gè)事件信號(hào)探測(cè)器電路，三個(gè)差分放大器模擬輸入電路，一個(gè)標(biāo)準(zhǔn)總線的總線片段，以及一個(gè)股長(zhǎng)保護(hù)電路。其中一個(gè)事件信號(hào)探測(cè)器175具體細(xì)節(jié)如圖4D所示。端子176有一個(gè)相關(guān)的可編程I/O模塊177。在這個(gè)例子中，在圖中，端子不是I/O模塊的一部分。處理器32可設(shè)置兩個(gè)經(jīng)由標(biāo)準(zhǔn)總線來控制可編程I/O模塊177的可配置比特。在一種配置中，端子176上的一個(gè)模擬信號(hào)通過導(dǎo)線178傳遞，經(jīng)過多路復(fù)用器179，并通過可編程多路信號(hào)選擇器180，到標(biāo)準(zhǔn)總線24的一個(gè)所選導(dǎo)體商。通常多路信號(hào)選擇器輸出與標(biāo)準(zhǔn)總線的通用數(shù)字導(dǎo)體相連，但在圖4D中沒有足夠的空間來展示通用數(shù)字導(dǎo)體。因此可編程多路信號(hào)選擇器的輸出顯示為與DIN[0-7]耦合。
[0084]在邏輯單元的另一個(gè)配置中，端子176上的一個(gè)模擬信號(hào)通過導(dǎo)體181傳送到比較器182的非反相輸入引線。比較器182有兩個(gè)相關(guān)的配置比特用來設(shè)置磁滯量或讓比較器失效。比較器182的反相輸入引線與一個(gè)可編程門檻電壓一起提供?？删幊涕T檻電壓由信號(hào)事件檢測(cè)器電路的可編程多路信號(hào)選擇器183提供?？删幊潭嗦沸盘?hào)選擇器183的兩個(gè)配置比特由處理器32經(jīng)由標(biāo)準(zhǔn)總線刻寫。可編程多路信號(hào)選擇器183的3根輸入引線與標(biāo)準(zhǔn)總線的三個(gè)AB[0-4]模擬導(dǎo)體相耦合?？删幊潭嗦窂?fù)用器183的第四個(gè)輸入引線相耦合來接收從普通可編程模擬多路復(fù)用器184接收到的可編程電壓。普通可編程模擬多路復(fù)用器184受到處理器32的控制為節(jié)點(diǎn)212提供一個(gè)可選擇的電壓，在多路復(fù)用器183的第四個(gè)輸入引線上提供0.2伏、0.5伏、以及1.25伏電壓。如圖所示，一個(gè)可編程多路復(fù)用器184用于所有四個(gè)信號(hào)事件探測(cè)器電路。比較器182的數(shù)字輸出可通過多路復(fù)用器179和多路信號(hào)選擇器180提供給所選的標(biāo)準(zhǔn)總線的一根導(dǎo)線。
[0085]電阻208在端子176和節(jié)點(diǎn)212間耦合。電阻210在端子344和節(jié)點(diǎn)212間耦合。電路211在端子345和節(jié)點(diǎn)212間耦合。在一種應(yīng)用中，馬達(dá)309的第一個(gè)線圈節(jié)點(diǎn)A341通過外部阻抗電壓分配器與端子345耦合。馬達(dá)的第二個(gè)線圈節(jié)點(diǎn)B342通過外部阻抗電壓分配器與端子344耦合，馬達(dá)的第三個(gè)線圈節(jié)點(diǎn)C343通過外部阻抗電壓分配器與端子176耦合。節(jié)點(diǎn)212上最后產(chǎn)生的電壓說明了馬達(dá)中央節(jié)點(diǎn)346上的電壓。電阻209、210和211的阻抗是一樣的。
[0086]另外，比較器182輸出的信號(hào)被單次觸發(fā)185轉(zhuǎn)換成單次選通信號(hào)。單次觸發(fā)185輸出的脈沖信號(hào)受到多路信號(hào)選擇器186的控制被提供給所選的一個(gè)DIN[0-7]。通常多路信號(hào)選擇器186的輸出與標(biāo)準(zhǔn)總線的一個(gè)通用數(shù)字導(dǎo)體相連。但在圖4D中因?yàn)闆]有足夠的空間，所以沒有顯示通用數(shù)字導(dǎo)體。因此可編程多路信號(hào)選擇器186的輸出顯示為與DIN[0-7]耦合。
[0087]多路信號(hào)選擇器180和186上都有一條輸出引線與迷你板187和188相耦合。舉例來說，這些迷你板中的一個(gè)直接與通向圖4A所示中斷控制器的多路復(fù)用器輸入上的一個(gè)迷你板相耦合。由于這一在信號(hào)事件探測(cè)器電路和中斷控制器間直接的迷你板到迷你板的連接，如果模擬輸入端子176上的模擬信號(hào)被發(fā)現(xiàn)超過比較器182的非反相輸入引線上的可編程門檻電壓，那么比較器182會(huì)生成一個(gè)事件信號(hào)。之后這一事件信號(hào)通過一個(gè)迷你板被提供給終端控制器來中斷處理器。
[0088]三個(gè)差分放大器模擬輸入電路如圖所示，位于圖4D的底部。包括迷你輸入端子190和191在內(nèi)的上層差分放大器模擬輸入電路189描述如下。每一個(gè)模擬輸入端子都與一個(gè)相關(guān)的可編程I/O模塊192、193相耦合。如上所述，每一個(gè)可編程I/O模塊連接著事件探測(cè)器電路，都允許在其相關(guān)端子上的模擬信號(hào)與導(dǎo)體耦合，并通過多路信號(hào)選擇器傳送到標(biāo)準(zhǔn)總線的一個(gè)可編程導(dǎo)體上。與多路信號(hào)選擇器的輸出引線相耦合的標(biāo)準(zhǔn)總線的導(dǎo)體可以不同并可能包括所選AB[0-4]。六個(gè)1:6的多路信號(hào)選擇器194實(shí)際上是雙向多路信號(hào)選擇器，包括通過門，因此模擬信號(hào)可從標(biāo)準(zhǔn)總線傳送到模擬端子，或從模擬端子傳送到標(biāo)準(zhǔn)總線。在信號(hào)管理邏輯單元21的另一個(gè)配置中，I/O模塊192和193可配置為輸入或輸出數(shù)字緩沖，在這時(shí)，六個(gè)1:6的雙向邏輯信號(hào)選擇器194時(shí)與所選DIN[0-7]信號(hào)相耦合的數(shù)字雙向多路信號(hào)選擇器(未展示)。
[0089]如果可編程I/O模塊192和193的配置比特程序不同，那么兩個(gè)端子190和191上的模擬信號(hào)就被傳輸?shù)娇删幊滩罘址糯笃?95的非反相和反相輸入引線上。四個(gè)配置比特用來設(shè)定可編程差分放大器195的增益?？删幊滩罘址糯笃?95的輸出引線與取樣和持保電路196相耦合。當(dāng)取樣和持保電路196取樣時(shí)，可編程差分放大器輸出的模擬信號(hào)被S/H信號(hào)捕捉到導(dǎo)體197上。如上所述，S/Η導(dǎo)體197連接MCU/ADC邏輯單元，通過標(biāo)注總線的專用模擬信號(hào)導(dǎo)線與ADC控制寄存器的S/Η比特相耦合。取樣和保持電路196、198和199輸出的信號(hào)可通過模擬多路復(fù)用器200和多路信號(hào)選擇器201 —個(gè)個(gè)地被傳導(dǎo)到所選的標(biāo)準(zhǔn)總線的模擬導(dǎo)線上。在給出的示例中，這兩條導(dǎo)線時(shí)AB[0-4]導(dǎo)線中的兩條。還有一種選擇，模擬1:3多路信號(hào)選擇器201可在迷你板202上輸出模擬信號(hào)。例如，迷你板202可通過一個(gè)直接迷你板到迷你板的最高的金屬層導(dǎo)體或ADC64的輸入多路復(fù)用器70的輸入引線上連接迷你板77的焊線相耦合。相應(yīng)地，可向ADC64的輸入提供幾條由信號(hào)管理邏輯單元的可編程差分放大器輸出的信號(hào)用來模數(shù)轉(zhuǎn)換的可編程信號(hào)路徑。
[0090]提供的故障檢測(cè)邏輯203以可編程10比特?cái)?shù)模轉(zhuǎn)換器(DAC) 204，3個(gè)比較器205-207以及保護(hù)控制電路208的形式出現(xiàn)。到DAC204的10比特輸入由處理器32經(jīng)由標(biāo)準(zhǔn)總線編程。
[0091 ] 在一個(gè)實(shí)施例中，如果第一個(gè)所選端子上的電壓被檢測(cè)到比第二個(gè)所選端子上電壓高100毫伏，那么保護(hù)控制電路208會(huì)發(fā)出第一個(gè)保護(hù)電平信號(hào)FAULT[0-1]。如果打三個(gè)所選端子上的電壓比第二個(gè)所選段子上的電壓低100毫伏，那么保護(hù)控制電路208會(huì)發(fā)出第二個(gè)保護(hù)電平信號(hào)FAULT [I]。這些保護(hù)信號(hào)FAULT [O]和FAULT [I]被直接從信號(hào)管理邏輯單元175中的保護(hù)控制電路208，經(jīng)由標(biāo)準(zhǔn)總線的FAULT [0-1]導(dǎo)線，傳遞到驅(qū)動(dòng)器管理邏輯單元19，不需要任何軟件處理。三個(gè)比較器205-207的輸出有多個(gè)不同的函數(shù)可被用來決定FAULT[0]和FAULT[1]信號(hào)。通過設(shè)定經(jīng)由總線的配置比特對(duì)所選函數(shù)進(jìn)行編程。盡管如圖4D所示的配置比特符號(hào)遍布邏輯單元，但配置比特都是同一個(gè)配置寄存器31的一部分。
[0092]無(wú)刷電機(jī)控制器應(yīng)用
[0093]圖5是涉及一個(gè)MTPMIC2的無(wú)刷電機(jī)控制器應(yīng)用的系統(tǒng)300的示意圖。圖5A、5B、5C和合在一起構(gòu)成圖5。圖5某種程度上是圖4中所示的MTPMIC2的簡(jiǎn)化電路原理圖。圖5A左下方顯示的是圖5A、5B、5C和是如何用這一方法合在一起的。
[0094]系統(tǒng)300包括MTPMIC2和外部電路組件301-337。電源管理邏輯單元20和外部電路301-337經(jīng)過配置構(gòu)成了步降降壓轉(zhuǎn)換器電源。因圖紙空間有限，電源管理邏輯單元CSPSPWM122部分的一些內(nèi)部細(xì)節(jié)沒有展示。請(qǐng)參見圖4A 了解更多詳情。在圖5的配置中，導(dǎo)線338上的電壓VIN是電池301輸出的直流電壓。VIN的范圍大約從12伏到48伏。在所給示例中，VIN是48伏，電池301是多節(jié)鉛酸電池。NPN雙極晶體管302在步降配置下帶動(dòng)一個(gè)感應(yīng)器306，生成節(jié)點(diǎn)339和端子VP132上的主電壓VP。電阻307是電流檢測(cè)電阻。它在端子CSMl29和端子VP132間耦合。在如圖示例中，電壓VP為12伏。電容308是電源的主要存儲(chǔ)電容。由電源管理邏輯單元產(chǎn)生的電壓VP被用來為其他MTPMIC2邏輯單元供電，并為帶動(dòng)外部電機(jī)309的外部開關(guān)電路313-327供電。電源開關(guān)周期是可編程的，并應(yīng)設(shè)置在約200KHZ到約400KHZ的范圍間。在所示示例中，開關(guān)頻率在啟動(dòng)模式下為
12.5KHZ，在正常運(yùn)行模式下為200KHZ。
[0095]在向系統(tǒng)供電之前，所有MTPMIC2上的電路都不帶電。當(dāng)施加電池電壓VIN時(shí)，內(nèi)部調(diào)制器123開始為電源管理邏輯單元電路提供4.5伏的直流電壓。由于VP電壓低于4.3伏VL0CK0UT電壓，啟動(dòng)控制模塊144會(huì)控制CSPSPWM122的振蕩器/分配器126/127切換到12.5KHZ低頻并保持固定脈寬。這些脈沖寬度短而安全、頻率相對(duì)較低的脈沖用于安全模式中的外部NPN晶體管302。CSM模式檢測(cè)模塊130決定了電流檢測(cè)阻抗在高端電流配置中的耦合。作為回應(yīng)，CSM模式檢測(cè)模塊130輸出一個(gè)數(shù)字信號(hào)，控制開關(guān)131將比較器133的非反相輸入引線與VP端子132相耦合。當(dāng)CSPSPWM122使得NPN晶體管獲得循環(huán)脈沖，存儲(chǔ)電容308上的電壓逐漸增加。當(dāng)啟動(dòng)控制模塊144決定電壓VP高于4.3伏時(shí)，啟動(dòng)控制模塊144就使得電源開始切換到較高的正常模式切換頻率。這一正常模式切換頻率由配置寄存器(如圖3)30中的兩個(gè)配置比特決定。每一個(gè)這樣的比特都包含一個(gè)非易失性單元和一個(gè)易失性單元。當(dāng)電源開起，非易失性單元內(nèi)容被自動(dòng)裝載到易失性單元中。易失性單元內(nèi)容從配置比特輸出來配置相關(guān)電路。正常模式轉(zhuǎn)換頻率在非易失性單元中編程從而當(dāng)電源管理邏輯單元進(jìn)入正常運(yùn)行模式時(shí)，它將切換到事先決定的適當(dāng)?shù)念l率。事先決定的這一配置的頻率通常在200KHZ到400KHZ之間。啟動(dòng)控制模塊144檔檢測(cè)到電壓Vp大于4.3伏時(shí)，還會(huì)控制開關(guān)控制器的反饋回路使得上脈沖的脈寬不再等于一個(gè)固定值，而是根據(jù)電流檢測(cè)電路和反饋電路的控制調(diào)節(jié)。
[0096]端子132上產(chǎn)生的電壓VP被用于功率線性穩(wěn)壓器148-151。外部電容334-337是這些線性穩(wěn)壓器的外部電容。穩(wěn)壓器149輸出的VCORE電壓用來為MCU/ADC邏輯單元18的處理器32供電。來自VCORE穩(wěn)壓器149輸出的功率通過標(biāo)準(zhǔn)總線的導(dǎo)線供應(yīng)給MCU/ADC邏輯單元18的處理器。一旦處理器獲得電壓VC0RE，就開始執(zhí)行存儲(chǔ)在RAM/FLASH38中的程序編碼。這一程序編碼會(huì)讓處理器通過對(duì)標(biāo)準(zhǔn)總線24恰當(dāng)?shù)目虒懀淖冸娫垂芾磉壿媶卧囟ㄅ渲帽忍氐膬?nèi)容。例如，可配置電源管理邏輯單元20使得驅(qū)動(dòng)器155被編程運(yùn)行在脈沖下拉模式中。
[0097]在圖5的電機(jī)控制應(yīng)用中，三個(gè)電機(jī)309的線圈310-312每一個(gè)都和一對(duì)通道N場(chǎng)效應(yīng)晶體管(NFET)相耦合。每一對(duì)都有一個(gè)高端NFET和一個(gè)低端NFET。高端NFET為313-315，低端NFET為316-318。流過電機(jī)的電流包括來自48伏VIN導(dǎo)線338，流過一個(gè)高端NFET，流過一個(gè)線圈，到電機(jī)中央節(jié)點(diǎn)346的電流，以及來自電機(jī)中央節(jié)點(diǎn)346，經(jīng)過另一個(gè)線圈，再經(jīng)過一個(gè)傳導(dǎo)低端NFET，流經(jīng)一個(gè)電流檢測(cè)電阻到接地節(jié)點(diǎn)和接地導(dǎo)線340的電流。電流檢測(cè)阻抗319、320和321如圖與信號(hào)管理邏輯單元21的差分放大器相耦合使得MTPMIC2能夠測(cè)量和檢測(cè)經(jīng)由三個(gè)電流檢測(cè)電阻的壓降。
[0098]每個(gè)高端NFET如圖都和一個(gè)充電二極管和一個(gè)自舉電容相稱合。充電二極管為二極管322、324和326。自舉電容為電容323、325和327。要求們電壓高于48伏VIN電壓來保持高端NFET開起并傳導(dǎo)。自舉電容耦合為端子84、87和90提供大約59.3伏的電壓。端子84、87和90上的這一 59.3伏電壓使得高端驅(qū)動(dòng)器81、82和83能夠帶動(dòng)高端NFET們電壓到59.3伏來打開這些NFET。如上所述自舉電容的運(yùn)行與驅(qū)動(dòng)器管理邏輯單元19的運(yùn)行相聯(lián)系。
[0099]MTPMIC2還耦合檢測(cè)電機(jī)的三個(gè)線圈節(jié)點(diǎn)341-343上的電壓事件。端子176通過阻抗分配器328和329與線圈節(jié)點(diǎn)C343耦合。端子344通過阻抗分配器330和331與線圈節(jié)點(diǎn)B342耦合。端子345通過阻抗分配器332和333與線圈節(jié)點(diǎn)A341耦合。
[0100]LED驅(qū)動(dòng)器應(yīng)用
[0101]圖6為一個(gè)有關(guān)MTPMIC2的LED驅(qū)動(dòng)器應(yīng)用的系統(tǒng)400示意圖。圖6A、6B、6C和6D合在一起構(gòu)成圖6。圖6從某種程度上來說是圖4所示MTPMIC2的簡(jiǎn)化電路原理圖。圖6A的右下角展示了圖6A、6B、6C和6D是如何合在一起的。
[0102]系統(tǒng)400包括MTPMIC2和外部電路組件401-434。電源管理邏輯單元20和外部電路401-434經(jīng)配置構(gòu)成一個(gè)升壓斬波電路。AC輸入401是電源。在所給示例中，AC輸入電源401為標(biāo)準(zhǔn)110伏交流標(biāo)準(zhǔn)家用墻面電源。110VAC是由二極管電橋402矯正的完整波。矯正信號(hào)經(jīng)存儲(chǔ)電容403變得平和從而在節(jié)點(diǎn)435上呈現(xiàn)一個(gè)粗糙滯留輸入電壓。FET408經(jīng)耦合通過變壓器411的主線圈從VIN節(jié)點(diǎn)435上拉動(dòng)電流脈沖。電阻409是電流檢測(cè)阻抗，在端子CSM129和端子VP132間耦合。第一個(gè)二級(jí)線圈436和第二個(gè)二級(jí)線圈437與矯正二極管412和413以及存儲(chǔ)電容414和415在端子Vpl32上產(chǎn)生主輸出電壓VP。第一個(gè)二級(jí)線圈(上面一個(gè))在FET開啟時(shí)輸出電力，為電容414充電，而第二個(gè)二級(jí)線圈(下面一個(gè))在發(fā)ET關(guān)閉時(shí)輸出電力為電容415充電。電容414和415的電壓合在一起構(gòu)成主輸出電壓VP。在這一示例中，VP是12伏。矯正二極管405和存儲(chǔ)電容404在節(jié)點(diǎn)436上輸出一個(gè)直流高壓VBUS。在這一示例中，VBUS等于直流400伏。
[0103]CSM模式檢測(cè)模塊130在FET408關(guān)閉時(shí)檢測(cè)CSM電壓。在圖6的拓?fù)鋱D中，當(dāng)FET關(guān)閉時(shí)，因?yàn)殡妷篊SM低于0.5伏，所以CSM模式檢測(cè)模塊130檢測(cè)到一個(gè)低端電流檢測(cè)配置并控制開關(guān)131為比較器133的非反相輸入引線提供一個(gè)低電勢(shì)。如上所述圖5示例中，當(dāng)啟動(dòng)時(shí)，處理器32和MTPMIC2的其余部分沒有電。內(nèi)部穩(wěn)壓器123和驅(qū)動(dòng)器155最初通過電阻406和電容407從VIN電壓獲得啟動(dòng)電壓，直到供電電壓VP高于此時(shí)由VP通過二極管410提供的VHM電壓。從VHM，內(nèi)部穩(wěn)壓器輸出4.5伏直流電為CSPSPWM122電路供電。如上述圖5所述示例，啟動(dòng)控制模塊144檢測(cè)到VP低于4.3伏，作為回應(yīng)，其控制振蕩器開始以12.5KHZde切換低頻切換轉(zhuǎn)換器。上脈沖為固定0.8微秒。FET408在這一安全模式下獲得低頻率短上脈沖的脈沖直到電壓VP達(dá)到4.3伏為止。當(dāng)檢測(cè)到電壓VP大于
4.3伏，那么切換頻率改為正常模式下預(yù)先設(shè)定的切換頻率。在這一升壓配置中，正常模式中的預(yù)先設(shè)定切換頻率比圖5中的步降降壓轉(zhuǎn)換器的頻率低，通常約為50KHZ。在正常模式運(yùn)行中，電流檢測(cè)和反饋電路被用來調(diào)節(jié)上脈沖的脈寬。
[0104]升壓轉(zhuǎn)換器的一個(gè)目的在于為節(jié)點(diǎn)438提供400伏VBUS直流電壓。這一 400伏直流電壓為標(biāo)準(zhǔn)電壓用來實(shí)現(xiàn)功率因數(shù)校正。來自110VAC電源401的輸入電流用以追蹤110VAC墻電源的110VAC輸入正弦交流電壓波形。大電容404被用來過濾120HZ波形。電容通常規(guī)格為每輸出I功率0.5微法拉。
[0105]一旦電壓VP穩(wěn)定且電源在正常模式下工作，線性穩(wěn)壓器148-151就會(huì)產(chǎn)生電壓VCORE并將其提供給MCU/ADC中的處理器32。在圖5所示實(shí)施例中，一旦向處理器供電，它就開始執(zhí)行存儲(chǔ)在RAM/FLASH中的程序編碼。在軟件的控制下，處理器能通過經(jīng)由標(biāo)準(zhǔn)總線24在電源管理邏輯單元20的配置寄存器30刻寫來對(duì)電源管理邏輯電源20進(jìn)行重新配置。例如，刻寫配置寄存器30從而讓驅(qū)動(dòng)器155的特殊脈沖下拉模式失效。相應(yīng)地，圖6中的驅(qū)動(dòng)器155或者將端子DRM156上的電壓帶到端子124上的VHM電壓，或者將其變?yōu)槎俗覩ND157上的地電勢(shì)。驅(qū)動(dòng)器155在短短的150納秒為DRM端子推到地電勢(shì)后不會(huì)把DRM端子變?yōu)楦咦杩範(fàn)顟B(tài)。
[0106]在圖6所給示例中，升壓轉(zhuǎn)換器得到了功率因數(shù)校正，處理器32經(jīng)由標(biāo)準(zhǔn)總線刻寫配置信息對(duì)電源管理邏輯單元中的配置寄存器30編程，從而反饋電路FB140讓放大器142變?yōu)檐壐唠娖?。這樣有效禁止了反饋電路FB140影響節(jié)點(diǎn)136上的信號(hào)。處理器32使用一個(gè)包含電阻416和417以及端子439的電壓分配器來檢測(cè)VIN線電壓波形使用ADC。處理器32使用一個(gè)包括電阻418和419以及端子440的電壓分配器來檢測(cè)VBUS電壓使用ADC0根據(jù)這些VIN和VBUS的ADC測(cè)量值，處理器32在110VAC輸入波形的60HZ周期中每隔10微秒調(diào)整MOD DAC164的8比特輸入值，從而讓電源產(chǎn)生的電流跟蹤110VAC正弦波性，來從110VAC墻電源獲得一個(gè)同相功率因數(shù)校正電流。
[0107]有三個(gè)LED燈串432、433和434在步降拓?fù)渲惺怯晒?jié)點(diǎn)438的VBUS供電的。與每隔LED燈串相關(guān)的下拉NFET通過燈串傳導(dǎo)電流脈沖。當(dāng)NFET開啟，通過相關(guān)感應(yīng)器的電流增加，而當(dāng)NFET關(guān)閉，則通過感應(yīng)器的電流減小。NFET的開啟時(shí)間是調(diào)節(jié)脈寬以此來控制通過相關(guān)LED燈串的平均電流。當(dāng)NFET開啟，電流流過LED燈串、流過感應(yīng)器、流過NFET、流過電流檢測(cè)電阻并流到接地導(dǎo)線。在LED燈串426的案例中，電流檢測(cè)電阻是電阻423。信號(hào)管理邏輯單元和ADC的差分放大器被用來檢測(cè)這一電流的幅度。當(dāng)NFET關(guān)閉時(shí)，電流流經(jīng)LED燈串、感應(yīng)器，并流回二極管到VBUS導(dǎo)線438。在所示示例中流經(jīng)LED燈串的平均電流為100毫安。脈寬調(diào)制信號(hào)由MCU/ADC邏輯單元的一個(gè)計(jì)時(shí)器產(chǎn)生。因?yàn)閳D6示例中有三個(gè)LED燈串，因此使用三個(gè)相應(yīng)的計(jì)時(shí)器。
[0108]高壓步降
[0109]圖7是包含MTPMIC2和外部電流組件501-514的系統(tǒng)500的示意圖。電源管理邏輯單元20和外部電路501-514經(jīng)配置構(gòu)成高壓步降電壓轉(zhuǎn)換器。如圖7所示的電源管理邏輯單元20從某種程度來說是圖4中所示的電源管理邏輯單元的簡(jiǎn)化版本。DRM端子156被用來帶動(dòng)一個(gè)外部NPN 二極晶體管508，其作為開關(guān)輪流帶動(dòng)一個(gè)PNP 二極晶體管506。PNP晶體管506打開和關(guān)閉來帶動(dòng)感應(yīng)器512。電阻513是電流檢測(cè)電阻。節(jié)點(diǎn)516上的12伏VP是一個(gè)步降電壓，由節(jié)點(diǎn)515上的高壓矯正交流輸入電壓VIN直接產(chǎn)生。示例中110VAC墻電源的交流輸入電源501，其節(jié)點(diǎn)515上的矯正交流輸入電壓VIN等于150伏。
[0110]返馳
[0111]圖8是包括MTPMIC2以及外部電路組件的系統(tǒng)600的圖標(biāo)。電源管理邏輯單元20和外部電路組件601-613經(jīng)配置構(gòu)成返馳式轉(zhuǎn)換器。CSM模式檢測(cè)模塊130檢測(cè)地段電流檢測(cè)配置。外部場(chǎng)效應(yīng)晶體管606通過打開和關(guān)閉來帶動(dòng)變壓器609的主線圈。在這個(gè)示例中，有兩個(gè)二級(jí)線圈614和615。二級(jí)線圈614提供一個(gè)輸出電壓VIS0，其接地與二級(jí)線圈615的接地分隔開。接地導(dǎo)線616與接地導(dǎo)線617分隔開。二級(jí)線圈615用來提供主供電電壓VP和CSPSPWM122的調(diào)制反饋。如果檢測(cè)到的電壓VP的幅度低于要求大小，那么CSPSPWM122控制晶體管606切換，使它的上脈沖脈寬更長(zhǎng)。如果檢測(cè)到的電壓VP幅度高于要求大小，那么CSPSPWM122控制晶體管606使其上脈沖脈寬縮短。內(nèi)部穩(wěn)壓器123和分配器155最初通過電阻604和電容605接收來自VIN電壓的供電，直到電壓VP上升并高于VHM,在這一點(diǎn)上VHM電壓由VP通過二極管607提供。導(dǎo)線618上的輸出電壓VISO通過二極線圈614和615間的匝數(shù)比與主供電電壓VP相關(guān)。
[0112]使用高端和低端FET的LED驅(qū)動(dòng)
[0113]圖9是包括MTPMIC2和外部電路組件701-724的系統(tǒng)700的示意圖。驅(qū)動(dòng)器管理邏輯單元19和外部電路相耦合來帶動(dòng)LED燈串701-703。這一示例中的每一個(gè)LED燈串都由一個(gè)高端外部NFET和一個(gè)低端外部NFET來帶動(dòng)。例如，LED燈串701的高端NFET是NFET713，LED燈串701的低端NFET是NFET716。使用高端驅(qū)動(dòng)器的自舉激勵(lì)器模式。
[0114]逆奪器H橋
[0115]圖10是包括MTPMIC2和外部電路組件801-812的系統(tǒng)800示意圖，這兩部分合在一起構(gòu)成H橋式逆變器。有幾種方式給電池(未展示)充電。電池為VP節(jié)點(diǎn)813提供電壓VIN0電源管理邏輯單元20與外部組件一起構(gòu)成產(chǎn)生如上所述電壓VP的電源。端子VP132上的電壓Vp也出現(xiàn)在節(jié)點(diǎn)814上。來自電池的直流電壓VIN被逆變器電路轉(zhuǎn)換，在端子815和816之間產(chǎn)生一個(gè)110VAC60赫茲的輸出電壓。通過打開高端NFET801并打開低端NFET804，可以讓電流從節(jié)點(diǎn)813流出向下經(jīng)過變壓器806的主部分818，流到接地節(jié)點(diǎn)和導(dǎo)線817。電流的幅度由調(diào)節(jié)這些外部NFET801和804的脈寬來控制的。NFET開關(guān)頻率為20KHZ?？勺岆娏饕韵喾吹姆较驈墓?jié)點(diǎn)813流經(jīng)傳導(dǎo)高端NFET803，向上流過變壓器806的主部分818，流過低端NFET802，并到接地節(jié)點(diǎn)和導(dǎo)線817。這一相反方向的電流幅度也是由調(diào)制外部NFET803和802的脈寬控制的。電流得到控制使得二極線圈819上出現(xiàn)正弦電壓。參考數(shù)字821表示的是變壓器806的芯。感應(yīng)器807和電容808合在一起構(gòu)成了濾波器，可過濾到二極信號(hào)除需要的60赫茲頻率成分以外的頻率成分。處理器32通過檢測(cè)流經(jīng)電流檢測(cè)電阻805的電流幅度來決定H橋的狀態(tài)，達(dá)到控制的目的。例如，節(jié)電820和817可耦合到信號(hào)管理邏輯單元差分放大器的兩個(gè)輸入端子。處理器32可以通過ADC64檢測(cè)這一電流的幅度并相應(yīng)調(diào)節(jié)H橋的驅(qū)動(dòng)。
[0116]無(wú)線充電器
[0117]圖11是系統(tǒng)900的示意圖，它包括一個(gè)與圖10所示的H橋式充電器電路類似的H橋式充電器電路。與如圖10變壓器806那樣使用帶芯821的變壓器不同，在圖11電路中，充電器的主線圈901和另一個(gè)電子設(shè)備903中的二級(jí)線圈902磁性耦合，但被一道氣隙904分開。感應(yīng)器905和電容906設(shè)定了電路H橋主要端的共振頻率。
[0118]配置比特
[0119]圖12表展示了 MCU/ADC邏輯單元的配置寄存器比特。圖13表展示了驅(qū)動(dòng)器管理邏輯單元的配置比特。圖14表展示了電源管理邏輯單元的配置比特。圖15表展示了信號(hào)管理邏輯單元的配置比特。
[0120]加電和配置方法
[0121]圖17是根據(jù)本發(fā)明創(chuàng)新角度提供的方法1000的流程圖。對(duì)之前無(wú)動(dòng)力的MTPMIC2加電(第1001步)。舉個(gè)例子，電源管理邏輯單元20的CSPSPWM122與外部電路作為開關(guān)電源電路運(yùn)行。CSPSPWM122在啟動(dòng)安全模式下對(duì)開關(guān)電源的外部主開關(guān)施加脈沖，切換頻率為事先決定的固定頻率，脈寬也固定(第1002步)。CSM模式檢測(cè)模塊130決定(第1003步)當(dāng)端子DRM156上的電壓被帶動(dòng)到低電平時(shí)，CSM端子129上的電壓是否高于0.5伏。如果CSM端子129較高，那么會(huì)對(duì)CSPSPWM的電流檢測(cè)電路進(jìn)行配置(第1004步)用作高端電流檢測(cè)。當(dāng)開關(guān)電源被施以脈沖時(shí)，主供電電壓VP上升，直到確定主供電電壓VP(第1005步)高于預(yù)先確定的門檻電壓。.預(yù)先決定的門檻電壓可為例如4.3伏。然后將切換頻率更改到預(yù)先設(shè)定的切換頻率(第1006步)進(jìn)入電源正常運(yùn)行模式。從而線性穩(wěn)壓器被打開(第1007步)。如果所有供電電壓都在適當(dāng)?shù)姆秶畠?nèi)(第1008步)，那么對(duì)MCU/ADC邏輯單元中的處理器加以來自其中一個(gè)線性穩(wěn)壓器的供電電壓輸出(第1009步)。處理器被初始化，然后經(jīng)由標(biāo)準(zhǔn)總線在電源管理邏輯單元的配置寄存器上刻寫配置信息(第1010步)。處理器控制驅(qū)動(dòng)器管理邏輯單元(第1011步)運(yùn)行一個(gè)輸出負(fù)載，并且處理器控制信號(hào)管理邏輯單元來監(jiān)控輸出負(fù)載的狀態(tài)。
[0122]在決定第1003步時(shí)，如果當(dāng)端子DRM處于低電平時(shí)，CSM端子129低于0.5伏，那么CSPSPWM的電流檢測(cè)電路保持低端電流檢測(cè)配置。當(dāng)開關(guān)電源被施以脈沖時(shí),主供電電壓VP上升，直到確定主供電電壓VP (第1012步)高于預(yù)先決定的門檻電壓。預(yù)先決定的門檻電壓可為例如4.3伏。然后切換頻率會(huì)被更改為預(yù)先決定的切換頻率(第1013步)進(jìn)入電源正常運(yùn)行模式。然后線性穩(wěn)壓器打開(第1014步)。如果所有供電電壓都在適當(dāng)?shù)姆秶鷥?nèi)(第1015步)，那么MCU/ADC邏輯單元的處理器就會(huì)獲得(第1016步)來自其中一個(gè)線性穩(wěn)壓器的供電電壓輸出提供的電力。處理器被初始化，之后經(jīng)由標(biāo)準(zhǔn)總線將配置信息(第1017步)刻寫到電源管理邏輯單元的配置寄存器上。處理器控制驅(qū)動(dòng)器管理邏輯單元(第1018步)運(yùn)行一個(gè)輸出負(fù)載，同時(shí)處理器控制信號(hào)管理邏輯單元來監(jiān)控輸出負(fù)載的狀態(tài)。
[0123]上述描述是說明性的并沒有限制性。本專利文件具有一般適用性，并不限于上述特定細(xì)節(jié)。在研究了本發(fā)明的公開內(nèi)容后，對(duì)本領(lǐng)域的技術(shù)人員而言，對(duì)本發(fā)明的各種修改、適用性以及不同特性的組合都可能是具有實(shí)踐意義的，因此本發(fā)明的范圍不同通過參考上述描述而定，而應(yīng)通過參考權(quán)利要求的全部范圍來確定。
【權(quán)利要求】
1.一種多模式電源管理集成電路，其特征在于，包括: 一第一電路，包括一可配置切換電源脈寬調(diào)制器，所述可配置切換電源脈寬調(diào)制器作為步降轉(zhuǎn)換器控制器和返馳式轉(zhuǎn)換器控制器運(yùn)行，一驅(qū)動(dòng)器輸出端子，一接收來自可配置切換電源脈寬調(diào)制器的驅(qū)動(dòng)器輸入信號(hào)并將驅(qū)動(dòng)器輸出信號(hào)驅(qū)動(dòng)到所述驅(qū)動(dòng)器輸出端子上的耦合驅(qū)動(dòng)器，一與所述可配置切換電源脈寬調(diào)制器的誤差放大器耦合的供電端子，以及一配置寄存器，其中存放在所述配置寄存器中的配置信息決定了可配置切換電源脈寬調(diào)制器的配置； 一存儲(chǔ)器，以及 一用來讀取所述存儲(chǔ)器并執(zhí)行所述存儲(chǔ)器中存儲(chǔ)指令的處理器，其中所述處理器的電力由所述第一電路的可配置切換電源脈寬調(diào)制器運(yùn)行產(chǎn)生，所述處理器向第一電路中的配置寄存器中寫入從而對(duì)可配置切換電源脈寬調(diào)制器進(jìn)行配置。
2.如權(quán)利要求1所述的多模式電源管理集成電路，其特征在于，還包括: 一第二電路，其包含一差分放大器以及一為差分放大器提供配置信息的配置寄存器，所述差分放大器的一個(gè)輸出經(jīng)編程耦合，為所述集成電路的模數(shù)轉(zhuǎn)換器提供模擬信號(hào)；所述第一電路是第一邏輯單元的一部分，所述第二電路是第二邏輯電路的一部分，所述處理器經(jīng)由一標(biāo)準(zhǔn)總線在所述第二邏輯單元的配置寄存器上寫入。
3.如權(quán)利要求1所述的多模式電源管理集成電路，其特征在于，所述可配置切換電源脈寬調(diào)制器還包括一電流感測(cè)模式檢測(cè)電路，用于決定一外部電流感測(cè)電路至所述集成電路的配置。
4.如權(quán)利要求1中所述的多模式電源管理集成電路，其特征在于，所述集成電路運(yùn)行于啟動(dòng)模式或正常運(yùn)行模式；當(dāng)所述集成電路在所述啟動(dòng)模式下運(yùn)行時(shí)，所述處理器沒有獲得完全電壓，所述可配置切換電源脈寬調(diào)制器控制電源切換在第一切換頻率；當(dāng)所述集成電路在所述正常模式下運(yùn)行時(shí)，所述處理器獲得由電源供電的完全電壓，所述可配置切換電源脈寬調(diào)制器控制電源切換在-比第一切換頻率高的第二切換頻率。
5.如權(quán)利要求1中所述的多模式電源管理集成電路，其特征在于，所述第一電路的驅(qū)動(dòng)器可配置運(yùn)行在一脈沖下拉模式下，并且所述第一電路的配置寄存器中的配置信息決定了驅(qū)動(dòng)器是否運(yùn)行在所述脈沖下拉模式。
6.如權(quán)利要求1中所述的多模式電源管理集成電路，其特征在于，所述第一電路還包含一個(gè)電流感測(cè)端子，所述可配置切換電源脈寬調(diào)制器包括電流感測(cè)檢測(cè)電路，用來檢測(cè)所述電流感測(cè)端子是否在低端電流感測(cè)配置中耦合。
7.如權(quán)利要求1中所述的多模式電源管理集成電路，其特征在于，所述可配置切換電源脈寬調(diào)制器在一固定切換頻率和固定脈寬模式下運(yùn)行，在所述固定切換頻率和固定脈寬模式下，所述驅(qū)動(dòng)器輸出端子的脈沖被驅(qū)動(dòng)具有固定頻率和固定脈寬。
8.如權(quán)利要求1中所述的多模式電源管理集成電路，其特征在于，所述第一電路還包含一高壓端子，所述驅(qū)動(dòng)器通過將所述驅(qū)動(dòng)器輸出端子與所述高壓端子耦合，來帶動(dòng)所述驅(qū)動(dòng)器輸出端子達(dá)到高電壓。
9.如權(quán)利要求1中所述的多模式電源管理集成電路，其特征在于，所述可配置切換電源脈寬調(diào)制器具有一可編切換換頻率，所述可編程切換頻率由存儲(chǔ)在所述第一電路中的配置寄存器里面的配置信息決定。
10.如權(quán)利要求1中所述的多模式電源管理集成電路，其特征在于，所述可配置切換電源脈寬調(diào)制器包含一可編程分壓器，其中可編程分壓器的一個(gè)輸出與電源端子耦合，所述可編程分壓器的一個(gè)輸出與所述可配置切換電源脈寬調(diào)制器的誤差放大器耦合，所述可編程分壓器由存儲(chǔ)在所述第一電路中的配置寄存器里的配置信息控制。
11.如權(quán)利要求1中所述的多模式電源管理集成電路，其特征在于，所述可配置切換電源脈寬調(diào)制器還包含一線性穩(wěn)壓器電路，所述線性穩(wěn)壓器電路的一個(gè)輸出與電源端子耦口 O
12.如權(quán)利要求1中所述的多模式電源管理集成電路，其特征在于，所述可配置切換電源脈寬調(diào)制器經(jīng)配置，通過誤差放大器或數(shù)模轉(zhuǎn)換器輸出對(duì)回饋信號(hào)作出響應(yīng)，所述處理器通過寫入數(shù)值來控制所述數(shù)模轉(zhuǎn)換器，從而讓所述數(shù)模轉(zhuǎn)換器的輸入引線上呈現(xiàn)所述數(shù)值。
13.如權(quán)利要求1中所述的多模式電源管理集成電路，其特征在于，所述驅(qū)動(dòng)器輸出端子與NPN晶體管基座耦合，所述NPN晶體管位于集成電路以外，所述NPN晶體管和所述可配置切換電源脈寬調(diào)制器構(gòu)成一步降降壓變換器。
14.如權(quán)利要求1中所述的多模式電源管理集成電路，其特征在于，所述驅(qū)動(dòng)器輸出端子與一場(chǎng)效應(yīng)晶體管的門級(jí)耦合，所述場(chǎng)效應(yīng)晶體管位于集成電路以外，所述場(chǎng)效應(yīng)晶體管和所述可配置切換電源脈寬調(diào)制器構(gòu)成一升壓變換器。
15.如權(quán)利要求1中所述的多模式電源管理集成電路，其特征在于，所述驅(qū)動(dòng)器輸出端子與一場(chǎng)效應(yīng)晶體管的門級(jí)耦合，所述場(chǎng)效應(yīng)晶體管位于集成電路外部，所述場(chǎng)效應(yīng)晶體管與所述可配置切換電源脈寬調(diào)制器構(gòu)成一返馳式變換器。
16.如權(quán)利要求1中所述的多模式電源管理集成電路，其特征在于，所述可配置切換電源脈寬調(diào)制器包含一誤差放大器，所述誤差放大器向一個(gè)誤差節(jié)點(diǎn)輸出一個(gè)誤差信號(hào)，所述可配置切換電源脈寬調(diào)制器`還包括一由所述處理器控制的數(shù)模轉(zhuǎn)換器，其作用是更改所述誤差節(jié)點(diǎn)上的電壓。
17.一種多模式電源管理集成電路，其特征在于，包括: 一處理器；以及 一電路，所述電路用于在一開關(guān)電源電路中脈沖寬度調(diào)節(jié)一開關(guān)，從而控制所述開關(guān)電源電路產(chǎn)生一輸出電壓，如果所述開關(guān)電源電路是步降轉(zhuǎn)換器電源，則所述電路作為一步降轉(zhuǎn)換器控制器運(yùn)行，如果所述開關(guān)電源電路是返馳式轉(zhuǎn)換器電源，則所述電路作為一返馳式轉(zhuǎn)換器控制器運(yùn)行，所述開關(guān)位于所述集成電路以外，所述電路根據(jù)所述開關(guān)電源電路的切換結(jié)果為所述處理器供電，所述電路接收通過所述處理器寫入的配置信息。
18.如權(quán)利要求17中所述的多模式電源管理集成電路，其特征在于，所述電路包括: 一可配置開關(guān)電源脈沖調(diào)制器；以及 線性穩(wěn)壓器電路，其具有一與所述可配置切換電源脈寬調(diào)制器耦合的輸入和一與所述處理器I禹合的電壓輸出。
19.如權(quán)利要求17中所述的多模式電源管理集成電路，其特征在于，在一啟動(dòng)模式和一正常運(yùn)行模式中，所述電路用于切換所述開關(guān)電源電路，所述開關(guān)電源電路在所述啟動(dòng)模式中，在切換時(shí)的脈沖具有一固定的脈寬和第一切換頻率，所述開關(guān)電源電路在所述正常運(yùn)行模式下，在切換時(shí)的脈沖具有一調(diào)節(jié)脈寬和第二切換頻率，所述第二切換頻率高于所述第一切換頻率。
【文檔編號(hào)】G06F1/26GK203376685SQ201220668443
【公開日】2014年1月1日 申請(qǐng)日期:2012年12月6日 優(yōu)先權(quán)日:2011年12月13日
【發(fā)明者】黃樹良 申請(qǐng)人:技領(lǐng)半導(dǎo)體(上海)有限公司, 技領(lǐng)半導(dǎo)體股份有限公司