專利名稱：信息處理裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及數(shù)字信息處理領(lǐng)域，尤其涉及一種可復(fù)用的信息處理裝置。
背景技術(shù)：
在計(jì)算機(jī)技術(shù)發(fā)展過(guò)程中，內(nèi)存的存取速度一直比CPU處理速度慢得多，使得CPU的高速處理能力不能充分發(fā)揮，影響整個(gè)計(jì)算機(jī)系統(tǒng)的工作效率。高速緩沖存儲(chǔ)器被用來(lái)緩和CPU和內(nèi)存之間速度不匹配的矛盾。目前采用高速緩沖存儲(chǔ)器技術(shù)已經(jīng)相當(dāng)普遍。高速緩沖存儲(chǔ)器是存在于內(nèi)存與CPU之間的一級(jí)存儲(chǔ)器，由靜態(tài)存儲(chǔ)芯片(SRAM)組成，容量比較小，但它的存取速度卻能與CPU相匹配。根據(jù)程序局部性原理，正在使用的內(nèi)存某一單元鄰近的那些單元將被用到的可能性很大。因而，當(dāng)CPU存取內(nèi)存某一單元時(shí)，計(jì)算機(jī)硬件就自動(dòng)地將包括該單元在內(nèi)的那一組單元內(nèi)容調(diào)入高速緩沖存儲(chǔ)器，CPU即將存取的內(nèi)存單元很可能就在剛剛調(diào)入到高速緩沖存儲(chǔ)器的那一組單元內(nèi)。于是，CPU就可以直接對(duì)高速緩沖存儲(chǔ)器進(jìn)行存取。在整個(gè)處理過(guò)程中，如果CPU絕大多數(shù)存取內(nèi)存的操作能為存取高速緩沖存儲(chǔ)器所代替，計(jì)算機(jī)系統(tǒng)處理速度就能顯著提高。在視頻編解碼過(guò)程中，視頻像素(主要是參考幀像素)需要占用大量?jī)?nèi)存帶寬，是視頻編解碼占用內(nèi)存帶寬最大的部分。現(xiàn)有的視頻編解碼芯片多數(shù)都使用片上高速緩存(Cache)來(lái)存儲(chǔ)參考幀像素，從而降低內(nèi)存帶寬，同時(shí)降低存取延遲。而在3D圖形芯片中，紋理也是占用內(nèi)存帶寬最大的部分?，F(xiàn)有的3D圖形芯片也都采用片上高速紋理緩存來(lái)存儲(chǔ)紋理，從而降低內(nèi)存帶寬，降低存取延遲。但是，發(fā)明人發(fā)現(xiàn):在現(xiàn)有的系統(tǒng)芯片(System-on-a-chip, SoC)中，視頻像素和紋理通常分開(kāi)存儲(chǔ)，需要為視頻編解碼配置一個(gè)片上緩存，同時(shí)為3D紋理再配置另一個(gè)片上緩存，不僅占用了芯片面積，同時(shí)增 加了芯片功耗。公開(kāi)號(hào)為CN101583929A的中國(guó)發(fā)明專利申請(qǐng)中，披露了一種用于多紋理化的動(dòng)態(tài)可配置紋理高速緩沖存儲(chǔ)器，解決了單紋理模式和多紋理模式下的沖突問(wèn)題，但仍未解決紋理數(shù)據(jù)和視頻像素?cái)?shù)據(jù)之間的高速緩存問(wèn)題。

實(shí)用新型內(nèi)容本實(shí)用新型所要解決的技術(shù)問(wèn)題是提供一種能同時(shí)支持視頻像素?cái)?shù)據(jù)和圖形紋理數(shù)據(jù)的高速緩存，從而節(jié)省芯片面積，降低芯片功耗。。為了解決上述問(wèn)題，根據(jù)本實(shí)用新型的一個(gè)方面，提供了一種信息處理裝置，適用于視頻像素?cái)?shù)據(jù)或圖形紋理數(shù)據(jù)的高速緩存，包括:高速緩沖存儲(chǔ)器；由CMOS邏輯電路構(gòu)成的確定類型單元，與外部處理器相連；由CMOS邏輯電路構(gòu)成的確定缺失單元，與所述確定類型單元相連；由CMOS邏輯電路構(gòu)成的讀取單元，與所述確定缺失單元及片外存儲(chǔ)器相連；由CMOS邏輯電路構(gòu)成的填充單元，與所述讀取單元及所述高速緩沖存儲(chǔ)器相連。[0014]在一個(gè)實(shí)施例中，所述信息處理裝置還包括:時(shí)鐘發(fā)生單元；所述高速緩沖存儲(chǔ)器配置成保證每?jī)蓚€(gè)時(shí)鐘周期讀取一個(gè)緩存線的全部視頻像素分量，或者保證每個(gè)時(shí)鐘周期讀取任意四個(gè)彼此相鄰的紋理數(shù)據(jù)。在一個(gè)實(shí)施例中，所述片外存儲(chǔ)器包括:外存儲(chǔ)器、二級(jí)緩沖存儲(chǔ)器中的一種或多種。在一個(gè)實(shí)施例中，所述信息處理裝置還包括:由CMOS邏輯電路構(gòu)成的命令拆分單元，位于所述確定類型單元與所述外部處理器之間。由CMOS邏輯電路構(gòu)成的調(diào)整邊界單元，位于所述確定缺失單元與所述讀取單元以及所述讀取單元與所述填充單元之間。在一個(gè)實(shí)施例中，所述信息處理裝置還包括:由CMOS邏輯電路構(gòu)成的預(yù)取單元，位于所述確定缺失單元與所述讀取單元之間；與所述預(yù)取單元和所述讀取單元相連、用于存儲(chǔ)讀取命令的第一暫存器；與所述預(yù)取單元和所述填充單元相連、用于存儲(chǔ)填充命令的第二暫存器。在一個(gè)實(shí)施例中，所述信息處理裝置還包括:與所述讀取單元、填充單元相連的用于存儲(chǔ)缺失數(shù)據(jù)的第三暫存器。與現(xiàn)有技術(shù)相比，本實(shí)用新型的技術(shù)方案具有以下優(yōu)點(diǎn):本實(shí)用新型設(shè)計(jì) 了一個(gè)統(tǒng)一的高速緩存，能同時(shí)支持視頻編解碼的參考幀像素和3D圖形紋理，相比其他視頻和紋理分開(kāi)存儲(chǔ)的高速緩存，大大節(jié)省了芯片面積和芯片功耗?？蛇x方案中，還設(shè)置了暫存器，用于存儲(chǔ)命令隊(duì)列，通過(guò)提前發(fā)出讀取命令和填充命令的方式，實(shí)現(xiàn)了視頻和紋理預(yù)取及在高速緩存缺失的情況下繼續(xù)發(fā)送命令，實(shí)現(xiàn)非阻塞的高速緩存，提高了高速緩沖存儲(chǔ)器的讀取速度。

圖1為本實(shí)用新型的信息處理裝置第一實(shí)施例的結(jié)構(gòu)示意圖；圖2為本實(shí)用新型的信息處理裝置第二實(shí)施例的結(jié)構(gòu)示意圖；圖3為圖2所示第二實(shí)施例中視頻像素?cái)?shù)據(jù)的數(shù)據(jù)組織形式示意圖；圖4a、4b為圖2所示第二實(shí)施例中圖形紋理數(shù)據(jù)的數(shù)據(jù)組織形式示意圖。
具體實(shí)施方式
在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本實(shí)用新型。但是本實(shí)用新型能夠以很多不同于在此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本實(shí)用新型內(nèi)涵的情況下做類似推廣，因此本實(shí)用新型不受下面公開(kāi)的具體實(shí)施的限制。其次，本實(shí)用新型利用示意圖進(jìn)行詳細(xì)描述，在詳述本實(shí)用新型實(shí)施例時(shí)，為便于說(shuō)明，所述示意圖只是實(shí)例，其在此不應(yīng)限制本實(shí)用新型保護(hù)的范圍。為了解決背景技術(shù)中的技術(shù)問(wèn)題，發(fā)明人發(fā)現(xiàn):在系統(tǒng)芯片中，視頻編解碼和3D圖形處理并不會(huì)同時(shí)發(fā)生，以智能手機(jī)為例:操作者不會(huì)同時(shí)觀看影片和打游戲。因此可以設(shè)計(jì)一個(gè)統(tǒng)一的高速緩存，同時(shí)支持視頻編解碼的參考幀像素和3D圖形紋理。在進(jìn)行視頻編解碼處理時(shí)，該高速緩存作為視頻像素高速緩沖存儲(chǔ)器，而在進(jìn)行3D圖形處理時(shí)，該高速緩存又可作為紋理高速緩沖存儲(chǔ)器。通過(guò)可復(fù)用的高速緩存，可大大節(jié)省芯片面積，同時(shí)降低了芯片功耗。因此，本實(shí)用新型提供了一種信息處理裝置，適用于視頻像素?cái)?shù)據(jù)或圖形紋理數(shù)據(jù)的高速緩存。圖1為本實(shí)用新型的信息處理裝置第一實(shí)施例的結(jié)構(gòu)示意圖。如圖1所示，本實(shí)施例包括:高速緩存存儲(chǔ)器Cache、確定類型單元Ul1、確定缺失單元U12、讀取單元U13、填充單元U14，用于根據(jù)所述外部處理器(圖未示)發(fā)出的外部讀取命令cmd，從片外存儲(chǔ)器L2Cache中讀入待讀取數(shù)據(jù)在高速緩沖存儲(chǔ)器Cache中的缺失數(shù)據(jù)，按照特定數(shù)據(jù)組織形式填充所述高速緩沖存儲(chǔ)器Cache，所述高速緩沖存儲(chǔ)器Cache按照時(shí)鐘CLK節(jié)奏發(fā)送對(duì)應(yīng)數(shù)據(jù)至外部處理器(圖未示)。所述高速緩存存儲(chǔ)器Cache用于存儲(chǔ)特定數(shù)據(jù)組織形式的視頻像素?cái)?shù)據(jù)或圖形紋理數(shù)據(jù)。具體地，所述視頻像素?cái)?shù)據(jù)的特定數(shù)據(jù)組織形式包括:保證每?jī)蓚€(gè)時(shí)鐘周期讀取一個(gè)緩存線的全部視頻像素分量。進(jìn)一步地，所述視頻像素?cái)?shù)據(jù)為YUV格式。所述保證每?jī)蓚€(gè)時(shí)鐘周期讀取一個(gè)緩存線的全部視頻像素分量包括:保證一個(gè)時(shí)鐘周期讀取一個(gè)緩沖線的全部Y分量，下一個(gè)時(shí)鐘周期讀取所述緩沖線的全部U、V、A分量。所述圖形紋理數(shù)據(jù)的特定數(shù)據(jù)組織形式包括:保證每個(gè)時(shí)鐘周期讀取任意四個(gè)彼此相鄰的紋理。所述圖形紋理數(shù)據(jù)為RGBA格式。需要說(shuō)明的是，所述外部處理器可以是任何需要配置高速緩沖存儲(chǔ)器的系統(tǒng)級(jí)芯片，比如:圖形運(yùn)算單元(Graphics Processing Unit,GPU)、視頻編解碼器(video codec)、圖像數(shù)據(jù)處理器(Image Si gnal Processor, ISP)等,本實(shí)用新型對(duì)此不作具體限定。需要說(shuō)明的是，本實(shí)施例中的片外存儲(chǔ)器L2Cache為二級(jí)緩沖存儲(chǔ)器，但本實(shí)用新型對(duì)此不作具體限定，在其他實(shí)施例中，片外存儲(chǔ)器還可以是外存儲(chǔ)器。具體地，確定類型單元U11，由CMOS邏輯電路構(gòu)成，與外部處理器(圖未示)相連，用于接收所述外部處理器發(fā)出的外部命令cmd，獲取待讀取數(shù)據(jù)信息，確定所述待讀取數(shù)據(jù)的為視頻像素?cái)?shù)據(jù)或圖形紋理數(shù)據(jù)。具體地，所述待讀取數(shù)據(jù)信息包括:待讀取數(shù)據(jù)的數(shù)據(jù)類型、待讀取數(shù)據(jù)的地址、待讀取數(shù)據(jù)的容量。確定缺失單元U12，由CMOS邏輯電路構(gòu)成，與高速緩沖標(biāo)志寄存器Cache Tag和所述確定類型單元Ull相連，用于根據(jù)所述待讀取數(shù)據(jù)信息及高速緩沖存儲(chǔ)器標(biāo)志信息，確定所述待讀取數(shù)據(jù)在所述高速緩沖存儲(chǔ)器Cache中的缺失數(shù)據(jù)。讀取單元U13，由CMOS邏輯電路構(gòu)成，與所述確定缺失單元U12相連和片外存儲(chǔ)器L2Cache相連,用于從片外存儲(chǔ)器L2Cache中讀入所述缺失數(shù)據(jù)。填充單元U14，由CMOS邏輯電路構(gòu)成，與所述讀取單元U13和高速緩沖存儲(chǔ)器Cache相連，用于將所述缺失數(shù)據(jù)按照對(duì)應(yīng)的數(shù)據(jù)組織形式填充所述高速緩沖存儲(chǔ)器Cache0本實(shí)施例中的高速緩存既可以作為視頻編解碼器的高速緩存，也可以作為3D圖形芯片的高速緩存，因此本實(shí)施例的信息處理裝置占用芯片面積更小，所需芯片功耗更低。圖2為本實(shí)用新型的信息處理裝置第二實(shí)施例的結(jié)構(gòu)示意圖。與前一實(shí)施例相同的部分，此處不再贅述。與前一實(shí)施例不同的是，本實(shí)施例的高速緩存除了可以復(fù)用之外，還可通過(guò)配置暫存器實(shí)現(xiàn)了預(yù)取命令，從而避免高速緩存的阻塞。如圖2所示，本實(shí)施例包括:高速緩沖存儲(chǔ)器Cache、確定類型單元U201、確定缺失單元U202、讀取單元U203、填充單元U204、命令拆分單元U205、預(yù)取單元U206、調(diào)整邊界單元U207、第一暫存器U208、第二暫存器U209、第三暫存器U210。所述高速緩存存儲(chǔ)器Cache用于存儲(chǔ)特定數(shù)據(jù)組織形式的視頻像素?cái)?shù)據(jù)或圖形紋理數(shù)據(jù)。確定類型單元U201，由CMOS邏輯電路構(gòu)成，與外部處理器(圖未示)相連，用于接收所述外部處理器發(fā)出的外部命令cmd，獲取待讀取數(shù)據(jù)信息，確定所述待讀取數(shù)據(jù)的為視頻像素?cái)?shù)據(jù)或圖形紋理數(shù)據(jù)。命令拆分單元U205，由CMOS邏輯電路構(gòu)成，與所述確定類型單元U201相連，用于在待讀取數(shù)據(jù)的類型為視頻像素?cái)?shù)據(jù)時(shí)，將待讀取數(shù)據(jù)按照高速緩沖存儲(chǔ)器的容量，拆分為一個(gè)或多個(gè)內(nèi)部命令。確定缺失單元U202，由CMOS邏輯電路構(gòu)成，與高速緩沖標(biāo)志寄存器Cache Tag、所述確定類型單元U201、所述命令拆分單元U205相連，用于根據(jù)所述待讀取數(shù)據(jù)信息及高速緩沖存儲(chǔ)器標(biāo)志信息，確定所述待讀取數(shù)據(jù)在所述高速緩沖存儲(chǔ)器Cache中的缺失數(shù)據(jù)。預(yù)取單元U206，由CMOS邏輯電路構(gòu)成，與所述確定缺失單元U202相連，用于將所述缺失數(shù)據(jù)排序，形成讀取命令隊(duì)列Msg fifo和對(duì)應(yīng)的填充命令隊(duì)列ResMsg Queue,以及將按照所述讀取命令序列依次讀入的缺失數(shù)據(jù)排序形成缺失數(shù)據(jù)隊(duì)列Data fifo。第一暫存器U208，與所述預(yù)取單元U206相連，用于存儲(chǔ)所述讀取命令隊(duì)列Msg
f ifoo第二暫存器U28，與所述預(yù)取單元U206相連，用于存儲(chǔ)所述填充命令隊(duì)列ResMsgQueue0讀取單元U203，由CMOS邏輯電路構(gòu)成，與所述第一暫存器U208和片外存儲(chǔ)器L2Cache相連,用于按照所述第一暫存器U208中讀取命令隊(duì)列Msgf ifo中隊(duì)首的讀取命令,從片外存儲(chǔ)器L2 Cache中讀入所述缺失數(shù)據(jù)，將所述缺失數(shù)據(jù)排在所述缺失數(shù)據(jù)隊(duì)列Datafifo的隊(duì)尾。第三暫存器U210，與所述讀取單元U203相連，用于存儲(chǔ)所述缺失數(shù)據(jù)隊(duì)列。調(diào)整邊界單元U207，由CMOS邏輯電路構(gòu)成，與所述預(yù)取單元U206、第一暫存器U208、第三暫存器U210、填充單元U204相連，用于在待讀取數(shù)據(jù)為視頻像素?cái)?shù)據(jù)時(shí)，在從片外存儲(chǔ)器L2 Cache中讀入所述缺失數(shù)據(jù)之前以及將缺失數(shù)據(jù)按照對(duì)應(yīng)的數(shù)據(jù)組織形式填充高速緩沖存儲(chǔ)器Cache之前，調(diào)整像素圖像邊界。填充單元U204，由CMOS邏輯電路構(gòu)成，與所述第二暫存器U209、第三暫存器U210、調(diào)整邊界單元U207和高速緩沖存儲(chǔ)器Cache相連，用于根據(jù)所述第二暫存器U209中填充命令隊(duì)列ResMsg Queue中隊(duì)首的填充命令，將所述第三暫存器U210中缺失數(shù)據(jù)隊(duì)列Datafifo中隊(duì)首的缺失數(shù)據(jù)按照對(duì)應(yīng)的數(shù)據(jù)組織形式填充高速緩沖存儲(chǔ)器Cache。圖3為圖2所示第二實(shí)施例中視頻像素?cái)?shù)據(jù)的數(shù)據(jù)組織形式示意圖。如圖3所示，本實(shí)施例的高速緩存由4個(gè)SRAM存儲(chǔ)陣列(BankAlankD)組成，每個(gè)緩存線(Cacheline)分布于4個(gè)SRAM存儲(chǔ)陣列中。當(dāng)該高速緩沖用于存儲(chǔ)視頻像素?cái)?shù)據(jù)時(shí)，共包括128個(gè)緩存線。本 實(shí)施例的視頻像素的格式是YUVA4202，即:Y分量保持全部精度，U、V分量在橫方向和縱方向做2:1的壓縮，A分量在橫方向做2:1的壓縮，這樣得到的YUVA4202相比原始的YUVA降低了一半的存儲(chǔ)空間，而圖像質(zhì)量影響不大。本實(shí)施例在一個(gè)時(shí)鐘周期讀出一個(gè)Cacheline的全部Y分量(如:entry0的數(shù)據(jù))，在另一個(gè)時(shí)鐘周期讀出該Cacheline的全部U、V、A分量(如:entryl的數(shù)據(jù))。圖4a所示的是圖像紋理數(shù)據(jù)坐標(biāo)的位移矢量示意圖，如圖4a所示,本實(shí)施例中待讀取的紋理數(shù)據(jù)為16 X 4個(gè)紋素。由于3D圖形中的紋理要支持雙線性插值的方式，要求一次性取出四個(gè)彼此相鄰的紋素，因此發(fā)明人規(guī)定了圖形紋理數(shù)據(jù)的數(shù)據(jù)組織形式，以保證每個(gè)時(shí)鐘周期讀取任意四個(gè)彼此相鄰的紋理數(shù)據(jù)。圖4b所示的是圖像紋理數(shù)據(jù)按照所述數(shù)據(jù)組織形式保存于高速緩沖中的示意圖。如圖4b所示，本實(shí)施例的高速緩存仍由4個(gè)SRAM存儲(chǔ)陣列(BankAlankD)組成，每個(gè)緩存線(Cacheline)分布于4個(gè)SRAM存儲(chǔ)陣列中。當(dāng)該高速緩沖用于存儲(chǔ)視頻像素?cái)?shù)據(jù)時(shí)，共包括64個(gè)緩存線。本實(shí)施例在一個(gè)時(shí)鐘周期讀出四個(gè)彼此相鄰的紋素(如:entry0的數(shù)據(jù))。本實(shí)施例的信息處理裝置的工作過(guò)程按照待讀取數(shù)據(jù)的不同而有所不同。圖形紋理數(shù)據(jù)的處理流程包括:接收外部處理器(圖未示)發(fā)出的外部讀取命令cmd,經(jīng)確定類型單元U201確定待讀取數(shù)據(jù)為圖形紋理數(shù)據(jù)texture。接著,確定缺失單元U202根據(jù)待讀取數(shù)據(jù)信 息及高速緩沖存儲(chǔ)器標(biāo)志CacheTag信息，產(chǎn)生命中或者缺失等信號(hào)，把讀取命令傳到預(yù)取單元U206。在預(yù)取單元U206中根據(jù)缺失的情況，發(fā)出去片外存儲(chǔ)器L2Cache取紋理數(shù)據(jù)的請(qǐng)求，這些請(qǐng)求以隊(duì)列形式Msg fifo保存于第一暫存器U208中。同時(shí)在預(yù)取單元U206中把對(duì)應(yīng)的填充命令以隊(duì)列形式ResMsg Queue保存于第二暫存器U209中。接著，讀取單元U203按照Msg fifo隊(duì)列中隊(duì)首的讀取命令到片外存儲(chǔ)器L2Cache中讀出相應(yīng)的缺失數(shù)據(jù)，并將所述缺失數(shù)據(jù)排在缺失數(shù)據(jù)隊(duì)列Data fifo的隊(duì)尾。填充單元U204按照ResMsg Queue隊(duì)列中隊(duì)首的填充命令到缺失數(shù)據(jù)隊(duì)列Data fifo的隊(duì)首獲取待填充的缺失數(shù)據(jù)，并填充高速緩沖存儲(chǔ)器Cache中對(duì)應(yīng)空間，最后從高速緩沖存儲(chǔ)器Cache中讀出所需的紋理數(shù)據(jù)，送給所述外部處理器(圖未示)。視頻像素?cái)?shù)據(jù)的處理流程較圖形紋理數(shù)據(jù)更為復(fù)雜，具體包括:接收外部處理器(圖未示)發(fā)出的外部讀取命令cmd，經(jīng)確定類型單元U201確定待讀取數(shù)據(jù)為視頻像素?cái)?shù)據(jù)video。接著,命令拆分單元U205根據(jù)命令所需的像素區(qū)域范圍,產(chǎn)生一個(gè)或者多個(gè)內(nèi)部命令，發(fā)送確定缺失單元U202。確定缺失單元U202根據(jù)待讀取數(shù)據(jù)信息及高速緩沖存儲(chǔ)器標(biāo)志Cache Tag信息，產(chǎn)生命中或者缺失等信號(hào)，把讀取命令傳到預(yù)取單元U206。經(jīng)調(diào)整邊界單元U207調(diào)整像素邊界之后，根據(jù)缺失的情況，發(fā)出去片外存儲(chǔ)器L2Cache取視頻像素?cái)?shù)據(jù)的請(qǐng)求，這些請(qǐng)求以隊(duì)列形式Msg fifo保存于第一暫存器U208中。同時(shí)把對(duì)應(yīng)的填充命令以隊(duì)列形式ResMsg Queue保存于第二暫存器U209中。接著，讀取單元U203按照Msgfifo隊(duì)列中隊(duì)首的讀取命令到片外存儲(chǔ)器L2Cache中讀出相應(yīng)的缺失數(shù)據(jù)，并將所述缺失數(shù)據(jù)排在缺失數(shù)據(jù)隊(duì)列Data fifo的隊(duì)尾。經(jīng)調(diào)整邊界單元U207調(diào)整像素邊界之后，填充單元U204按照ResMsgQueue隊(duì)列中隊(duì)首的填充命令到缺失數(shù)據(jù)隊(duì)列Data fifo的隊(duì)首獲取待填充的缺失數(shù)據(jù)，并填充高速緩沖存儲(chǔ)器Cache中對(duì)應(yīng)空間，最后從高速緩沖存儲(chǔ)器Cache中讀出所需的視頻像素?cái)?shù)據(jù)，送給所述外部處理器(圖未示)。本實(shí)施例通過(guò)將讀取命令和填充命令按照隊(duì)列形式存儲(chǔ)，按序執(zhí)行讀取命令和填充命令，從而實(shí)現(xiàn)提前預(yù)取命令，提供高速緩沖存儲(chǔ)器的讀取速度，同時(shí)可避免因讀取命令和填充命令間的沖突而引起的高速緩存的阻塞。需要說(shuō)明的是，本領(lǐng)域技術(shù)人員可以理解，上述部分組件可以是諸如:可編程陣列邏輯(Programmable Array Logic,PAL)、通用陣列邏輯(Generic Array Logic,GAL)、現(xiàn)場(chǎng)可編程門陣列(Field — Programmable Gate Array,FPGA)、復(fù)雜可編程邏輯器件(ComplexProgrammable Logic Device, CPLD)等可編程邏輯器件中的一種或多種,但是本實(shí)用新型對(duì)此不做具體限制。本實(shí)用新型雖然已以較佳實(shí)施例公開(kāi)如上，但其并不是用來(lái)限定本實(shí)用新型，任何本領(lǐng)域技術(shù)人員在不脫離本實(shí)用新型的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本實(shí)用新型技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本實(shí)用新型技術(shù)方案的內(nèi)容，依據(jù)本實(shí)用新型的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本實(shí)用新型技 術(shù)方案的保護(hù)范圍。
權(quán)利要求1.一種信息處理裝置，適用于視頻像素?cái)?shù)據(jù)或圖形紋理數(shù)據(jù)的高速緩存，其特征在于，包括: 高速緩沖存儲(chǔ)器； 由CMOS邏輯電路構(gòu)成的確定類型單元，與外部處理器相連； 由CMOS邏輯電路構(gòu)成的確定缺失單元，與所述確定類型單元相連； 由CMOS邏輯電路構(gòu)成的讀取單元，與所述確定缺失單元及片外存儲(chǔ)器相連； 由CMOS邏輯電路構(gòu)成的填充單元，與所述讀取單元及所述高速緩沖存儲(chǔ)器相連。
2.根據(jù)權(quán)利要求1所述的信息處理裝置，其特征在于，所述信息處理裝置還包括:時(shí)鐘發(fā)生單元；所述高速緩沖存儲(chǔ)器配置成保證每?jī)蓚€(gè)時(shí)鐘周期讀取一個(gè)緩存線的全部視頻像素分量，或者保證每個(gè)時(shí)鐘周期讀取任意四個(gè)彼此相鄰的紋理數(shù)據(jù)。
3.根據(jù)權(quán)利要求1或2所述的任一種信息處理裝置，其特征在于，所述片外存儲(chǔ)器包括:外存儲(chǔ)器、二級(jí)緩沖存儲(chǔ)器中的一種或多種。
4.根據(jù)權(quán)利要求3所述的信息處理裝置，其特征在于，所述信息處理裝置還包括: 由CMOS邏輯電路構(gòu)成的命令拆分單元，位于所述確定類型單元與所述外部處理器之間； 由CMOS邏輯電路構(gòu)成的調(diào)整邊界單元，位于所述確定缺失單元與所述讀取單元以及所述讀取單元與所述 填充單元之間。
5.根據(jù)權(quán)利要求3所述的信息處理裝置，其特征在于，所述信息處理裝置還包括: 由CMOS邏輯電路構(gòu)成的預(yù)取單元，位于所述確定缺失單元與所述讀取單元之間； 與所述預(yù)取單元和所述讀取單元相連、用于存儲(chǔ)讀取命令的第一暫存器； 與所述預(yù)取單元和所述填充單元相連、用于存儲(chǔ)填充命令的第二暫存器。
6.根據(jù)權(quán)利要求5所述的信息處理裝置，其特征在于，所述信息處理裝置還包括:與所述讀取單元、填充單元相連的用于存儲(chǔ)缺失數(shù)據(jù)的第三暫存器。
專利摘要本實(shí)用新型公開(kāi)了一種信息處理裝置，適用于視頻像素?cái)?shù)據(jù)或圖形紋理數(shù)據(jù)的高速緩存，包括高速緩沖存儲(chǔ)器；由CMOS邏輯電路構(gòu)成的確定類型單元，與外部處理器相連；由CMOS邏輯電路構(gòu)成的確定缺失單元，與所述確定類型單元相連；由CMOS邏輯電路構(gòu)成的讀取單元，與所述確定缺失單元及片外存儲(chǔ)器相連；由CMOS邏輯電路構(gòu)成的填充單元，與所述讀取單元及所述高速緩沖存儲(chǔ)器相連。本實(shí)用新型采用復(fù)用技術(shù)，節(jié)省了芯片面積，降低了芯片功耗。
文檔編號(hào)G06F12/08GK203102260SQ201220749648
公開(kāi)日2013年7月31日 申請(qǐng)日期2012年12月31日 優(yōu)先權(quán)日2012年12月31日
發(fā)明者蘭軍強(qiáng), 朱磊, 沙力, 李濟(jì)川 申請(qǐng)人:上海算芯微電子有限公司