使用代數(shù)碼的多階段ecc編碼的制作方法
【專利摘要】一種方法包括與第一代數(shù)錯誤校正碼相關(guān)聯(lián)的第一編碼操作，其生成與第一組信息位對應(yīng)的第一組第一奇偶校驗位和與第二組信息位對應(yīng)的第二組第一奇偶校驗位。與第二代數(shù)錯誤校正碼相關(guān)聯(lián)的第二編碼操作生成與第一組信息位對應(yīng)的第一組第二奇偶校驗位和與第二組信息位對應(yīng)的第二組第二奇偶校驗位。第三編碼操作生成一組聯(lián)合奇偶校驗位。第一組信息位、第二組信息位、第一組第一奇偶校驗位、第二組第一奇偶校驗位和聯(lián)合奇偶校驗位可以存儲在數(shù)據(jù)存儲設(shè)備中作為單個碼字。
【專利說明】使用代數(shù)碼的多階段ECC編碼

【技術(shù)領(lǐng)域】
[0001] 本公開總地涉及對錯誤校正編碼（ECC)數(shù)據(jù)進(jìn)行解碼。

【背景技術(shù)】
[0002] 例如通用串行總線（USB)閃存設(shè)備或可移除存儲卡的非易失性數(shù)據(jù)存儲設(shè)備允 許增加數(shù)據(jù)和軟件應(yīng)用的便攜性。閃存設(shè)備可以通過在每一個閃存單元中存儲多個位而提 高數(shù)據(jù)存儲密度。例如，多級單元（MLC)閃存設(shè)備通過每單元存儲3位、每單元存儲4位或 更多而提供增大的存儲密度。雖然增加每單元的位數(shù)和減少設(shè)備特征尺寸（dimension)可 以增加存儲器設(shè)備的存儲密度，但是存儲在存儲器設(shè)備的數(shù)據(jù)的位誤碼率也增加。
[0003] 錯誤校正編碼（ECC)通常用于校正從存儲器設(shè)備讀取的數(shù)據(jù)中出現(xiàn)的錯誤。在存 儲前，可由ECC編碼器對數(shù)據(jù)進(jìn)行編碼以生成可以與數(shù)據(jù)存儲在一起的冗余信息（例如"奇 偶校驗位"）。例如，ECC可以基于代數(shù)碼，例如漢明編碼方案、R eed-S〇l〇m〇n(RS)編碼方案 或Bose Chaudhuri Hocquenghem(BCH)編碼方案，或者基于迭代編碼方案，例如Turbo碼編 碼方案或低密度奇偶校驗（LDPC)編碼方案。
[0004] ECC方案的效率可以基于各種方面來測量。例如，效率可以基于與冗余相比的錯誤 校正能力來測量，例如使用給定冗余量可以校正的錯誤量，或用于校正由于特定誤碼率遭 遇錯誤的數(shù)據(jù)的冗余量?？商鎿Q地或此外，效率可以至少部分基于ECC引擎的復(fù)雜性（例 如ECC核的大小或成本）、ECC引擎的功率消耗或解碼吞吐量和等待時間來測量。例如，在 例如用于移動設(shè)備應(yīng)用的固態(tài)盤（SSD)和存儲卡中吞吐量增加和等待時間減少的情況下 改進(jìn)隨機(jī)讀取性能。


【發(fā)明內(nèi)容】

[0005] 代數(shù)碼用在多階段ECC方案中。數(shù)據(jù)可以被編碼為多組信息位。對于每個組信息 位，第一碼可以用于生成第一組奇偶校驗位，并且第二碼可以用于生成第二組奇偶校驗位。 可以使用第三碼對多組信息位中的每一組的第二組奇偶校驗位進(jìn)行處理和編碼，以生成用 作數(shù)據(jù)的聯(lián)合奇偶校驗位的第三組奇偶校驗位。可以使用第四碼對聯(lián)合奇偶校驗位進(jìn)行編 碼以生成用作聯(lián)合奇偶校驗保護(hù)位的第四組奇偶校驗位。可以在存儲器中存儲該組信息 位、第一奇偶校驗位、聯(lián)合奇偶校驗位和聯(lián)合奇偶校驗保護(hù)位。
[0006] 當(dāng)從存儲器讀取該組信息位時，在第一解碼階段，對應(yīng)的第一奇偶校驗位用在基 于第一碼的解碼嘗試中。如果在第一解碼階段期間對于該組信息位解碼失敗，則數(shù)據(jù)的全 部信息組可以基于第一碼進(jìn)行解碼并且在第二解碼階段結(jié)合聯(lián)合奇偶校驗位進(jìn)行處理以 生成用于在第一階段中解碼失敗的信息組的第二組奇偶校驗位。使用第二組奇偶校驗位的 解碼可以使用與第一碼相比具有改進(jìn)的錯誤校正能力的第二碼執(zhí)行。
[0007] 使用代數(shù)碼使得能夠?qū)㈠e誤校正碼構(gòu)造為通過該組聯(lián)合奇偶校驗位連接在一起 的若干較短子碼（例如BCH子碼）的串接（concatenation)。與例如使用串接以構(gòu)造長低 密度奇偶校驗（LDPC)碼的LDPC子碼的實現(xiàn)方式的基于相對高復(fù)雜度迭代解碼器的實現(xiàn)方 式相比，錯誤校正碼在使用相對低復(fù)雜度解碼引擎的同時具有高錯誤校正能力。

【專利附圖】

【附圖說明】
[0008] 圖1是包括被配置為使用基于代數(shù)碼的多階段ECC解碼的數(shù)據(jù)存儲設(shè)備的系統(tǒng)的 具體實施例的圖；
[0009] 圖2是示出使用基于代數(shù)碼的多階段ECC解碼生成聯(lián)合奇偶校驗位的第一實施例 的圖；
[0010] 圖3是示出使用基于代數(shù)碼的多階段ECC解碼生成聯(lián)合奇偶校驗位的第二實施例 的圖；
[0011] 圖4是示出使用基于代數(shù)碼的多階段ECC解碼生成聯(lián)合奇偶校驗位的第三實施例 的圖；
[0012] 圖5是基于代數(shù)碼的多階段ECC編碼的方法的具體實施例的流程圖；以及
[0013] 圖6是基于代數(shù)碼的多階段ECC解碼的方法的具體實施例的流程圖。

【具體實施方式】
[0014] 參考圖1，描繪系統(tǒng)100的具體說明性實施例，系統(tǒng)100包括被配置為使用基于代 數(shù)碼的多階段ECC解碼的數(shù)據(jù)存儲設(shè)備102。系統(tǒng)100包括耦接到主機(jī)設(shè)備130的數(shù)據(jù)存 儲設(shè)備102。數(shù)據(jù)存儲設(shè)備102包括耦接到控制器106的存儲器104?？刂破?06被配置 為對用于存儲在存儲器104處的數(shù)據(jù)進(jìn)行編碼，以使得能夠進(jìn)行基于代數(shù)碼的多階段ECC 解碼?？刂破?06還被配置為使用基于代數(shù)碼的多階段ECC解碼對從存儲器104讀取的數(shù) 據(jù)進(jìn)行解碼。
[0015] 主機(jī)設(shè)備130可以被配置為提供要存儲在存儲器104處的數(shù)據(jù)或請求要從存儲器 104讀取的數(shù)據(jù)。例如，主機(jī)設(shè)備130可以包括移動電話、音樂或視頻播放器、游戲控制臺、 電子書閱讀器、個人數(shù)字助理（PDA)、例如膝上型計算機(jī)、筆記本計算機(jī)或平板計算機(jī)的計 算機(jī)、任何其他電子設(shè)備或其任何組合。
[0016] 數(shù)據(jù)存儲設(shè)備102可以是存儲器卡，例如Secure Digital SD?卡、microSD? 卡、miniSD. TM 卡（特拉華州威爾明頓的 SD-3C LLC 商標(biāo)）、MultiMediaCard. TM(MMC. TM) 卡（弗吉尼亞州阿靈頓JEDEC固態(tài)技術(shù)協(xié)會的商標(biāo)）、或CompactFlash? (CF)卡（加利 福尼亞州米爾皮塔斯閃迪公司的商標(biāo)）。作為另一示例，數(shù)據(jù)存儲設(shè)備102可以是主機(jī)130 中的固態(tài)驅(qū)動器（SSD)或嵌入式存儲器，例如作為說明性示例的eMMC?存儲器（弗吉尼 亞州阿靈頓JEDEC固態(tài)技術(shù)協(xié)會的商標(biāo)）和eSD存儲器。
[0017] 存儲器104可以包括閃存。例如，存儲器104可以是例如NAND閃存設(shè)備、N0R閃 存設(shè)備或任何其他類型的閃存設(shè)備的閃存設(shè)備的非易失性存儲器。存儲器104包括多個存 儲元件，例如多級單元（MLC)存儲器的存儲器單元。
[0018] 在數(shù)據(jù)存儲設(shè)備102可操作地耦接到主機(jī)設(shè)備130時，控制器106可以被配置為 從主機(jī)設(shè)備130接收存儲器訪問請求。例如，控制器106可以被配置為從主機(jī)設(shè)備130接 收數(shù)據(jù)140,對數(shù)據(jù)140進(jìn)行編碼以生成碼字149,并且在存儲器104存儲碼字149。控制器 106還可以被配置為從主機(jī)設(shè)備130接收獲取數(shù)據(jù)140的請求。作為響應(yīng)，控制器106可以 被配置為從存儲器104讀取碼字159,對碼字159的一個或多個請求部分進(jìn)行解碼以校正 可能在碼字159的請求部分中出現(xiàn)的位錯誤，以及向主機(jī)設(shè)備130提供解碼后的數(shù)據(jù)170。 碼字159可以是碼字149的表示，即由于在存儲器104處存儲期間可能出現(xiàn)的一個或多個 位錯誤碼字159可能與碼字149不同。
[0019] 控制器106包括被配置為對數(shù)據(jù)進(jìn)行編碼以使得能夠進(jìn)行基于代數(shù)碼的多階段 ECC解碼的多階段ECC編碼引擎110。多階段ECC編碼引擎110可以包括第一 ECC編碼器 112、第二ECC編碼器114、第三ECC編碼器116和第四ECC編碼器118?？刂破?06包括被 配置為根據(jù)基于代數(shù)碼的多階段ECC解碼對數(shù)據(jù)進(jìn)行解碼的多階段ECC解碼引擎120。ECC 解碼引擎120可以包括第一 ECC解碼器122、第二ECC解碼器124、第三ECC解碼器126和 第四ECC解碼器128。
[0020] 第一 ECC編碼器112被配置為根據(jù)第一代數(shù)碼對數(shù)據(jù)進(jìn)行編碼以生成第一組 奇偶校驗位。例如，第一代數(shù)碼可以是漢明碼、Reed-Solomon(RS)碼或Bose Chaudhuri Hocquenghem(BCH)碼。如本文使用的，"代數(shù)碼"可以包括由生成多項式定義的任何循環(huán) (或非循環(huán)）碼并且排除例如Turbo碼和低密度奇偶校驗（LDPC)的迭代編碼方案。作為具 體示例，第一 ECC編碼器112可以對輸入數(shù)據(jù)應(yīng)用次數(shù)（degree) 1?的多項式生成函數(shù)gl (X) 以生成叫個第一奇偶校驗位的組。第一組奇偶校驗位可以在從存儲器104獲取的數(shù)據(jù)的 第一解碼階段期間使用。
[0021] 第二ECC編碼器114被配置為根據(jù)第二代數(shù)碼對數(shù)據(jù)進(jìn)行編碼以生成第二組奇偶 校驗位。第二代數(shù)碼可以強(qiáng)于（即提供更多錯誤校正能力）第一代數(shù)碼。例如，第二ECC編 碼器114可以應(yīng)用次數(shù)mi+ms的多項式生成函數(shù)g(x)以生成mi+ms個第二奇偶校驗位。第 二ECC編碼器114可以應(yīng)用次數(shù)的多項式生成函數(shù)g(x) igjx) *g2(x)，其中g(shù)jx) 是第一代數(shù)碼（具有次數(shù)iV的多項式生成函數(shù)，并且其中g(shù)2(x)是次數(shù)m 2的多項式生成 函數(shù)以生成額外的m2個奇偶校驗位。第二組奇偶校驗位可以在從存儲器104獲取的數(shù)據(jù) 的第二解碼階段期間使用。
[0022] 第三ECC編碼器116被配置為根據(jù)第三代數(shù)碼對數(shù)據(jù)進(jìn)行編碼以生成第三組奇偶 校驗位。如相對于圖2-4進(jìn)一步詳細(xì)描述的，第三代數(shù)碼可以應(yīng)用于多個該組聯(lián)合信息位 的多個部分（基于第二ECC編碼器114的輸出）以生成聯(lián)合奇偶校驗位。
[0023] 第四ECC編碼器118被配置為根據(jù)第四代數(shù)碼對數(shù)據(jù)進(jìn)行編碼以生成第四組奇偶 校驗位。第四代數(shù)碼可以應(yīng)用于聯(lián)合奇偶校驗位以形成聯(lián)合奇偶校驗保護(hù)位。
[0024] 多階段ECC編碼引擎110被配置為通過將例如數(shù)據(jù)140的數(shù)據(jù)作為多組信息位 (hHl、……、L142)提供給第一 ECC編碼器112以生成用于每組信息位的第一組奇偶校 驗位（P)(即第一組奇偶校驗位Pil43、......、PJ44,其中每fPi組分別包括ml個奇偶校 驗位）來生成碼字149。多階段ECC編碼引擎110被配置為將每組信息位和對應(yīng)的一組 第一奇偶校驗位提供給第二ECC編碼器114以生成用于每組信息位的第二組奇偶校驗位 (P(2))(即分別是第二組奇偶校驗位 Pl(2)145、……、pr(2)146,其中每個？嚴(yán)包括 1111+1112個奇 偶校驗位）。多階段ECC編碼引擎110可以被配置為生成第三組碼字，其中第三碼字的信 息位基于第二碼字（例如基于第二碼字的奇偶校驗位，例如根據(jù)第二碼字的奇偶校驗位的 多個部分，P (2))，以及被配置為在第三ECC編碼器116生成用于數(shù)據(jù)140的聯(lián)合奇偶校驗位 (pj 147。多階段ECC編碼引擎110可以被配置為向第四ECC編碼器118提供聯(lián)合奇偶校 驗位147以生成用于數(shù)據(jù)140的聯(lián)合奇偶校驗保護(hù)位（pj 148。
[0025] 多階段ECC編碼引擎110可以被配置為生成包括多組信息位141-142、多個第一組 奇偶校驗位143-144、聯(lián)合奇偶校驗位147和聯(lián)合奇偶校驗保護(hù)位148的碼字149?？梢詠G 棄多組p (2)奇偶校驗位145-146而不存儲到存儲器104中。
[0026] 第一 ECC解碼器122被配置為根據(jù)由第一 ECC編碼器112使用的第一代數(shù)碼對數(shù) 據(jù)進(jìn)行解碼。第一 ECC解碼器122被配置為接收該組信息位和對應(yīng)的第一組奇偶校驗位并 且執(zhí)行ECC解碼操作。如果信息位和第一奇偶校驗位中的位錯誤數(shù)不超過第一代數(shù)碼的錯 誤校正能力，則第一 ECC解碼器122生成解碼后的該組信息位（即該組信息位的錯誤校正 后的版本）。否則，響應(yīng)于信息位和第一奇偶校驗位中的錯誤數(shù)超過第一代數(shù)碼的錯誤校正 能力，第一 ECC解碼器122生成解碼故障指示符。
[0027] 第二ECC解碼器124被配置為根據(jù)由第二ECC編碼器114使用的第二代數(shù)碼對數(shù) 據(jù)進(jìn)行解碼。第二ECC解碼器124被配置為接收該組信息位和對應(yīng)的第二組奇偶校驗位并 且執(zhí)行ECC操作，以生成該組信息位的錯誤校正后的版本。
[0028] 第三ECC解碼器126被配置為根據(jù)由第三ECC編碼器116使用的第三代數(shù)碼對數(shù) 據(jù)進(jìn)行解碼。如關(guān)于圖2-4進(jìn)一步詳細(xì)描述的，第三代數(shù)碼可以應(yīng)用于第三組碼字的多個 部分以校正第三組碼字中的錯誤或擦除（erasure)以生成第三組碼字的錯誤校正后的版 本。
[0029] 第四ECC解碼器128被配置為根據(jù)由第四ECC編碼器118使用的第四代數(shù)碼對數(shù) 據(jù)進(jìn)行解碼。第四ECC解碼器128被配置為接收聯(lián)合奇偶校驗位和聯(lián)合奇偶校驗保護(hù)位并 且執(zhí)行ECC解碼操作，以校正聯(lián)合奇偶校驗位中的錯誤以生成聯(lián)合奇偶校驗位的錯誤校正 后的版本。
[0030] 多階段ECC解碼引擎120被配置為通過向第一 ECC解碼器122提供來自所獲取的 碼字159的請求的一組或多組信息位和對應(yīng)的第一奇偶校驗位（例如iil51和Pl153)。如 果來自所獲取的碼字159的全部請求的這些組信息位151-152被第一 ECC解碼器122成功 解碼，則所獲取的碼字159的解碼處理可以結(jié)束并且所請求的解碼后的數(shù)據(jù)可以作為解碼 后的數(shù)據(jù)170提供給主機(jī)設(shè)備130。
[0031] 否則，當(dāng)來自所獲取的碼字159的請求的至少一組信息位未被第一ECC解碼器122 成功解碼時，多階段解碼引擎120被配置為開始所獲取的碼字159的全部組信息位151-152 的解碼處理。所獲取的碼字159的全部組信息位151-152因此被提供給第一 ECC解碼器 122以嘗試使用對應(yīng)的第一奇偶校驗位153-154解碼。
[0032] 多階段解碼引擎120可以被配置為通過向第二ECC編碼器114提供被第一 ECC解 碼器122成功解碼的該組信息位和第一奇偶校驗位（例如^141)開始解碼處理的第二階 段，以生成用于成功解碼的每組信息位的P (2)奇偶校驗位（例如Pl(2) 145)
[0033] 多階段解碼引擎120可以被配置為向第四ECC解碼器128提供聯(lián)合奇偶校驗位 157和聯(lián)合奇偶校驗保護(hù)位158以生成解碼后的聯(lián)合奇偶校驗位147。解碼后的聯(lián)合奇偶 校驗位147。解碼后的聯(lián)合奇偶校驗位147和用于已成功解碼的每組信息位的所生成的p (2) 奇偶校驗位的組171可以被提供給第三ECC解碼器126,以從第三組碼字解碼碼字。多階段 解碼引擎120可以被配置為處理解碼后的第三碼字172,以生成用于未解碼的每組信息位 的P (2)奇偶校驗位。如關(guān)于圖2描述的，與未解碼的該組信息位相關(guān)聯(lián)的解碼后的第三碼字 位（例如AGO)因為是第二組第二奇偶校驗位除以第一生成多項式（例如Α(χ) =Pl(2)/ gl(x))，因此可以與用于未解碼的該組信息位的對應(yīng)第二組奇偶校驗位（例如Pl(2))對應(yīng)。 所生成的P (2)奇偶校驗位可以與未解碼的信息位174 -起提供給第二ECC解碼器124用于 使用第二、更高強(qiáng)度的代數(shù)碼進(jìn)行解碼以生成解碼后的信息位175。
[0034] 在操作期間，在數(shù)據(jù)存儲設(shè)備102可操作地耦接到主機(jī)設(shè)備130的情況下，數(shù)據(jù)存 儲設(shè)備102可以從主機(jī)設(shè)備130接收數(shù)據(jù)140。控制器106可以向多階段ECC編碼引擎110 提供數(shù)據(jù)140,以在第一 ECC編碼器112生成第一組奇偶校驗位143-144。多階段ECC編碼 引擎110可以提供該組信息位141-142和第一組奇偶校驗位143-144,以在第二ECC編碼 器114生成第二組奇偶校驗位145-146。多階段ECC編碼引擎110可以向第三ECC編碼器 116提供第二組奇偶校驗位145-146,以生成一組聯(lián)合奇偶校驗位147。多階段ECC編碼引 擎110可以向第四ECC編碼器118提供該組聯(lián)合奇偶校驗位147以生成聯(lián)合奇偶校驗保護(hù) 位148?？刂破?06可以向存儲器104發(fā)送用于存儲的碼字149。
[0035] 并非全部由編碼處理生成的位都被保存。作為說明，由第二編碼器生成的r ·πι2Α 奇偶校驗位（例如用于r個碼字中的每一個的m2個奇偶校驗位）可以不被存儲為碼字149 的一部分，而是存儲第三編碼器的聯(lián)合奇偶校驗位147,因此節(jié)省昂貴的存儲空間。如果需 要的話，則在解碼期間可以重新構(gòu)造所丟棄的位。
[0036] 在數(shù)據(jù)存儲設(shè)備102可操作地耦接到主機(jī)設(shè)備130的情況下，數(shù)據(jù)存儲設(shè)備102 可以從主機(jī)設(shè)備130接收對于數(shù)據(jù)140的一個或多個部分的請求?？刂破?06可以從存儲 器獲取碼字159并且開始使用對應(yīng)的第一組奇偶校驗位153-154的所請求的該組信息位 151-152的第一階段解碼。如果全部所請求的該組信息位151-152在第一階段成功解碼，則 所解碼的數(shù)據(jù)被提供給主機(jī)設(shè)備130。
[0037] 如果在第一解碼階段期間請求的一組或多組信息位無法正確解碼，則多階段ECC 解碼引擎120可以開始第二解碼階段，其包括向第四ECC解碼器128提供聯(lián)合奇偶校驗保 護(hù)位158和該組聯(lián)合奇偶校驗位157以生成該組聯(lián)合奇偶校驗位的錯誤校正后的版本147。 在第一階段未處理的碼字159的全部組信息位被提供給第一ECC解碼器122,并且所得到的 該組信息位的錯誤校正后的版本被第二ECC編碼器114編碼以生成第二組奇偶校驗位。
[0038] 第二奇偶校驗位和聯(lián)合奇偶校驗位的組147被提供給第三ECC解碼器126以生成 解碼后的第三碼字。可以處理解碼后的第三碼字以生成被提供給第二ECC解碼器124以生 成解碼后的該組信息位的第二組奇偶校驗位。所請求的該組信息位可以被提供給主機(jī)設(shè)備 130作為解碼后的數(shù)據(jù)170。
[0039] 雖然多階段ECC編碼引擎110被示出為包括第四ECC編碼器118并且多階段ECC 解碼引擎120被示出為包括第四ECC解碼器128,但是在其他實施例中可以不包括第四ECC 編碼器118和第四ECC解碼器128。例如，聯(lián)合奇偶校驗位147可以被存儲在與相對低的錯 誤出現(xiàn)率相關(guān)聯(lián)的存儲器104的一部分中，例如閃存的單級單元（SLC)部分。作為另一示 例，其中聯(lián)合信息位172與用于每組信息位的第二奇偶校驗位（而非第二奇偶校驗位的多 項式除法的余數(shù)）相同，減少了可能在聯(lián)合奇偶校驗位中出現(xiàn)的單個錯誤的影響。作為結(jié) 果，可以在不使用聯(lián)合奇偶校驗保護(hù)位148的情況下實現(xiàn)高概率的錯誤校正。
[0040] 圖1因此提供其中在使用基于例如BCH子碼的若干短子碼的低復(fù)雜度解碼引擎 的情況下，若干短子碼可以通過該組聯(lián)合奇偶校驗位連接在一起以構(gòu)造具有高錯誤校正能 力的長ECC碼的系統(tǒng)的示例。此外，多階段解碼方案的使用允許隨機(jī)讀取支持和低解碼等 待時間?？梢詧?zhí)行第一次嘗試以分別解碼每一個子碼?；趶拇鎯ζ?04讀取的數(shù)據(jù)的預(yù) 測錯誤率，短子碼可以被設(shè)計為提供相對高的解碼成功概率。作為結(jié)果，數(shù)據(jù)可以從存儲 器104讀取，傳送至控制器106,并且是解碼的短子碼（例如在第一 ECC解碼器122解碼的 11141和？1143)。在第一次解碼嘗試失敗的相對低概率事件中，屬于相同ECC塊的其他子碼 (例如，在碼字159中）也從存儲器104讀取，傳送至控制器106,并且被解碼。如果其他子 碼成功解碼，則基于聯(lián)合奇偶校驗位和其他子碼的解碼結(jié)果，對于失敗的子碼完成第二次 解碼嘗試。第二次解碼嘗試使用具有比第一次嘗試更高的錯誤校正能力（并且因此更低的 失敗概率）的代數(shù)碼。
[0041] 在本文中符號C(n，k，t)用于表示可以校正t個錯誤/擦除的長度為η且尺寸為 k的錯誤/擦除校正碼。

【權(quán)利要求】
1. 一種對數(shù)據(jù)進(jìn)行編碼的方法，所述方法包括： 在數(shù)據(jù)存儲設(shè)備處，執(zhí)行： 開始與第一錯誤校正碼相關(guān)聯(lián)的第一編碼操作，以生成與第一組信息位對應(yīng)的第一組 第一奇偶校驗位以及生成與第二組信息位對應(yīng)的第二組第一奇偶校驗位，其中第一錯誤校 正碼是代數(shù)碼； 開始與第二錯誤校正碼相關(guān)聯(lián)的第二編碼操作，以生成與第一組信息位對應(yīng)的第一組 第二奇偶校驗位以及生成與第二組信息位對應(yīng)的第二組第二奇偶校驗位，其中第二錯誤校 正碼是具有比第一錯誤校正碼更高的錯誤校正能力的另一代數(shù)碼； 開始第三編碼操作，以生成與一組聯(lián)合信息位對應(yīng)的一組聯(lián)合奇偶校驗位，該組聯(lián)合 奇偶校驗位與第一組信息位和第二組信息位相關(guān)聯(lián)； 在數(shù)據(jù)存儲設(shè)備的存儲器中將第一組信息位、第二組信息位、第一組第一奇偶校驗位、 第二組第一奇偶校驗位和聯(lián)合奇偶校驗位存儲為單個碼字。
2. 如權(quán)利要求1所述的方法，還包括開始第四編碼操作，以生成與聯(lián)合奇偶校驗位對 應(yīng)的一組聯(lián)合奇偶校驗保護(hù)位，其中單個碼字還包括該組聯(lián)合奇偶校驗保護(hù)位。
3. 如權(quán)利要求1所述的方法，其中第三編碼操作包括能夠校正單個擦除的單個奇偶校 驗碼。
4. 如權(quán)利要求1所述的方法，其中第三編碼操作包括非二進(jìn)制代數(shù)碼。
5. 如權(quán)利要求1所述的方法，其中第一錯誤校正碼與第一生成多項式對應(yīng)，并且其中 該組聯(lián)合信息位包括除以第一生成多項式的第一組第二奇偶校驗位并且包括除以第一生 成多項式的第二組第二奇偶校驗位。
6. -種對數(shù)據(jù)進(jìn)行解碼的方法，所述方法包括： 在數(shù)據(jù)存儲設(shè)備處，執(zhí)行： 在解碼的第一階段期間，開始與第一錯誤校正碼相關(guān)聯(lián)的第一解碼操作，第一解碼操 作使用碼字的第一組信息位和第一組第一奇偶校驗位，其中第一錯誤校正碼是代數(shù)碼，并 且其中所述碼字還包括第二組信息位、第二組第一奇偶校驗位和該組聯(lián)合奇偶校驗位；以 及 響應(yīng)于第一解碼操作的解碼失敗，開始解碼的第二階段，第二階段包括： 開始使用第二組信息位和第二組奇偶校驗位的第二解碼操作，第二解碼操作與第一錯 誤校正碼相關(guān)聯(lián)； 開始與第二錯誤校正碼相關(guān)聯(lián)的編碼操作，以生成與第二組信息位對應(yīng)的第二組第二 奇偶校驗位，其中第二錯誤校正碼是具有比第一錯誤校正碼更高的錯誤校正能力的另一代 數(shù)碼； 開始使用該組聯(lián)合奇偶校驗位和與第二組第二奇偶校驗位對應(yīng)的聯(lián)合信息位的第三 解碼操作，以生成與第一組第二奇偶校驗位對應(yīng)的聯(lián)合信息位，第一組第二奇偶校驗位與 第一信息位相關(guān)聯(lián)； 開始使用第一組信息位和第一組第二奇偶校驗位的第四解碼操作，第四解碼操作與第 二錯誤校正碼相關(guān)聯(lián)。
7. 如權(quán)利要求6所述的方法，其中所述碼字還包括該組聯(lián)合奇偶校驗保護(hù)位，并且還 包括開始使用該組聯(lián)合奇偶校驗位和該組聯(lián)合奇偶校驗保護(hù)位的聯(lián)合奇偶校驗解碼操作， 以在開始第三解碼操作之前校正該組聯(lián)合奇偶校驗位中的錯誤。
8. 如權(quán)利要求7所述的方法，其中聯(lián)合奇偶校驗解碼操作基于能夠校正單個擦除的單 個奇偶校驗碼。
9. 如權(quán)利要求7所述的方法，其中聯(lián)合奇偶校驗解碼操作基于非二進(jìn)制代數(shù)碼。
10. 如權(quán)利要求6所述的方法，其中第一錯誤校正碼與第一生成多項式對應(yīng)，并且其中 與第二組第二奇偶校驗位對應(yīng)的聯(lián)合信息位包括除以第一生成多項式的第二組第二奇偶 校驗位。
11. 一種數(shù)據(jù)存儲設(shè)備，包括： 存儲器；以及 多階段錯誤校正編碼（ECC)編碼器，包括： 第一編碼器，其與第一錯誤校正碼相關(guān)聯(lián)的，并且被配置為生成與第一組信息位對應(yīng) 的第一組第一奇偶校驗位以及生成與第二組信息位對應(yīng)的第二組第一奇偶校驗位，其中第 一錯誤校正碼是代數(shù)碼； 第二編碼器，其與第二錯誤校正碼相關(guān)聯(lián)，并且被配置為生成與第一組信息位對應(yīng)的 第一組第二奇偶校驗位以及生成與第二組信息位對應(yīng)的第二組第二奇偶校驗位，其中第二 錯誤校正碼是具有比第一錯誤校正碼更高的錯誤校正能力的另一代數(shù)碼； 第三編碼器，其被配置為生成與一組聯(lián)合信息位對應(yīng)的一組聯(lián)合奇偶校驗位，該組聯(lián) 合奇偶校驗位與第一組信息位和第二組信息位相關(guān)聯(lián)； 其中多階段ECC編碼器被配置為生成要在存儲器中存儲的包括第一組信息位、第二組 信息位、第一組第一奇偶校驗位、第二組第一奇偶校驗位和聯(lián)合奇偶校驗位的碼字。
12. 如權(quán)利要求11所述的數(shù)據(jù)存儲設(shè)備，其中多階段ECC編碼器還包括第四編碼器，其 被配置為生成與聯(lián)合奇偶校驗位對應(yīng)的一組聯(lián)合奇偶校驗保護(hù)位，并且其中多階段ECC編 碼器被配置為在碼字中包括該組聯(lián)合奇偶校驗保護(hù)位。
13. 如權(quán)利要求11所述的數(shù)據(jù)存儲設(shè)備，其中第三編碼器被配置為使用每碼字能夠校 正單個擦除的單個奇偶校驗碼。
14. 如權(quán)利要求11所述的數(shù)據(jù)存儲設(shè)備，其中第三編碼器被配置為使用非二進(jìn)制代數(shù) 碼。
15. 如權(quán)利要求11所述的數(shù)據(jù)存儲設(shè)備，其中第一錯誤校正碼與第一生成多項式對 應(yīng)，并且其中該組聯(lián)合信息位包括除以第一生成多項式的第一組第二奇偶校驗位并且包括 除以第一生成多項式的第二組第二奇偶校驗位。
16. -種數(shù)據(jù)存儲設(shè)備，包括： 存儲器；以及 多階段錯誤校正編碼（ECC)解碼器，包括： 第一解碼器，其與第一錯誤校正碼相關(guān)聯(lián)，并且被配置為接收存儲在存儲器處的碼字 的第一組信息位和第一組第一奇偶校驗位，其中第一錯誤校正碼是第一代數(shù)碼，并且其中 所述碼字還包括第二組信息位、第二組第一奇偶校驗位和該組聯(lián)合奇偶校驗位； 第二解碼器，其與第二錯誤校正碼相關(guān)聯(lián)，并且被配置為接收第一組信息位和第一組 第二奇偶校驗位并且生成第一組信息位的錯誤校正后的版本，其中第二錯誤校正碼是具有 比第一錯誤校正碼更高的錯誤校正能力的另一代數(shù)碼；以及 第三解碼器，其被配置為接收該組聯(lián)合奇偶校驗位和該組聯(lián)合信息位并且生成該組聯(lián) 合信息位的錯誤校正后的版本，其中該組聯(lián)合信息位與第一組信息位和第二組信息位相關(guān) 聯(lián)； 其中多階段ECC解碼器被配置為使用第一解碼器執(zhí)行第一組信息位的第一階段解碼， 并且響應(yīng)于第一階段解碼期間的解碼失敗執(zhí)行第二階段解碼，包括使用第一解碼器對第二 組信息位進(jìn)行解碼，生成與第二組信息位對應(yīng)的第二組第二奇偶校驗位，使用第三解碼器 解碼與第一組信息位對應(yīng)的聯(lián)合信息位，并且使用第二解碼器解碼第一組信息位，其中向 第二解碼器提供的第一組第二奇偶校驗位與對應(yīng)于第一組信息位的解碼后的聯(lián)合信息位 對應(yīng)。
17. 如權(quán)利要求16所述的數(shù)據(jù)存儲設(shè)備，其中所述碼字還包括該組聯(lián)合奇偶校驗保護(hù) 位，并且還包括第四解碼器，該第四解碼器被配置為執(zhí)行聯(lián)合奇偶校驗解碼操作，以使用該 組聯(lián)合奇偶校驗位和該組聯(lián)合奇偶校驗保護(hù)位以生成該組聯(lián)合奇偶校驗位的錯誤校正后 的版本。
18. 如權(quán)利要求17所述的數(shù)據(jù)存儲設(shè)備，其中聯(lián)合奇偶校驗解碼操作基于每碼字能夠 校正單個擦除的單個奇偶校驗碼。
19. 如權(quán)利要求17所述的數(shù)據(jù)存儲設(shè)備，其中聯(lián)合奇偶校驗解碼操作基于非二進(jìn)制代 數(shù)碼。
20. 如權(quán)利要求16所述的數(shù)據(jù)存儲設(shè)備，其中第一錯誤校正碼與第一生成多項式對 應(yīng)，并且其中與第一組信息位對應(yīng)的聯(lián)合信息位包括除以第一生成多項式的第一組第二奇 偶校驗位。
21. 如權(quán)利要求1所述的方法，其中第二錯誤校正碼的碼字的位的子集構(gòu)成第一錯誤 校正碼的碼字。
22. 如權(quán)利要求6所述的方法，其中第二錯誤校正碼的碼字的位的子集構(gòu)成第一錯誤 校正碼的碼字。
【文檔編號】G06F11/10GK104115126SQ201280069744
【公開日】2014年10月22日 申請日期:2012年12月20日 優(yōu)先權(quán)日:2011年12月22日
【發(fā)明者】E.沙倫, I.阿爾羅德, S.利齊恩 申請人:桑迪士克科技股份有限公司