專利名稱：一種通過(guò)并行總線擴(kuò)展mdio接口的裝置及其實(shí)現(xiàn)方法
—種通過(guò)并行總線擴(kuò)展MDIO接口的裝置及其實(shí)現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明屬于總線控制技術(shù)領(lǐng)域，具體是指一種通過(guò)并行總線擴(kuò)展MDIO接口的裝置及其實(shí)現(xiàn)方法。
背景技術(shù)：
在嵌入式以太網(wǎng)通訊中，帶有以太網(wǎng)MAC接口的微處理器(MPU) —般通過(guò)MDIO接口來(lái)管理外置的Switch，這種MPU大部分內(nèi)置了 MDIO管理接口，可以直接和外面的PHY的MDIO管理接口對(duì)接。對(duì)于本身不帶MDIO接口的MPU來(lái)說(shuō)，就沒(méi)辦法管理和監(jiān)控帶有MDIO接口的Switch芯片，而在某些應(yīng)用中，這種MPU，也需要監(jiān)控Switch的狀態(tài)，而沒(méi)有MDIO接口的MPU需要管理或者監(jiān)控外部Switch的運(yùn)行，用現(xiàn)有的技術(shù)是不能實(shí)現(xiàn)的。有鑒于此，本發(fā)明人針對(duì)現(xiàn)有技術(shù)的缺陷深入研究，并有本案產(chǎn)生。

發(fā)明內(nèi)容本發(fā)明所要解決的技術(shù)問(wèn)題在于提供一種通過(guò)并行總線擴(kuò)展MDIO接口的裝置及其方法，使得沒(méi)有MDIO接口的MPU， 也可以實(shí)現(xiàn)對(duì)外部Switch的業(yè)務(wù)的管理和狀態(tài)的監(jiān)控。本發(fā)明是這樣實(shí)現(xiàn)的:一種通過(guò)并行總線擴(kuò)展MDIO接口的裝置，其特征在于:包括MPU、CPLD, Switch ；所述MPU，為包含并行總線的MPU ；所述CPLD，為包含并行總線轉(zhuǎn)MDIO功能的可編程器件；所述Switch，為包含MDIO管理接口的網(wǎng)絡(luò)轉(zhuǎn)發(fā)芯片，包含多個(gè)PHY設(shè)備；所述CPLD與所述MPU通過(guò)并行總線連接，所述并行總線包含一組控制總線、一組地址總線、一組數(shù)據(jù)總線；所述CPLD與所述Switch通過(guò)MDIO管理接口相連接。所述CPLD包含并行總線模塊、MDIO接口模塊；其中所述并行總線模塊包括PHY地址寄存器、寄存器地址寄存器、讀數(shù)據(jù)寄存器、寫(xiě)數(shù)據(jù)寄存器；所述MDIO接口模塊包含時(shí)鐘信號(hào)線和數(shù)據(jù)信號(hào)線，直接和Switch的MDIO接口相連；其中所述CPLD的并行總線模塊通過(guò)編程滿足MPU的總線時(shí)序，所述CPLD的MDIO接口模塊滿足MDIO管理接口的時(shí)序要求。一種通過(guò)并行總線擴(kuò)展MDIO接口的裝置的實(shí)現(xiàn)方法，包括:MPU通過(guò)并行總線中的控制總線和地址總線，選中當(dāng)前的CPLD設(shè)備，然后通過(guò)數(shù)據(jù)總線向CPLD內(nèi)部的并行總線模塊中的寄存器，包括PHY地址寄存器和寄存器地址寄存器中寫(xiě)入需要操作的Switch的PHY地址、寄存器地址和讀寫(xiě)標(biāo)志位；如果此時(shí)MPU為讀操作，則CPLD的MDIO接口模塊根據(jù)CPLD并行總線模塊中的PHY地址、寄存器地址的值，模擬MDIO的時(shí)序，向外部的Switch設(shè)備發(fā)起讀指令，并接收Switch返回的數(shù)據(jù)，存入到CPLD內(nèi)部并行總線模塊中的讀數(shù)據(jù)寄存器，CPLD的并行總線模塊接收到讀到的數(shù)據(jù)后，通知MPU來(lái)獲取讀到的數(shù)據(jù)，此時(shí)完成整個(gè)讀流程；如果MPU需要對(duì)Switch進(jìn)行寫(xiě)操作，則首先發(fā)送Switch的PHY地址、寄存器地址和寫(xiě)標(biāo)志位，然后向CPLD內(nèi)部并行總線模塊中的寫(xiě)數(shù)據(jù)寄存器中寫(xiě)入需要寫(xiě)入到Switch寄存器中的值，完成以上步驟，并行總線模塊發(fā)送所有數(shù)據(jù)給MDIO接口模塊，由MDIO接口模塊按照MDIO的接口時(shí)序向Switch的寄存器中寫(xiě)入數(shù)據(jù)，此時(shí)完成整個(gè)寫(xiě)過(guò)程。本發(fā)明的優(yōu)點(diǎn)在于:本發(fā)明實(shí)現(xiàn)了任意包含并行總線的MPU通過(guò)CPLD的擴(kuò)展實(shí)現(xiàn)對(duì)包含MDIO接口的Switch的管理和監(jiān)控。管理Switch的項(xiàng)目中不需要選擇一定包含MDIO接口的MPU，擴(kuò)大了 MPU的選擇范圍，使得一些通用的低成本的MPU能很好的應(yīng)用到整個(gè)系統(tǒng)中。

下面參照附圖結(jié)合實(shí)施例對(duì)本發(fā)明作進(jìn)一步的描述。圖1是本發(fā)明硬件連接示意圖。圖2是本發(fā)明CPLD內(nèi)部功能示意圖。圖3是本發(fā)明方法流程示意圖。
具體實(shí)施方式如圖1所示，本發(fā)明硬件連接示意圖。包括MPU、CPLD, Switch ;所述MPU，為包含并行總線的MPU ;所述CPLD，為包含并行總線轉(zhuǎn)MDIO功能的可編程器件；所述Switch，為包含MDIO管理接口的網(wǎng)絡(luò)轉(zhuǎn)發(fā)芯片；所述Switch內(nèi)部包含多個(gè)PHY設(shè)備。所述CPLD與所述MPU通過(guò)并行總線連接，所述并行總線包含一組控制總線、一組地址總線、一組數(shù)據(jù)總線；所述CPLD與所述Switch通過(guò)MDIO管理接口相連接。如圖2所示，所述CPLD包含并行總線模塊、MDIO接口模塊；其中所述并行總線模塊包括PHY地址寄存器、寄存器地址寄存器、讀數(shù)據(jù)寄存器、寫(xiě)數(shù)據(jù)寄存器；所述MDIO接口模塊包含時(shí)鐘信號(hào)線和數(shù)據(jù)信號(hào)線，直接和Switch的MDIO接口相連；其中所述CPLD的并行總線模塊通過(guò)編程滿足MPU的總線時(shí)序，所述CPLD的MDIO接口模塊滿足MDIO管理接口的時(shí)序要求。具體通過(guò)并行總線擴(kuò)展MDIO接口的實(shí)現(xiàn)方法，流程示意圖如圖3所示。MDIO接口的可操作的地址范圍為0-31，本實(shí)施例設(shè)定需要操作的Switch的設(shè)備內(nèi)部PHY地址為0，需要讀的Switch內(nèi)部寄存器地址為0x10。MPU首先通過(guò)控制總線和地址總線，選中CPLD設(shè)備和CPLD設(shè)備內(nèi)部的PHY地址寄存器，通過(guò)數(shù)據(jù)總線送入要操作的Switch的PHY地址，這里是0x0地址，由于PHY地址只占用5位，而PHY地址寄存器有8位，所以定義PHY地址寄存器最高位為讀寫(xiě)標(biāo)志位，0為讀操作，I為寫(xiě)操作，則送入的8位數(shù)據(jù)為0x0。MPU然后通過(guò)地址總線和控制總線再選中CPLD內(nèi)部的寄存器地址寄存器，通過(guò)并行數(shù)據(jù)總線寫(xiě)入0x10，由于CPLD的并行總線模塊中檢測(cè)到PHY地址寄存器最高位為0，認(rèn)定此次操作為讀操作，把PHY地址和寄存器地址轉(zhuǎn)給MDIO接口模塊，同時(shí)告知此次為讀操作，MDIO接口模塊根據(jù)收到的PHY地址和寄存器地址發(fā)起讀操作時(shí)序，并接收Switch地址寄存器返回的數(shù)據(jù)，收到后轉(zhuǎn)給并行總線模塊，并行總線模塊保存從MDIO接口模塊得到的數(shù)據(jù)，保存在讀數(shù)據(jù)寄存器中，同時(shí)觸發(fā)MPU控制總線的中斷，告知MPU數(shù)據(jù)已經(jīng)在CPLD的讀數(shù)據(jù)寄存器中準(zhǔn)備好，MPU收到中斷后，通過(guò)控制總線、地址總線和數(shù)據(jù)總線獲取讀到的數(shù)據(jù),至此整個(gè)讀過(guò)程完成。MPU如需要寫(xiě)操作，需要首先通過(guò)并行總線，向CPLD的PHY地址寄存器中寫(xiě)入0x80，也就是最高位為1，在向寄存器地址寄存器寫(xiě)入需要操作的寄存器的地址0x10，由于PHY地址寄存器的最高位用于指示讀寫(xiě)標(biāo)志，CPLD檢測(cè)到此次為寫(xiě)操作，繼續(xù)等待MPU向CPLD的寫(xiě)數(shù)據(jù)寄存器中寫(xiě)入數(shù)據(jù)。MPU通過(guò)并行總線寫(xiě)入要寫(xiě)的數(shù)據(jù)，CPLD內(nèi)部的并行總線模塊把PHY地址、寄存器地址、寫(xiě)入的數(shù)據(jù)同時(shí)轉(zhuǎn)給MDIO接口模塊，MDIO接口模塊按照MDIO時(shí)序依次向Switch寫(xiě)入數(shù)據(jù)，完成整個(gè)寫(xiě)操作。本發(fā)明實(shí)現(xiàn)了任意包含并行總線的MPU通過(guò)CPLD的擴(kuò)展實(shí)現(xiàn)對(duì)包含MDIO接口的Switch的管理和監(jiān)控。管理Switch的項(xiàng)目中不需要選擇一定包含MDIO接口的MPU，擴(kuò)大了 MPU的選擇范圍，使得一些通用的低成本的MPU能很好的應(yīng)用到整個(gè)系統(tǒng)中。以上所述僅為本發(fā)明的較佳實(shí)施用例而已，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)， 所作的任何修改、等同替換以及改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種通過(guò)并行總線擴(kuò)展MDIO接口的裝置，其特征在于:包括MPU、CPLD, Switch ； 所述MPU，為包含并行總線的MPU ； 所述CPLD，為包含并行總線轉(zhuǎn)MDIO功能的可編程器件； 所述Switch，為包含MDIO管理接口的網(wǎng)絡(luò)轉(zhuǎn)發(fā)芯片，包含多個(gè)PHY設(shè)備； 所述CPLD與所述MPU通過(guò)并行總線連接，所述并行總線包含一組控制總線、一組地址總線、一組數(shù)據(jù)總線； 所述CPLD與所述Switch通過(guò)MDIO管理接口相連接。
2.如權(quán)利要求1所述的一種通過(guò)并行總線擴(kuò)展MDIO接口的裝置，其特征在于: 所述CPLD包含并行總線模塊、MDIO接口模塊；其中所述并行總線模塊包括PHY地址寄存器、寄存器地址寄存器、讀數(shù)據(jù)寄存器、寫(xiě)數(shù)據(jù)寄存器；所述MDIO接口模塊包含時(shí)鐘信號(hào)線和數(shù)據(jù)信號(hào)線，直接和Switch的MDIO接口相連；其中所述CPLD的并行總線模塊通過(guò)編程滿足MPU的總線時(shí)序，所述CPLD的MDIO接口模塊滿足MDIO管理接口的時(shí)序要求。
3.如權(quán)利要求2所述的一種通過(guò)并行總線擴(kuò)展MDIO接口的裝置的實(shí)現(xiàn)方法，其特征在于:包括: MPU通過(guò)并行總線中的控制總線和地址總線，選中當(dāng)前的CPLD設(shè)備，然后通過(guò)數(shù)據(jù)總線向CPLD內(nèi)部的并行總線模塊中的寄存器，包括PHY地址寄存器和寄存器地址寄存器中寫(xiě)入需要操作的Switch的PHY地址、寄存器地址和讀寫(xiě)標(biāo)志位； 如果此時(shí)MPU為讀操作，則CPLD的MDIO接口模塊根據(jù)CPLD并行總線模塊中的PHY地址、寄存器地址的值，模擬MDIO的時(shí)序，向外部的Switch設(shè)備發(fā)起讀指令，并接收Switch返回的數(shù)據(jù)，存入到CPLD內(nèi)部并行總線模塊中的讀數(shù)據(jù)寄存器，CPLD的并行總線模塊接收到讀到的數(shù)據(jù)后，通知MPU來(lái)獲取讀到的數(shù)據(jù)，此時(shí)完成整個(gè)讀流程； 如果MPU需要對(duì)Switch進(jìn)行寫(xiě)操作，則首先發(fā)送Switch的PHY地址、寄存器地址和寫(xiě)標(biāo)志位，然后向CPLD內(nèi)部并行總線模塊中的寫(xiě)數(shù)據(jù)寄存器中寫(xiě)入需要寫(xiě)入到Switch寄存器中的值，完成以上步 驟，并行總線模塊發(fā)送所有數(shù)據(jù)給MDIO接口模塊，由MDIO接口模塊按照MDIO的接口時(shí)序向Switch的寄存器中寫(xiě)入數(shù)據(jù)，此時(shí)完成整個(gè)寫(xiě)過(guò)程。
全文摘要
一種通過(guò)并行總線擴(kuò)展MDIO接口的裝置及其實(shí)現(xiàn)方法，包括MPU、CPLD、Switch；所述MPU，為包含并行總線的MPU；所述CPLD，為包含并行總線轉(zhuǎn)MDIO功能的可編程器件；所述Switch，為包含MDIO管理接口的網(wǎng)絡(luò)轉(zhuǎn)發(fā)芯片；所述CPLD與所述MPU通過(guò)并行總線連接，所述并行總線包含一組控制總線、一組地址總線、一組數(shù)據(jù)總線；所述CPLD與所述Switch通過(guò)MDIO管理接口相連接。本發(fā)明使得沒(méi)有MDIO接口的MPU，也可以實(shí)現(xiàn)對(duì)外部Switch的業(yè)務(wù)的管理和狀態(tài)的監(jiān)控。
文檔編號(hào)G06F13/38GK103226533SQ20131010649
公開(kāi)日2013年7月31日 申請(qǐng)日期2013年3月29日 優(yōu)先權(quán)日2013年3月29日
發(fā)明者高如正 申請(qǐng)人:福建星網(wǎng)銳捷通訊股份有限公司