專利名稱：一種采用分析圖法調(diào)整芯片間鏈路傳輸參數(shù)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路設(shè)計(jì)技術(shù)領(lǐng)域，具體涉及一種采用分析圖法調(diào)整芯片間鏈路傳輸參數(shù)的方法。
背景技術(shù)：
隨著集成電路技術(shù)的飛速發(fā)展，為了滿足高性能芯片設(shè)計(jì)的需要，芯片間高速信號(hào)傳輸越來(lái)越成為高端服務(wù)器等設(shè)備的基本特征，特別是在采用第三方IP的設(shè)計(jì)中，鏈路數(shù)據(jù)參數(shù)的調(diào)整成為高速信號(hào)傳輸調(diào)試的重要難點(diǎn)之一。在沒有仿真驗(yàn)證環(huán)境的條件下，就鏈路傳輸參數(shù)的調(diào)整而言，一方面需要手工構(gòu)建鏈路模型用于鏈路分析，以便更好的尋找鏈路傳輸質(zhì)量的關(guān)鍵影響點(diǎn)，其中，關(guān)鍵影響點(diǎn)往往會(huì)有一個(gè)或者多個(gè)，所以會(huì)很復(fù)雜；另一方面需要通過(guò)反復(fù)實(shí)驗(yàn)尋找鏈路傳輸質(zhì)量曲線。因?yàn)殒溌穮?shù)組合情況成指數(shù)增長(zhǎng)，遍歷周期已經(jīng)遠(yuǎn)遠(yuǎn)超過(guò)了項(xiàng)目的可承受周期，因此合理的模型構(gòu)建和參數(shù)選擇方法是快速找到適合具體鏈路的傳輸參數(shù)的重點(diǎn)，從而滿足項(xiàng)目進(jìn)度需求，減少項(xiàng)目成本。因此，實(shí)有必要進(jìn)行開發(fā)研究，以提供一種方案，可適用于沒有仿真驗(yàn)證環(huán)境的條件，具有靈活性和可實(shí)現(xiàn)性，適于復(fù)雜的采用第三方IP實(shí)現(xiàn)傳輸?shù)男酒?br>
發(fā)明內(nèi)容
為解決上述問(wèn)題，本發(fā)明的目的在于提供一種采用分析圖法調(diào)整芯片間鏈路傳輸參數(shù)的方法，可適用于沒有仿真驗(yàn)證環(huán)境的條件，具有靈活性和可實(shí)現(xiàn)性，適于復(fù)雜的采用第三方IP實(shí)現(xiàn)傳輸?shù)男酒?，以在一定程度上保證項(xiàng)目的成本和進(jìn)度要求。為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案為
一種采用分析圖法調(diào)整芯片間鏈路`傳輸參數(shù)的方法，包括如下步驟
A、進(jìn)行鏈路傳輸影響因素分析圖分析；
B、基于鏈路參數(shù)影響模型進(jìn)行測(cè)試誤碼率分析；
C、通過(guò)符合區(qū)間確認(rèn)單個(gè)鏈路參數(shù)值。進(jìn)一步地，在步驟A中，根據(jù)集成電路設(shè)計(jì)以及高速PCB設(shè)計(jì)原理作出鏈路傳輸影響因素分析圖。進(jìn)一步地，還包括如下步驟
根據(jù)實(shí)驗(yàn)測(cè)試分析圖，分析各個(gè)鏈路參數(shù)的影響能力，針對(duì)具體傳輸鏈路繪制帶傳輸參數(shù)影響能力的鏈路傳輸模型。進(jìn)一步地，在步驟B中，針對(duì)鏈路參數(shù)模型將某一鏈路參數(shù)(TAP)通過(guò)逐漸遞增或者遞減的方式實(shí)現(xiàn)配置，通過(guò)實(shí)際數(shù)據(jù)傳輸?shù)恼`碼率記錄分析，尋找最大符合區(qū)間。本發(fā)明采用分析圖法調(diào)整芯片間鏈路傳輸參數(shù)的方法彌補(bǔ)了不滿足軟件仿真驗(yàn)證的不足，其所帶來(lái)的靈活性和可實(shí)現(xiàn)性，更適用于復(fù)雜的采用第三方IP實(shí)現(xiàn)傳輸?shù)男酒?，因而具有很高的技術(shù)價(jià)值，一定程度上保證了項(xiàng)目的成本和進(jìn)度要求。


圖1為本發(fā)明的方法流程圖示；
圖2為本發(fā)明的鏈路參數(shù)影響分析圖模型圖示；
圖3為本發(fā)明的鏈路參數(shù)影響模型圖示；
圖4為本發(fā)明的鏈路參數(shù)誤碼率測(cè)試示意 圖5為本發(fā)明的鏈路參數(shù)符合區(qū)間示意圖。
具體實(shí)施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。本發(fā)明一種采用分析圖法調(diào)整芯片間鏈路傳輸參數(shù)的方法，主要考慮芯片間高速信號(hào)傳輸導(dǎo)致傳輸鏈路傳輸質(zhì)量較差甚至鏈路不可用的狀態(tài)，在不滿足仿真驗(yàn)證的條件下，通過(guò)分析圖分析鏈路傳輸參數(shù)的影響因素，尋找一個(gè)或者多個(gè)影響鏈路傳輸質(zhì)量的關(guān)鍵因素，針對(duì)具體的影響因素采用數(shù)據(jù)傳輸誤碼率分析，尋找符合區(qū)間滿足設(shè)計(jì)要求的參數(shù)影響因素具體值。參照?qǐng)D1所示，本發(fā)明采用分析圖法調(diào)整芯片間鏈路傳輸參數(shù)的方法主要包括如下步驟:
進(jìn)行鏈路傳輸影響因素分析圖分析； 基于鏈路參數(shù)影響模型進(jìn)行測(cè)試誤碼率分析；
通過(guò)符合區(qū)間確認(rèn)單個(gè)鏈路參數(shù)值。其中，鏈路傳輸影響因素分析圖是根據(jù)集成電路設(shè)計(jì)以及高速PCB設(shè)計(jì)原理作出來(lái)的，因?yàn)樾酒g高速傳輸IO均實(shí)現(xiàn)了均衡和加重電路，其目的就是在較小范圍內(nèi)對(duì)鏈路傳輸實(shí)現(xiàn)微調(diào)，從而達(dá)到滿足設(shè)計(jì)要求的目的。對(duì)各個(gè)均衡或者加重參數(shù)值進(jìn)行測(cè)試實(shí)驗(yàn)和敏感性分析，通過(guò)分析圖分析其影響特性，從而實(shí)現(xiàn)手工繪制的鏈路傳輸分析圖模型。而鏈路參數(shù)符合區(qū)間是根據(jù)具體鏈路參數(shù)的實(shí)測(cè)特性而得到，基于敏感性極大的參數(shù)影響因素采用逐漸遞增或者遞減的方式尋找滿足設(shè)計(jì)要求的符合區(qū)間，最大符合區(qū)間的中間值即是鏈路傳輸參數(shù)的最優(yōu)值，因?yàn)樗ＷC了鏈路傳輸?shù)牟环€(wěn)定性區(qū)間。具體地，影響因素分析圖主要是用于芯片間高速信號(hào)傳輸調(diào)試過(guò)程中，在不滿足仿真驗(yàn)證的條件下，通過(guò)實(shí)際測(cè)試和分析圖分析影響鏈路傳輸質(zhì)量的關(guān)鍵因素(一個(gè)或者多個(gè))。鏈路參數(shù)影響模型主要是用于根據(jù)分析圖分析結(jié)果和實(shí)際鏈路的特征手工繪制鏈路傳輸模型，便于鏈路數(shù)據(jù)傳輸符合區(qū)間的測(cè)試與分析。而實(shí)施誤碼率分析，主要是用于基于單個(gè)TAP參數(shù)，通過(guò)多階段的實(shí)際測(cè)試，尋找最大符合區(qū)間的中間值。本發(fā)明鏈路參數(shù)的調(diào)整方法所具有的上述特點(diǎn)，使其彌補(bǔ)了不滿足軟件仿真驗(yàn)證的不足，其所帶來(lái)的靈活性和可實(shí)現(xiàn)性，更適用于復(fù)雜的采用第三方IP實(shí)現(xiàn)傳輸?shù)男酒?，因而具有很高的技術(shù)價(jià)值，一定程度上保證了項(xiàng)目的成本和進(jìn)度要求。請(qǐng)參照?qǐng)D2-圖5所示，本發(fā)明采用分析圖法調(diào)整芯片間鏈路傳輸參數(shù)的方法具體如下:
在芯片間高速鏈路傳輸測(cè)試過(guò)程中，根據(jù)不同的鏈路參數(shù)配置檢查鏈路傳輸質(zhì)量，繪制鏈路參數(shù)影響分析圖模型。例如，固定鏈路傳輸參數(shù)TAP2、TAP3、TAP4、TAP5、TAP6、TAP7為“O”，動(dòng)態(tài)調(diào)整TAPl參數(shù)值，可發(fā)現(xiàn)該TAP參數(shù)對(duì)于某鏈路傳輸質(zhì)量的影響程度，即其影響敏感度。依次檢查分析各個(gè)參數(shù)的敏感性，手工繪制某固定鏈路的參數(shù)影響分析圖模型，用以分析和生成鏈路傳輸影響模型。根據(jù)實(shí)驗(yàn)測(cè)試的結(jié)果，即分析圖，分析各個(gè)鏈路參數(shù)的影響能力，針對(duì)具體某條傳輸鏈路繪制帶傳輸參數(shù)影響能力的鏈路傳輸模型，主要是基于芯片間鏈路傳輸端的發(fā)送器和接收器，如圖3，為了減少調(diào)試的難度，通常根據(jù)具體鏈路的分析采用固定一端(通常為RX)參數(shù)或者RX采用自適應(yīng)參數(shù)的方式(某些第三方IP實(shí)現(xiàn))。關(guān)注鏈路參數(shù)模型中高敏感性參數(shù)，對(duì)其進(jìn)行重點(diǎn)分析和調(diào)試，以便進(jìn)行具體參數(shù)的配置調(diào)試分析該參數(shù)的可用性，最終進(jìn)行優(yōu)化。進(jìn)行鏈路參數(shù)的誤碼率測(cè)試分析，是針對(duì)鏈路參數(shù)模型將某一 TAP參數(shù)通過(guò)逐漸遞增或者遞減的方式實(shí)現(xiàn)配置，通過(guò)實(shí)際數(shù)據(jù)傳輸?shù)恼`碼率記錄分析，尋找最大符合區(qū)間，因鏈路參數(shù)(TAP)的規(guī)律性變化，其誤碼率分析結(jié)果是在TAP變化范圍內(nèi)的一條波浪曲線(如圖5)，其最大符合區(qū)間的中間TAP值，即是鏈路最優(yōu)TAP參數(shù)值。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何 修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種采用分析圖法調(diào)整芯片間鏈路傳輸參數(shù)的方法，其特征在于，包括如下步驟: A、進(jìn)行鏈路傳輸影響因素分析圖分析； B、基于鏈路參數(shù)影響模型進(jìn)行測(cè)試誤碼率分析； C、通過(guò)符合區(qū)間確認(rèn)單個(gè)鏈路參數(shù)值。
2.如權(quán)利要求1所述的采用分析圖法調(diào)整芯片間鏈路傳輸參數(shù)的方法，其特征在于:在步驟A中，根據(jù)集成電路設(shè)計(jì)以及高速PCB設(shè)計(jì)原理作出鏈路傳輸影響因素分析圖。
3.如權(quán)利要求2所述的采用分析圖法調(diào)整芯片間鏈路傳輸參數(shù)的方法，其特征在于，還包括如下步驟: 根據(jù)實(shí)驗(yàn)測(cè)試分析圖，分析各個(gè)鏈路參數(shù)的影響能力，針對(duì)具體傳輸鏈路繪制帶傳輸參數(shù)影響能力的鏈路傳輸模型。
4.如權(quán)利要求3所述的采用分析圖法調(diào)整芯片間鏈路傳輸參數(shù)的方法，其特征在于:在步驟B中，針對(duì)鏈路參數(shù)模型將某一鏈路參數(shù)(TAP)通過(guò)逐漸遞增或者遞減的方式實(shí)現(xiàn)配置，通過(guò)實(shí)際數(shù)據(jù)傳輸?shù)恼`碼率記錄分析，尋找最大符合區(qū)間。
全文摘要
本發(fā)明涉及一種采用分析圖法調(diào)整芯片間鏈路傳輸參數(shù)的方法，包括如下步驟A、進(jìn)行鏈路傳輸影響因素分析圖分析；B、基于鏈路參數(shù)影響模型進(jìn)行測(cè)試誤碼率分析；C、通過(guò)符合區(qū)間確認(rèn)單個(gè)鏈路參數(shù)值。本發(fā)明采用分析圖法調(diào)整芯片間鏈路傳輸參數(shù)的方法彌補(bǔ)了不滿足軟件仿真驗(yàn)證的不足，其所帶來(lái)的靈活性和可實(shí)現(xiàn)性，更適用于復(fù)雜的采用第三方IP實(shí)現(xiàn)傳輸?shù)男酒蚨哂泻芨叩募夹g(shù)價(jià)值，一定程度上保證了項(xiàng)目的成本和進(jìn)度要求。
文檔編號(hào)G06F17/50GK103218491SQ20131013140
公開日2013年7月24日 申請(qǐng)日期2013年4月16日 優(yōu)先權(quán)日2013年4月16日
發(fā)明者王恩東, 胡雷均, 李仁剛 申請(qǐng)人:浪潮電子信息產(chǎn)業(yè)股份有限公司