專利名稱：一種星載數(shù)字信號(hào)處理器翻轉(zhuǎn)加固方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種星載數(shù)字信號(hào)處理器(DSP)翻轉(zhuǎn)加固方法，屬于衛(wèi)星有效載荷平臺(tái)抗單粒子設(shè)計(jì)領(lǐng)域。
背景技術(shù)：
近年來(lái)，從公開(kāi)刊物及公開(kāi)渠道上所了解到的國(guó)內(nèi)外數(shù)字信號(hào)處理器(DSP)抗單粒子事件防護(hù)設(shè)計(jì)情況如下:方法①采用檢錯(cuò)糾錯(cuò)電路(EDAC)及編碼對(duì)單粒子翻轉(zhuǎn)進(jìn)行檢測(cè)和糾正，目前國(guó)內(nèi)外EDAC實(shí)現(xiàn)的方式主要有兩種:CPU芯片自帶EDAC功能和FPGA編程實(shí)現(xiàn)EDAC功能；方法②程序代碼直接固化在對(duì)單粒子翻轉(zhuǎn)幾乎免疫的PROM中運(yùn)行。但由于受PROM運(yùn)行速度限制，程序數(shù)據(jù)一般首先搬移到處理器內(nèi)部的存儲(chǔ)區(qū)內(nèi)運(yùn)行。方法③通過(guò)三模冗余(TMR)實(shí)現(xiàn)糾錯(cuò)。將功能完全相同的電路完全復(fù)制三份，并在每一級(jí)的輸出端插入三選一多數(shù)判決器，當(dāng)某一級(jí)電路出現(xiàn)錯(cuò)誤時(shí)，處于相同級(jí)的另外兩個(gè)電路輸出正確，三個(gè)輸出送入三選一多數(shù)判決器后，判決器通過(guò)二對(duì)一的判決，自動(dòng)將錯(cuò)誤屏蔽，從而保證了輸出結(jié)果的正確。方法④采用高等級(jí)、可定制的數(shù)字處理器芯片。上述方法中，方法①采用檢錯(cuò)糾錯(cuò)電路(EDAC)及編碼對(duì)單粒子翻轉(zhuǎn)進(jìn)行檢測(cè)和糾正，檢錯(cuò)、糾錯(cuò)的功能普遍由FPGA完成并實(shí)現(xiàn)，由于FPGA也是單粒子敏感元器件，若FPGA發(fā)生單粒子事件，那么其完成的EDAC功能也將受到很大影響。方法②采用高等級(jí)的PROM芯片，這種防范簡(jiǎn)單、有 效，但一旦芯片內(nèi)部存儲(chǔ)結(jié)構(gòu)中某一位發(fā)生翻轉(zhuǎn)，那么整個(gè)系統(tǒng)將功能異常。方法③雖然解決了單粒子翻轉(zhuǎn)問(wèn)題，但是其缺點(diǎn)是硬件開(kāi)銷大，需要硬件冗余。方法④可靠性高，但通用性差。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)的上述不足，提供一種星載數(shù)字信號(hào)處理器翻轉(zhuǎn)加固方法，該方法通過(guò)將多種措施有機(jī)融合，實(shí)現(xiàn)對(duì)數(shù)字信號(hào)處理器在運(yùn)行過(guò)程中對(duì)單粒子事件時(shí)的檢錯(cuò)、糾錯(cuò)，且可靠性高、系統(tǒng)集成度高，大大降低數(shù)字信號(hào)處理器在惡劣輻射環(huán)境下運(yùn)行時(shí)發(fā)生單粒子事件的概率。本發(fā)明的上述目的主要是通過(guò)如下技術(shù)方案予以實(shí)現(xiàn)的:一種星載數(shù)字信號(hào)處理器翻轉(zhuǎn)加固方法，通過(guò)星載數(shù)字信號(hào)處理器翻轉(zhuǎn)加固系統(tǒng)實(shí)現(xiàn)，所述星載數(shù)字信號(hào)處理器翻轉(zhuǎn)加固系統(tǒng)包括DSP芯片、ASIC芯片、PROM存儲(chǔ)器和SRAM存儲(chǔ)器，其中ASIC芯片包括第一三模冗余輸入模塊、第二三模冗余輸入模塊、第三三模冗余輸入模塊、第一判決模塊、第二判決模塊、第三判決模塊、復(fù)位模塊、三個(gè)EDAC模塊、三個(gè)EDAC數(shù)據(jù)生成模塊和三個(gè)看門狗模塊，具體包括如下步驟:步驟(一)、DSP芯片向ASIC芯片發(fā)出信號(hào)接收指令，ASIC芯片從PROM存儲(chǔ)器中讀取程序數(shù)據(jù)和EDAC校驗(yàn)數(shù)據(jù)，送入第一三模冗余輸入模塊，第一三模冗余輸入模塊將接收的數(shù)據(jù)分成三路分別輸出給三個(gè)EDAC模塊，EDAC模塊根據(jù)EDAC校驗(yàn)數(shù)據(jù)對(duì)程序數(shù)據(jù)進(jìn)行校驗(yàn)，將程序數(shù)據(jù)中的錯(cuò)誤數(shù)據(jù)進(jìn)行恢復(fù)，之后的將恢復(fù)后的程序數(shù)據(jù)輸入到第一判決模塊，由第一判決模塊利用多數(shù)判決原則進(jìn)行判斷，即:若三個(gè)EDAC模塊輸出的三路數(shù)據(jù)均為正確數(shù)據(jù)、或三路數(shù)據(jù)中有兩路為正確數(shù)據(jù)，則將正確的程序數(shù)據(jù)輸出給DSP芯片，由DSP芯片運(yùn)行程序，之后進(jìn)入步驟(二)；若三路數(shù)據(jù)中僅有一路為正確數(shù)據(jù)，則判定為程序數(shù)據(jù)錯(cuò)誤，進(jìn)入步驟(三)；步驟(二)、DSP芯片按照規(guī)定時(shí)間通過(guò)第二三模冗余輸入模塊向ASIC芯片的三個(gè)看門狗模塊寫入代表程序運(yùn)行正常的標(biāo)志數(shù)據(jù)1，看門狗模塊按照規(guī)定時(shí)間定期讀取標(biāo)志數(shù)據(jù)I，并對(duì)標(biāo)志數(shù)據(jù)I清零，進(jìn)入步驟(四)；步驟(三)、DSP芯片未通過(guò)第二三模冗余輸入模塊向ASIC芯片的三個(gè)看門狗模塊寫入代表程序運(yùn)行正常的標(biāo)志數(shù)據(jù)1，看門狗模塊按照規(guī)定時(shí)間未讀取到標(biāo)志數(shù)據(jù)1，則將結(jié)果信息輸出給第二判決模塊，第二判決模塊判斷為程序運(yùn)行異常，ASIC芯片通過(guò)復(fù)位模塊向DSP芯片的復(fù)位管腳發(fā)送復(fù)位信號(hào)，使DSP芯片復(fù)位，重新運(yùn)行程序，進(jìn)入步驟(一)；步驟(四)、DSP芯片向SRAM存儲(chǔ)器讀取數(shù)據(jù)時(shí)，SRAM存儲(chǔ)器內(nèi)的數(shù)據(jù)連同EDAC校驗(yàn)數(shù)據(jù)首先進(jìn)入ASIC芯片內(nèi)部的第一三模冗余輸入模塊，第一三模冗余輸入模塊將數(shù)據(jù)分成三路分別輸出給三個(gè)EDAC模塊；EDAC模塊根據(jù)EDAC校驗(yàn)數(shù)據(jù)對(duì)數(shù)據(jù)進(jìn)行校驗(yàn)，將數(shù)據(jù)中的錯(cuò)誤數(shù)據(jù)進(jìn)行恢復(fù)，之后的將恢復(fù)后的數(shù)據(jù)輸入到第一判決模塊，由第一判決模塊利用多數(shù)判決原則進(jìn)行判斷，即:若三個(gè)EDAC模塊輸出的三路數(shù)據(jù)均為正確數(shù)據(jù)、或三路數(shù)據(jù)中有兩路為正確數(shù)據(jù)，·則將正確的數(shù)據(jù)輸出給DSP芯片；步驟(五)、DSP芯片向SRAM存儲(chǔ)器存儲(chǔ)數(shù)據(jù)時(shí)，需要存儲(chǔ)的數(shù)據(jù)首先進(jìn)入ASIC芯片內(nèi)部的第三三模冗余輸入模塊，第三三模冗余輸入模塊將數(shù)據(jù)分成三路分別輸出給三個(gè)EDAC數(shù)據(jù)生成模塊；EDAC數(shù)據(jù)生成模塊利用輸入的數(shù)據(jù)生成EDAC校驗(yàn)碼，并將所述數(shù)據(jù)和生成的EDAC校驗(yàn)碼送入第三判決模塊，第三判決模塊利用多數(shù)判決原則進(jìn)行判斷，即:若三個(gè)EDAC數(shù)據(jù)生成模塊輸出的三路數(shù)據(jù)均為正確數(shù)據(jù)、或三路數(shù)據(jù)中有兩路為正確數(shù)據(jù)，則將需要存儲(chǔ)的數(shù)據(jù)及EDAC校驗(yàn)碼寫入SRAM存儲(chǔ)器中。本發(fā)明與現(xiàn)有技術(shù)相比具有如下有益效果:(I)本發(fā)明采用程序片外運(yùn)行+EDAC校驗(yàn)+ASIC技術(shù)+看門狗設(shè)計(jì)，將多種措施有機(jī)地融合在一起，形成了一個(gè)獨(dú)立新穎的抗單粒子加固系統(tǒng)及加固方法，不僅使得整個(gè)系統(tǒng)得以簡(jiǎn)化，提高了固有可靠性，同時(shí)大大降低了在惡劣輻射環(huán)境下DSP芯片運(yùn)行時(shí)發(fā)生單粒子事件的概率；(2)本發(fā)明首次采用ASIC芯片實(shí)現(xiàn)EDAC功能和“看門狗”電路，并對(duì)ASIC芯片進(jìn)行三模冗余設(shè)計(jì)和抗輻射增強(qiáng)設(shè)計(jì)，與目前采用FPGA芯片和集成電路實(shí)現(xiàn)相比，芯片可靠性高、集成度高，并且可以適應(yīng)適應(yīng)惡劣輻射環(huán)境下的工作要求；(3)本發(fā)明中DSP芯片在運(yùn)行程序時(shí)，不在片內(nèi)RAM區(qū)域內(nèi)運(yùn)行，而是逐條從外部PROM中取得程序數(shù)據(jù)并經(jīng)過(guò)ASIC芯片EDAC校驗(yàn)后再開(kāi)始運(yùn)行，這樣做可以避免程序數(shù)據(jù)在片內(nèi)RAM區(qū)域運(yùn)行而帶來(lái)的抗單粒子能力弱的問(wèn)題；(4)本發(fā)明對(duì)于需要臨時(shí)保存的數(shù)據(jù)也不存放在DSP芯片內(nèi)部RAM區(qū)域數(shù)據(jù)存儲(chǔ)空間內(nèi)，而是存放在外部抗單粒子能力強(qiáng)，且經(jīng)過(guò)EDAC校驗(yàn)的專用存儲(chǔ)器內(nèi)，這樣，在惡劣的輻射環(huán)境下，DSP芯片在運(yùn)行時(shí)發(fā)生單粒子翻轉(zhuǎn)的概率大大降低，從而提高了分機(jī)的可靠性；(5)本發(fā)明方法可靠性高、系統(tǒng)集成度高，硬件資源少、設(shè)計(jì)復(fù)雜性低、實(shí)現(xiàn)簡(jiǎn)單，可以大大降低數(shù)字信號(hào)處理器在惡劣輻射環(huán)境下運(yùn)行時(shí)發(fā)生單粒子事件的概率，具有極好的靈活性和通用性，而且可以降低設(shè)備的硬件成本、時(shí)間成本，應(yīng)用前景非常廣泛。


圖1為本發(fā)明星載數(shù)字信號(hào)處理器翻轉(zhuǎn)加固方法原理框圖；圖2為本發(fā)明星載數(shù)字信號(hào)處理器翻轉(zhuǎn)加固系統(tǒng)中ASIC芯片原理框圖；圖3為本發(fā)明星載數(shù)字信號(hào)處理器翻轉(zhuǎn)加固方法中SRAM存儲(chǔ)器數(shù)據(jù)讀取流程圖；圖4為本發(fā)明星載數(shù)字信號(hào)處理器翻轉(zhuǎn)加固方法中SRAM存儲(chǔ)器數(shù)據(jù)存儲(chǔ)流程圖。
具體實(shí)施例方式下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)的描述:如圖1所示為本發(fā)明星載數(shù)字信號(hào)處理器翻轉(zhuǎn)加固方法原理框圖，本發(fā)明通過(guò)星載數(shù)字信號(hào)處理器翻轉(zhuǎn)加固系統(tǒng)實(shí)現(xiàn)，由圖可知星載數(shù)字信號(hào)處理器翻轉(zhuǎn)加固系統(tǒng)包括DSP芯片、ASIC芯片、PROM存儲(chǔ)器和SRAM存儲(chǔ)器，其中ASIC芯片包括第一三模冗余輸入模塊、第二三模冗余輸入模塊、第三三模冗余輸入模塊、第一判決模塊、第二判決模塊、第三判決模塊、復(fù)位模塊、三個(gè)EDAC模塊、三個(gè)EDAC數(shù)據(jù)生成模塊和三個(gè)看門狗模塊。其中ASIC芯片、SRAM存儲(chǔ)器和PROM存儲(chǔ)器共用DSP芯片的EMIF接口地址總線，SRAM存儲(chǔ)器、PROM存儲(chǔ)器的數(shù)據(jù)總線和相應(yīng)控制信號(hào)分別與ASIC芯片相連，SRAM存儲(chǔ)器、PROM存儲(chǔ)器相應(yīng)數(shù)據(jù)EDA C校驗(yàn)由ASIC芯片完成。EDAC模塊將數(shù)據(jù)連同校驗(yàn)數(shù)據(jù)進(jìn)行EDAC處理。三路EDAC模塊輸出的結(jié)果送第一判決模塊，由第一判決模塊利用多數(shù)判決原則將正確數(shù)據(jù)輸出給DSP芯片。DSP芯片定期向ASIC某一寄存器寫入特定數(shù)據(jù)，ASIC芯片定期讀取數(shù)據(jù)并由此判斷DSP芯片是否工作正常，該模塊稱為“看門狗模塊”?！翱撮T狗模塊”也進(jìn)行了三模冗余設(shè)計(jì)。若在某一刻，DSP受到單粒子事件的干擾，程序運(yùn)行異常，不能向ASIC芯片某一寄存器寫入特定數(shù)據(jù)，此時(shí)，ASIC芯片按正常邏輯運(yùn)行并定時(shí)讀取數(shù)據(jù)，根據(jù)數(shù)據(jù)的錯(cuò)誤判斷DSP程序運(yùn)行異常，ASIC芯片立即通過(guò)復(fù)位模塊向DSP芯片的復(fù)位管腳發(fā)送復(fù)位信號(hào)，使DSP復(fù)位，重新運(yùn)行程序。EDAC數(shù)據(jù)生成模塊利用輸入的數(shù)據(jù)生成EDAC校驗(yàn)碼，并將數(shù)據(jù)和生成的EDAC校驗(yàn)碼送入第三判決模塊，第三判決模塊利用多數(shù)判決原則進(jìn)行判斷，將正確數(shù)據(jù)寫入SRAM芯片中。按照?qǐng)D1所示將數(shù)字信號(hào)處理器DSP、ASIC芯片和高等級(jí)的PROM芯片、SRAM芯片互聯(lián)在一起，DSP芯片運(yùn)行程序時(shí)采用片外逐條讀取程序數(shù)據(jù)字并經(jīng)EDAC模塊校驗(yàn)后執(zhí)行的措施，從而形成可靠的數(shù)字信號(hào)處理系統(tǒng)。如圖2所示為本發(fā)明星載數(shù)字信號(hào)處理器翻轉(zhuǎn)加固系統(tǒng)中ASIC芯片原理框圖，本發(fā)明星載數(shù)字信號(hào)處理器翻轉(zhuǎn)加固方法包括如下步驟:步驟(一)、DSP芯片向ASIC芯片發(fā)出信號(hào)接收指令，ASIC芯片從PROM存儲(chǔ)器中讀取程序數(shù)據(jù)和EDAC校驗(yàn)數(shù)據(jù)，送入第一三模冗余輸入模塊，第一三模冗余輸入模塊將接收的數(shù)據(jù)分成三路分別輸出給三個(gè)EDAC模塊，EDAC模塊根據(jù)EDAC校驗(yàn)數(shù)據(jù)對(duì)程序數(shù)據(jù)進(jìn)行校驗(yàn)，將程序數(shù)據(jù)中的錯(cuò)誤數(shù)據(jù)進(jìn)行恢復(fù)，之后的將恢復(fù)后的程序數(shù)據(jù)輸入到第一判決模塊，由第一判決模塊利用多數(shù)判決原則進(jìn)行判斷(三選二判決原則)，若三個(gè)EDAC模塊輸出的三路數(shù)據(jù)均為正確數(shù)據(jù)、或三路數(shù)據(jù)中有兩路為正確數(shù)據(jù)，則將正確的程序數(shù)據(jù)輸出給DSP芯片并運(yùn)行程序，之后進(jìn)入步驟(二)；若三路數(shù)據(jù)中僅有一路為正確數(shù)據(jù)，則判定為程序數(shù)據(jù)錯(cuò)誤，進(jìn)入步驟(三)。步驟(二)、DSP芯片按照規(guī)定時(shí)間通過(guò)第二三模冗余輸入模塊向ASIC芯片的三個(gè)看門狗模塊寫入代表程序運(yùn)行正常的標(biāo)志數(shù)據(jù)1，看門狗模塊按照規(guī)定時(shí)間定期讀取標(biāo)志數(shù)據(jù)1，并在讀取后對(duì)標(biāo)志數(shù)據(jù)I進(jìn)行清零，進(jìn)入步驟(四)。步驟(三)、DSP芯片未通過(guò)第二三模冗余輸入模塊向ASIC芯片的三個(gè)看門狗模塊寫入代表程序運(yùn)行正常的標(biāo)志數(shù)據(jù)1，看門狗模塊按照規(guī)定時(shí)間未讀取到標(biāo)志數(shù)據(jù)1，則將結(jié)果信息輸出給第二判決 模塊，第二判決模塊判斷為程序運(yùn)行異常，ASIC芯片通過(guò)復(fù)位模塊向DSP芯片的復(fù)位管腳發(fā)送復(fù)位信號(hào)，使DSP芯片復(fù)位，重新運(yùn)行程序，進(jìn)入步驟(一)。步驟(四)、DSP芯片向SRAM存儲(chǔ)器讀取數(shù)據(jù)，具體方法為:SRAM存儲(chǔ)器內(nèi)的數(shù)據(jù)連同EDAC校驗(yàn)數(shù)據(jù)首先進(jìn)入ASIC芯片內(nèi)部的第一三模冗余輸入模塊，第一三模冗余輸入模塊將數(shù)據(jù)分成三路分別輸出給三個(gè)EDAC模塊；EDAC模塊根據(jù)EDAC校驗(yàn)數(shù)據(jù)對(duì)數(shù)據(jù)進(jìn)行校驗(yàn)，將數(shù)據(jù)中的錯(cuò)誤數(shù)據(jù)進(jìn)行恢復(fù)，之后的將恢復(fù)后的數(shù)據(jù)輸入到第一判決模塊，由第一判決模塊利用多數(shù)判決原則進(jìn)行判斷，若三個(gè)EDAC模塊輸出的三路數(shù)據(jù)均為正確數(shù)據(jù)、或三路數(shù)據(jù)中有兩路為正確數(shù)據(jù)，則將正確的數(shù)據(jù)輸出給DSP芯片。如圖3所示為本發(fā)明星載數(shù)字信號(hào)處理器翻轉(zhuǎn)加固方法中SRAM存儲(chǔ)器數(shù)據(jù)讀取流程圖。步驟(五)、DSP芯片向SRAM存儲(chǔ)器存儲(chǔ)數(shù)據(jù)，具體方法為:需要存儲(chǔ)的數(shù)據(jù)首先進(jìn)入ASIC芯片內(nèi)部的第三三模冗余輸入模塊，第三三模冗余輸入模塊將數(shù)據(jù)分成三路分別輸出給三個(gè)EDAC數(shù)據(jù)生成模塊；EDAC數(shù)據(jù)生成模塊利用輸入的數(shù)據(jù)生成EDAC校驗(yàn)碼，并將輸入數(shù)據(jù)和生成的EDAC校驗(yàn)碼送入第三判決模塊，第三判決模塊利用多數(shù)判決原則進(jìn)行判斷，若三個(gè)EDAC數(shù)據(jù)生成模塊輸出的三路數(shù)據(jù)均為正確數(shù)據(jù)、或三路數(shù)據(jù)中有兩路為正確數(shù)據(jù)，則將需要存儲(chǔ)的數(shù)據(jù)及EDAC校驗(yàn)碼寫入SRAM芯片中。如圖4所示為本發(fā)明星載數(shù)字信號(hào)處理器翻轉(zhuǎn)加固方法中SRAM存儲(chǔ)器數(shù)據(jù)存儲(chǔ)流程圖。本發(fā)明星載數(shù)字信號(hào)處理器翻轉(zhuǎn)加固系統(tǒng)通過(guò)如下方法得到:1、采用VHDL或Verilog語(yǔ)言生成EDAC模塊、EDAC數(shù)據(jù)生成模塊和“看門狗”模塊，并對(duì)模塊進(jìn)行三模冗余設(shè)計(jì)，待確認(rèn)功能及時(shí)序正確后，形成RTL門級(jí)網(wǎng)表；2、將數(shù)字信號(hào)處理器數(shù)據(jù)線、地址線、控制線和PROM芯片的數(shù)據(jù)線、EDAC數(shù)據(jù)線進(jìn)行合理分配，形成管腳映射表；3、ASIC芯片基于0.18um CMOS工藝平臺(tái)，采用抗輻照集成電路工藝和設(shè)計(jì)加固手段，通過(guò)系統(tǒng)、電路和版圖三個(gè)層級(jí)，采用特殊的電路結(jié)構(gòu)等技術(shù)途徑，利用步驟1、步驟2產(chǎn)生的門級(jí)網(wǎng)表和管腳映射表，制成專用集成電路芯片，使芯片具備了抗總劑量能力、抗單粒子閂鎖和翻轉(zhuǎn)的能力，滿足空間使用要求；4、按照?qǐng)D1所示將數(shù)字信號(hào)處理器DSP芯片、ASIC芯片和高等級(jí)的PROM芯片、SRAM芯片互聯(lián)在一起，數(shù)字信號(hào)處理器DSP運(yùn)行程序時(shí)采用片外逐條讀取程序數(shù)據(jù)字并經(jīng)EDAC校驗(yàn)后執(zhí)行的措施，從而形成可靠的數(shù)字信號(hào)處理系統(tǒng)。本發(fā)明的基本流程是:采用“程序片外運(yùn)行+EDAC校驗(yàn)+ASIC技術(shù)+看門狗”設(shè)計(jì)，同時(shí)利用抗輻照ASIC技術(shù)，將多種抗空間單粒子措施有機(jī)地融合在一起，形成了一個(gè)獨(dú)立新穎的抗單粒子加固方法，使得系統(tǒng)不僅簡(jiǎn)化，提高了固有可靠性，同時(shí)降低了在惡劣輻射環(huán)境下DSP芯片運(yùn)行時(shí)發(fā)生單粒子事件的概率。以上所述，僅為本發(fā)明最佳的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。本發(fā)明 說(shuō)明書中未作詳細(xì)描述的內(nèi)容屬于本領(lǐng)域?qū)I(yè)技術(shù)人員的公知技術(shù)。
權(quán)利要求
1.一種星載數(shù)字信號(hào)處理器翻轉(zhuǎn)加固方法，其特征在于:通過(guò)星載數(shù)字信號(hào)處理器翻轉(zhuǎn)加固系統(tǒng)實(shí)現(xiàn)，所述星載數(shù)字信號(hào)處理器翻轉(zhuǎn)加固系統(tǒng)包括DSP芯片、ASIC芯片、PROM存儲(chǔ)器和SRAM存儲(chǔ)器，其中ASIC芯片包括第一三模冗余輸入模塊、第二三模冗余輸入模塊、第三三模冗余輸入模塊、第一判決模塊、第二判決模塊、第三判決模塊、復(fù)位模塊、三個(gè)EDAC模塊、三個(gè)EDAC數(shù)據(jù)生成模塊和三個(gè)看門狗模塊，具體包括如下步驟: 步驟(一)、DSP芯片向ASIC芯片發(fā)出信號(hào)接收指令，ASIC芯片從PROM存儲(chǔ)器中讀取程序數(shù)據(jù)和EDAC校驗(yàn)數(shù)據(jù)，送入第一三模冗余輸入模塊，第一三模冗余輸入模塊將接收的數(shù)據(jù)分成三路分別輸出給三個(gè)EDAC模塊，EDAC模塊根據(jù)EDAC校驗(yàn)數(shù)據(jù)對(duì)程序數(shù)據(jù)進(jìn)行校驗(yàn)，將程序數(shù)據(jù)中的錯(cuò)誤數(shù)據(jù)進(jìn)行恢復(fù)，之后的將恢復(fù)后的程序數(shù)據(jù)輸入到第一判決模塊，由第一判決模塊利用多數(shù)判決原則進(jìn)行判斷，即:若三個(gè)EDAC模塊輸出的三路數(shù)據(jù)均為正確數(shù)據(jù)、或三路數(shù)據(jù)中有兩路為正確數(shù)據(jù)，則將正確的程序數(shù)據(jù)輸出給DSP芯片，由DSP芯片運(yùn)行程序，之后進(jìn)入步驟(二)；若三路數(shù)據(jù)中僅有一路為正確數(shù)據(jù)，則判定為程序數(shù)據(jù)錯(cuò)誤，進(jìn)入步驟(三)； 步驟(二)、DSP芯片按照規(guī)定時(shí)間通過(guò)第二三模冗余輸入模塊向ASIC芯片的三個(gè)看門狗模塊寫入代表程序運(yùn)行正常的標(biāo)志數(shù)據(jù)1，看門狗模塊按照規(guī)定時(shí)間定期讀取標(biāo)志數(shù)據(jù)I，并對(duì)標(biāo)志數(shù)據(jù)I清零，進(jìn)入步驟(四)； 步驟(三)、DSP芯片未通過(guò)第二三模冗余輸入模塊向ASIC芯片的三個(gè)看門狗模塊寫入代表程序運(yùn)行正常的標(biāo)志數(shù)據(jù)1，看門狗模塊按照規(guī)定時(shí)間未讀取到標(biāo)志數(shù)據(jù)1，則將結(jié)果信息輸出給第二判決模塊，第二判決模塊判斷為程序運(yùn)行異常，ASIC芯片通過(guò)復(fù)位模塊向DSP芯片的復(fù)位管腳發(fā)送復(fù)位信號(hào)，使DSP芯片復(fù)位，重新運(yùn)行程序，進(jìn)入步驟(一)； 步驟(四)、DSP芯片向SRAM存儲(chǔ)器讀取數(shù)據(jù)時(shí)，SRAM存儲(chǔ)器內(nèi)的數(shù)據(jù)連同EDAC校驗(yàn)數(shù)據(jù)首先進(jìn)入ASIC芯片內(nèi)部 的第一三模冗余輸入模塊，第一三模冗余輸入模塊將數(shù)據(jù)分成三路分別輸出給三個(gè)EDAC模塊；EDAC模塊根據(jù)EDAC校驗(yàn)數(shù)據(jù)對(duì)數(shù)據(jù)進(jìn)行校驗(yàn)，將數(shù)據(jù)中的錯(cuò)誤數(shù)據(jù)進(jìn)行恢復(fù)，之后的將恢復(fù)后的數(shù)據(jù)輸入到第一判決模塊，由第一判決模塊利用多數(shù)判決原則進(jìn)行判斷，即:若三個(gè)EDAC模塊輸出的三路數(shù)據(jù)均為正確數(shù)據(jù)、或三路數(shù)據(jù)中有兩路為正確數(shù)據(jù)，則將正確的數(shù)據(jù)輸出給DSP芯片； 步驟(五)、DSP芯片向SRAM存儲(chǔ)器存儲(chǔ)數(shù)據(jù)時(shí)，需要存儲(chǔ)的數(shù)據(jù)首先進(jìn)入ASIC芯片內(nèi)部的第三三模冗余輸入模塊，第三三模冗余輸入模塊將數(shù)據(jù)分成三路分別輸出給三個(gè)EDAC數(shù)據(jù)生成模塊；EDAC數(shù)據(jù)生成模塊利用輸入的數(shù)據(jù)生成EDAC校驗(yàn)碼，并將所述數(shù)據(jù)和生成的EDAC校驗(yàn)碼送入第三判決模塊，第三判決模塊利用多數(shù)判決原則進(jìn)行判斷，S卩:若三個(gè)EDAC數(shù)據(jù)生成模塊輸出的三路數(shù)據(jù)均為正確數(shù)據(jù)、或三路數(shù)據(jù)中有兩路為正確數(shù)據(jù)，則將需要存儲(chǔ)的數(shù)據(jù)及EDAC校驗(yàn)碼寫入SRAM存儲(chǔ)器中。
全文摘要
本發(fā)明涉及一種星載數(shù)字信號(hào)處理器翻轉(zhuǎn)加固方法，通過(guò)星載數(shù)字信號(hào)處理器翻轉(zhuǎn)加固系統(tǒng)實(shí)現(xiàn)，星載數(shù)字信號(hào)處理器翻轉(zhuǎn)加固系統(tǒng)包括DSP芯片、ASIC芯片、PROM存儲(chǔ)器和SRAM存儲(chǔ)器，本發(fā)明的基本流程是采用程序片外運(yùn)行+EDAC校驗(yàn)+ASIC技術(shù)+看門狗設(shè)計(jì)，同時(shí)利用抗輻照ASIC技術(shù)，將多種抗空間單粒子措施有機(jī)地融合在一起，形成了一個(gè)獨(dú)立新穎的抗單粒子加固方法，使得系統(tǒng)不僅簡(jiǎn)化，提高了固有可靠性，硬件資源少、設(shè)計(jì)復(fù)雜性低、實(shí)現(xiàn)簡(jiǎn)單，同時(shí)大大降低了在惡劣輻射環(huán)境下DSP芯片運(yùn)行時(shí)發(fā)生單粒子事件的概率。
文檔編號(hào)G06F11/10GK103218272SQ201310147118
公開(kāi)日2013年7月24日 申請(qǐng)日期2013年4月25日 優(yōu)先權(quán)日2013年4月25日
發(fā)明者邢煒, 鐘興旺, 張立新, 陶曉霞, 吳國(guó)春 申請(qǐng)人:西安空間無(wú)線電技術(shù)研究所