電子設(shè)備及其存儲器的寫控制方法及控制裝置制造方法
【專利摘要】一種寫控制方法,用于控制中央處理器對存儲器的寫操作。所述寫控制方法包括如下步驟:偵測中央處理器是否向存儲器發(fā)送數(shù)據(jù);若中央處理器向存儲器發(fā)送數(shù)據(jù),偵測中央處理器是否接收到存儲器發(fā)送的寫完畢指令,所述寫完畢指令為存儲器完成寫入所述數(shù)據(jù)時產(chǎn)生的;判斷在預(yù)設(shè)的時間內(nèi)中央處理器是否接收所述寫完畢指令;以及若在預(yù)設(shè)的時間內(nèi),中央處理器未接收到所述寫完畢指令;產(chǎn)生控制指令以控制中央處理器重新發(fā)送所述數(shù)據(jù)給所述存儲器以使所述存儲器寫入所述數(shù)據(jù)。此外,還提供一種使用所述寫控制方法的寫控制裝置和電子設(shè)備。
【專利說明】電子設(shè)備及其存儲器的寫控制方法及控制裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及數(shù)據(jù)處理【技術(shù)領(lǐng)域】,尤其涉及一種電子設(shè)備及其存儲器的寫控制方法及控制裝置。
【背景技術(shù)】
[0002]現(xiàn)有的電子設(shè)備中,存儲器寫數(shù)據(jù)的過程如下:中央處理器(CPU)向存儲器發(fā)送一筆數(shù)據(jù);存儲器寫完該筆數(shù)據(jù)后向中央處理器傳送ACK信號;中央處理器接收到ACK信號后才開始處理下一個任務(wù)或者發(fā)送下一筆數(shù)據(jù)。若存儲器在寫數(shù)據(jù)的過程中出錯,例如,存儲器寫數(shù)據(jù)時異常中斷,如此存儲器就無法向中央處理器傳送ACK信號,從而導(dǎo)致中央處理器無法進行下一個任務(wù)或者發(fā)送下一筆數(shù)據(jù),進而使電子設(shè)備當(dāng)機或者無法寫數(shù)據(jù)。
【發(fā)明內(nèi)容】
[0003]有鑒于此,實有必要提供一種防止存儲器寫數(shù)據(jù)出錯時影響系統(tǒng)正常運行的寫控制裝置。
[0004]另外,還有必要提供一種防止存儲器寫數(shù)據(jù)出錯時影響系統(tǒng)正常運行的寫控制方法。
[0005]此外,還有必要提供一種防止存儲器寫數(shù)據(jù)出錯時影響系統(tǒng)正常運行的電子設(shè)備。
[0006]一種寫控制裝置,其用于控制中央處理器對存儲器的寫操作。所述寫控制裝置包括第一偵測單元、計時單元、以及第二偵測單元。所述第一偵測單元用于偵測所述中央處理是否發(fā)送數(shù)據(jù)給所述存儲器以控制所述存儲器寫入所述數(shù)據(jù),若所述中央處理發(fā)送數(shù)據(jù)給存儲器,所述第一偵測單元產(chǎn)生計時指令和偵測指令。所述計時單元用于響應(yīng)所述計時指令開始計時。所述第二偵測單元用于響應(yīng)所述偵測指令偵測所述中央處理器是否接收到所述存儲器發(fā)送的寫完畢指令,所述寫完畢指令是所述存儲器完成寫入所述數(shù)據(jù)時產(chǎn)生的;若所述中央處理未接收到所述寫完畢指令且計時時間達到預(yù)設(shè)時間,所述第二偵測單元產(chǎn)生控制指令以控制所述中央處理器重新發(fā)送所述數(shù)據(jù)給所述存儲器以控制所述存儲器寫入所述數(shù)據(jù)。
[0007]—種寫控制方法,用于控制中央處理器對存儲器的寫操作。所述寫控制方法包括如下步驟:
偵測中央處理器是否向存儲器發(fā)送數(shù)據(jù);
若中央處理器向存儲器發(fā)送數(shù)據(jù),偵測中央處理器是否接收到存儲器發(fā)送的寫完畢指令,所述寫完畢指令為存儲器完成寫入所述數(shù)據(jù)時產(chǎn)生的;
判斷在預(yù)設(shè)的時間內(nèi)中央處理器是否接收所述寫完畢指令;以及若在預(yù)設(shè)的時間內(nèi),中央處理器未接收到所述寫完畢指令;產(chǎn)生控制指令以控制中央處理器重新發(fā)送所述數(shù)據(jù)給所述存儲器以使所述存儲器寫入所述數(shù)據(jù)。
[0008]一種電子設(shè)備,其包括中央處理器和存儲器,所述中央處理器向所述存儲器發(fā)送數(shù)據(jù)以使所述存儲器寫入所述數(shù)據(jù);所述存儲器完成寫入所述數(shù)據(jù)時,產(chǎn)生寫完畢指令。所述電子設(shè)備還包括寫控制裝置。所述寫控制裝置包括第一偵測單元、計時單元、以及第二偵測單元。所述第一偵測單元用于偵測所述中央處理是否發(fā)送數(shù)據(jù)給所述存儲器以控制所述存儲器寫入所述數(shù)據(jù),若所述中央處理發(fā)送數(shù)據(jù)給存儲器,所述第一偵測單元產(chǎn)生計時指令和偵測指令。所述計時單元用于響應(yīng)所述計時指令開始計時。所述第二偵測單元用于響應(yīng)所述偵測指令偵測所述中央處理器是否接收到所述存儲器發(fā)送的寫完畢指令,所述寫完畢指令是所述存儲器完成寫入所述數(shù)據(jù)時產(chǎn)生的;若所述中央處理未接收到所述寫完畢指令且計時時間達到預(yù)設(shè)時間,所述第二偵測單元產(chǎn)生控制指令以控制所述中央處理器重新發(fā)送所述數(shù)據(jù)給所述存儲器以控制所述存儲器寫入所述數(shù)據(jù)。
[0009]上述電子設(shè)備、寫控制裝置及寫控制方法,能夠在存儲器寫數(shù)據(jù)出錯時,控制中央處理器間隔預(yù)設(shè)的時間后重新發(fā)送數(shù)據(jù)給存儲器,以控制存儲器重新寫入所述數(shù)據(jù)。從而防止存儲器在某時刻寫數(shù)據(jù)出錯時中央處理器無法正常工作的現(xiàn)象,進而防止電子設(shè)備出現(xiàn)當(dāng)機或者無法寫數(shù)據(jù)的現(xiàn)象。
【專利附圖】
【附圖說明】
[0010]圖1為一較佳實施方式之寫控制裝置的運行環(huán)境示意圖。
[0011]圖2為一較佳實施方式之寫控制裝置的功能模塊圖。
[0012]圖3為一較佳實施方式之寫控制方法流程圖。
[0013]主要元件符號說明
【權(quán)利要求】
1.一種寫控制裝置,其用于控制中央處理器對存儲器的寫操作,其特征在于:所述寫控制裝置包括: 第一偵測單元,用于偵測所述中央處理是否發(fā)送數(shù)據(jù)給所述存儲器以使所述存儲器寫入所述數(shù)據(jù),若所述中央處理發(fā)送數(shù)據(jù)給存儲器,所述第一偵測單元產(chǎn)生計時指令和偵測指令; 計時單元,用于響應(yīng)所述計時指令開始計時;以及 第二偵測單元,用于響應(yīng)所述偵測指令偵測所述中央處理器是否接收到所述存儲器發(fā)送的寫完畢指令,所述寫完畢指令是所述存儲器完成寫入所述數(shù)據(jù)時產(chǎn)生的;若所述中央處理未接收到所述寫完畢指令且計時時間達到預(yù)設(shè)時間,所述第二偵測單元產(chǎn)生控制指令以控制所述中央處理器重新發(fā)送所述數(shù)據(jù)給所述存儲器以控制所述存儲器寫入所述數(shù)據(jù)。
2.如權(quán)利要求1所述的寫控制裝置,其特征在于:若所述第二偵測單元在預(yù)設(shè)的時間內(nèi)偵測到所述寫完畢指令時,產(chǎn)生停止指令;所述計時單元響應(yīng)所述停止指令停止計時。
3.如權(quán)利要求1所述的寫控制裝置,其特征在于:所述計時時間達到預(yù)設(shè)時間且所述第二偵測單元未偵測到所述寫完畢指令時,所述計時單元產(chǎn)生停止指令;所述第二偵測單元響應(yīng)所述停止指令產(chǎn)生所述控制指令。
4.一種寫控制方法,用于控制中央處理器對存儲器的寫操作,所述寫控制方法包括如下步驟: 偵測中央處理器是否向存儲器發(fā)送數(shù)據(jù); 若中央處理器向存儲器發(fā)送數(shù)據(jù),偵測中央處理器是否接收到存儲器發(fā)送的寫完畢指令,所述寫完畢指令為存儲器完成寫入所述數(shù)據(jù)時產(chǎn)生的; 判斷在預(yù)設(shè)的時間內(nèi)中央處理器是否接收所述寫完畢指令;以及 若在預(yù)設(shè)的時間內(nèi),中央處理器未接收到所述寫完畢指令;產(chǎn)生控制指令以控制中央處理器重新發(fā)送所述數(shù)據(jù)給所述存儲器以使所述存儲器寫入所述數(shù)據(jù)。
5.如權(quán)利要求4所述的寫控制方法,其特征在于:若所述中央處理器在預(yù)設(shè)的時間內(nèi)接收到寫完畢指令,停止計時。
6.如權(quán)利要求4所述的寫控制方法,其特征在于:所述寫控制方法還包括步驟:若所述中央處理器在預(yù)設(shè)的時間未接收到寫完畢指令,停止計時。
7.一種電子設(shè)備,其包括中央處理器和存儲器,所述中央處理器向所述存儲器發(fā)送數(shù)據(jù)以使所述存儲器寫入所述數(shù)據(jù);所述存儲器完成寫入所述數(shù)據(jù)時,產(chǎn)生寫完畢指令;其特征在于:所述電子設(shè)備還包括寫控制裝置,所述寫控制裝置包括: 第一偵測單元,用于偵測所述中央處理是否發(fā)送數(shù)據(jù)給所述存儲器以控制所述存儲器寫入所述數(shù)據(jù),若所述中央處理發(fā)送數(shù)據(jù)給存儲器,所述第一偵測單元產(chǎn)生計時指令和偵測指令; 計時單元,用于響應(yīng)所述計時指令開始計時;以及 第二偵測單元,用于響應(yīng)所述偵測指令偵測所述中央處理器是否接收到所述存儲器發(fā)送的寫完畢指令;若所述中央處理未接收到所述寫完畢指令且計時時間達到預(yù)設(shè)時間,所述第二偵測單元產(chǎn)生控制指令以控制所述中央處理器重新發(fā)送所述數(shù)據(jù)給所述存儲器以控制所述存儲器寫入所述數(shù)據(jù)。
8.如權(quán)利要求7所述的電子設(shè)備,其特征在于:若所述第二偵測單元在預(yù)設(shè)的時間內(nèi)偵測到所述寫完畢指令時,產(chǎn)生停止指令;所述計時單元響應(yīng)所述停止指令停止計時。
9.如權(quán)利要求7所述的電子設(shè)備,其特征在于:所述計時時間達到預(yù)設(shè)時間且所述第二偵測單元未偵測到所述寫完畢指令時,所述計時單元產(chǎn)生停止指令;所述第二偵測單元響應(yīng)所述停止指令產(chǎn)生所述控制指令。
【文檔編號】G06F12/02GK104166625SQ201310181300
【公開日】2014年11月26日 申請日期:2013年5月16日 優(yōu)先權(quán)日:2013年5月16日
【發(fā)明者】王雅國, 陳俊卿 申請人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司