計(jì)算機(jī)及其喚醒方法
【專利摘要】一種計(jì)算機(jī)及其喚醒方法。計(jì)算機(jī)包括開關(guān)電路、芯片組、PCIE裝置及嵌入式控制器。芯片組包括第一喚醒引腳及電源鍵引腳，且第一喚醒引腳連接至開關(guān)電路的一端。PCIE裝置包括第二喚醒引腳，而嵌入式控制器包括通用輸入引腳及通用輸出引腳。通用輸入引腳與第二喚醒引腳連接至開關(guān)電路的另一端，且通用輸出引腳連接至電源鍵引腳。
【專利說(shuō)明】
計(jì)算機(jī)及其喚醒方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種電子裝置，特別是涉及一種計(jì)算機(jī)及其喚醒方法。

【背景技術(shù)】
[0002]隨著個(gè)人計(jì)算機(jī)的飛速發(fā)展，計(jì)算機(jī)的性能越來(lái)越強(qiáng)大，計(jì)算機(jī)的功耗也越來(lái)越大。當(dāng)用戶離開計(jì)算機(jī)后，如果沒(méi)有將計(jì)算機(jī)及時(shí)轉(zhuǎn)換到省電狀態(tài)，就極易造成電能的浪費(fèi)。進(jìn)階組態(tài)與電源界面(Advanced Configurat1n and Power Interface,ACPI)標(biāo)準(zhǔn)定義了計(jì)算機(jī)的數(shù)個(gè)電源狀態(tài)。前述電源狀態(tài)包括正常工作狀態(tài)S0、待機(jī)狀態(tài)S3及關(guān)機(jī)狀態(tài)S5。當(dāng)計(jì)算機(jī)處于正常工作狀態(tài)S0下，是正常供電至所有裝置。當(dāng)計(jì)算機(jī)處于待機(jī)狀態(tài)S3下，除了存儲(chǔ)器及其控制器需要電源來(lái)保持?jǐn)?shù)據(jù)外，其余裝置均停止供電。當(dāng)計(jì)算機(jī)處于關(guān)機(jī)狀態(tài)S5下，僅保留非常少的待機(jī)電源，所以關(guān)機(jī)狀態(tài)S5的耗電量比待機(jī)狀態(tài)S3更低。


【發(fā)明內(nèi)容】

[0003]本發(fā)明涉及一種計(jì)算機(jī)及其喚醒方法。
[0004]根據(jù)本發(fā)明，提出一種計(jì)算機(jī)。計(jì)算機(jī)包括開關(guān)電路、芯片組、PCIE裝置及嵌入式控制器。芯片組包括第一喚醒引腳及電源鍵引腳，且第一喚醒引腳連接至開關(guān)電路的一端。PCIE裝置包括第二喚醒引腳，而嵌入式控制器包括通用輸入引腳及通用輸出引腳。通用輸入引腳與第二喚醒引腳連接至開關(guān)電路的另一端，且通用輸出引腳連接至電源鍵引腳。
[0005]根據(jù)本發(fā)明，提出一種計(jì)算機(jī)的喚醒方法。計(jì)算機(jī)包括開關(guān)電路、芯片組、PCIE裝置及嵌入式控制器，且芯片組包括第一喚醒引腳及電源鍵引腳。PCIE裝置包括第二喚醒引腳，且嵌入式控制器包括通用輸入引腳及通用輸出引腳。喚醒方法包括:判斷計(jì)算機(jī)是否處于正常工作狀態(tài)；當(dāng)計(jì)算機(jī)處于正常工作狀態(tài)下，開關(guān)電路開啟，芯片組通過(guò)第一喚醒引腳輸出機(jī)會(huì)緩沖器清除/填充(opportunistic buffer flush/fill, 0BFF)機(jī)制的編碼信號(hào)至第二喚醒引腳；當(dāng)計(jì)算機(jī)不處于正常工作狀態(tài)下，開關(guān)電路關(guān)閉，PCIE裝置經(jīng)第二喚醒引腳輸出一喚醒事件至通用輸入引腳，嵌入式控制器根據(jù)喚醒事件及系統(tǒng)狀態(tài)判斷是否需喚醒計(jì)算機(jī)；以及若需喚醒計(jì)算機(jī)，經(jīng)通用輸出引腳輸出電源鍵事件至電源鍵引腳，芯片組的電源鍵引腳收到電源鍵事件，計(jì)算機(jī)被喚醒。
[0006]為了對(duì)本發(fā)明的上述及其他方面有更佳的了解，下文特舉較佳實(shí)施例，并結(jié)合附圖詳細(xì)說(shuō)明如下。

【專利附圖】

【附圖說(shuō)明】
[0007]圖1示出了依照第一實(shí)施例的計(jì)算機(jī)的方塊圖。
[0008]圖2示出了依照第一實(shí)施例的計(jì)算機(jī)處于正常工作狀態(tài)下的示意圖。
[0009]圖3示出了依照第一實(shí)施例的計(jì)算機(jī)不處于正常工作狀態(tài)下的示意圖。
[0010]圖4示出了依照第一實(shí)施例的一種喚醒方法的流程圖。
[0011]圖5示出了依照第二實(shí)施例的一種開關(guān)電路的電路圖。
[0012]附圖符號(hào)說(shuō)明
[0013]1:計(jì)算機(jī)
[0014]11,21:開關(guān)電路
[0015]12:芯片組
[0016]13:PCIE 裝置
[0017]14:嵌入式控制器
[0018]121:第一喚醒引腳
[0019]122:電源鍵引腳
[0020]131:第二喚醒引腳
[0021]141:通用輸入引腳
[0022]142:通用輸出引腳
[0023]400 ?409:步驟
[0024]ST1、ST2:狀態(tài)
[0025]PM_SLP_S3#:狀態(tài)訊號(hào)
[0026]Sobff:機(jī)會(huì)緩沖器清除/填充機(jī)制的編碼信號(hào)
[0027]Sw:喚醒事件
[0028]Sp:電源鍵事件
[0029]V1:第一工作電壓
[0030]V2:第二工作電壓
[0031]Tl:第一晶體管
[0032]T2:第二晶體管
[0033]T3:第三晶體管
[0034]Rl:第一電阻
[0035]R2:第二電阻

【具體實(shí)施方式】
[0036]第一實(shí)施例
[0037]請(qǐng)參照?qǐng)D1，圖1示出了依照第一實(shí)施例的計(jì)算機(jī)的方塊圖。計(jì)算機(jī)I包括開關(guān)電路11、芯片組12、PCIE裝置13及嵌入式控制器(Embedded Controller, EC) 14。為方便說(shuō)明起見，第一實(shí)施例的開關(guān)電路11是以高速開關(guān)(high speed switch)為例說(shuō)明。芯片組12例如為南橋芯片，而PCIE裝置13例如為網(wǎng)絡(luò)卡或WIFI模塊。芯片組12包括第一喚醒引腳121及電源鍵引腳122，且第一喚醒引腳121連接至開關(guān)電路11的一端。PCIE裝置13包括第二喚醒引腳131。嵌入式控制器14包括通用輸入(General Purpose Input, GPI)引腳141及通用輸出(General Purpose Output, GP0)引腳142。通用輸入引腳141與第二喚醒引腳131連接至開關(guān)電路11的另一端，且通用輸出引腳142連接至電源鍵引腳122。開關(guān)電路11例如受控于芯片組12所輸出的狀態(tài)訊號(hào)PM_SLP_S3#。當(dāng)計(jì)算機(jī)I處于正常工作狀態(tài)SO下，狀態(tài)訊號(hào)PM_SLP_S3#為高電平。相對(duì)地，當(dāng)計(jì)算機(jī)I不處于正常工作狀態(tài)SO下，狀態(tài)訊號(hào)PM_SLP_S3#為低電平。舉例來(lái)說(shuō)，當(dāng)計(jì)算機(jī)I不處于正常工作狀態(tài)SO時(shí)，計(jì)算機(jī)I處于待機(jī)狀態(tài)S3或關(guān)機(jī)狀態(tài)S5。
[0038]請(qǐng)參照?qǐng)D2，圖2示出了依照第一實(shí)施例的計(jì)算機(jī)處于正常工作狀態(tài)下的示意圖。由于低功耗與電力續(xù)航時(shí)間的要求日益增高，PC1-SIG協(xié)會(huì)特別制定了機(jī)會(huì)緩沖器清除/填充(opportunistic buffer flush/fill, 0BFF)機(jī)制。機(jī)會(huì)緩沖器清除/填充機(jī)制是指在PCIE裝置13內(nèi)建緩沖器(buffer)以暫存瞬間數(shù)據(jù)涌流，等待適當(dāng)時(shí)機(jī)再丟給芯片組12。而不是讓PCIE裝置13 —收到數(shù)據(jù)就馬上丟到芯片組12。如此一來(lái)，機(jī)會(huì)緩沖器清除/填充機(jī)制能讓芯片組12有更多的機(jī)會(huì)進(jìn)入省電模式，進(jìn)而提高省電效用。
[0039]當(dāng)計(jì)算機(jī)I處于正常工作狀態(tài)SO下，芯片組12設(shè)定第一喚醒引腳121為輸出引腳。當(dāng)計(jì)算機(jī)I處于正常工作狀態(tài)SO下，開關(guān)電路11開啟，芯片組12通過(guò)第一喚醒引腳121輸出機(jī)會(huì)緩沖器清除/填充(opportunistic buffer flush/fill, 0BFF)機(jī)制的編碼信號(hào)Sotff至第二喚醒引腳131，而嵌入式控制器14須忽略機(jī)會(huì)緩沖器清除/填充機(jī)制的編碼信號(hào)于正常工作狀態(tài)SO下，芯片組12利用機(jī)會(huì)緩沖器清除/填充機(jī)制的編碼信號(hào)Sobff與PCIE裝置13溝通。芯片組12通過(guò)機(jī)會(huì)緩沖器清除/填充機(jī)制的編碼信號(hào)Sotff將其本身狀態(tài)傳遞至PCIE裝置13，進(jìn)而提供正確時(shí)間點(diǎn)(CPU active)讓PCIE裝置13將其內(nèi)部緩沖器(buffer)的數(shù)據(jù)傳至芯片組12。在非正確時(shí)間點(diǎn)(CPU sleep)時(shí)先將數(shù)據(jù)暫存在PCIE裝置13將其內(nèi)部緩沖器。讓CPU可以多點(diǎn)時(shí)間在sle印狀態(tài)以達(dá)到省電功效。
[0040]請(qǐng)參照?qǐng)D3，圖3示出了依照第一實(shí)施例的計(jì)算機(jī)不處于正常工作狀態(tài)下的示意圖。當(dāng)計(jì)算機(jī)I不處于正常工作狀態(tài)SO下，芯片組12設(shè)定第一喚醒引腳121為輸入引腳。當(dāng)計(jì)算機(jī)I不處于正常工作狀態(tài)SO下，開關(guān)電路11關(guān)閉，PCIE裝置13經(jīng)第二喚醒引腳131輸出喚醒事件Sw至通用輸入引腳141。嵌入式控制器14根據(jù)喚醒事件Sw及系統(tǒng)狀態(tài)判斷是否需喚醒計(jì)算機(jī)I。若需喚醒計(jì)算機(jī)1，嵌入式控制器14經(jīng)通用輸出引腳142輸出電源鍵事件Sp至電源鍵引腳122。芯片組12的電源鍵引腳122收到電源鍵事件Sp后，計(jì)算機(jī)被喚醒。
[0041]前述系統(tǒng)狀態(tài)例如是系統(tǒng)在純電池模式下的電池電量。嵌入式控制器14會(huì)先衡量電池電量是否足夠。在電池電量足夠無(wú)虞的情況下，嵌入式控制器14才會(huì)輸出電源鍵事件Sp喚醒芯片組12。不僅如此，前述系統(tǒng)狀態(tài)還可以是指系統(tǒng)溫度。當(dāng)計(jì)算機(jī)I支持英特爾智能連線技術(shù)(Intel smart connect technology)時(shí),系統(tǒng)狀態(tài)例如是指是否檢測(cè)到新的無(wú)線基站。在網(wǎng)絡(luò)檢測(cè)模式(Net detect mode)下，WIFI模塊檢測(cè)到新的無(wú)線基站時(shí)，PCIE裝置13經(jīng)第二喚醒引腳131輸出喚醒事件Sw至通用輸入引腳141。嵌入式控制器14根據(jù)喚醒事件Sw及系統(tǒng)溫度來(lái)判斷是否需喚醒。若可喚醒，控制器14經(jīng)通用輸出引腳142輸出電源鍵事件Sp至電源鍵引腳122，進(jìn)而喚醒芯片組12以更新數(shù)據(jù)。
[0042]請(qǐng)同時(shí)參照?qǐng)D2、圖3及圖4，圖4示出了依照第一實(shí)施例的一種喚醒方法的流程圖。計(jì)算機(jī)I的喚醒方法包括如下步驟:首先如步驟401所示，芯片組12判斷計(jì)算機(jī)I是否處于正常工作狀態(tài)S0。當(dāng)計(jì)算機(jī)I處于正常工作狀態(tài)S0，則執(zhí)行步驟402。如步驟402所示，芯片組402設(shè)定第一喚醒引腳121為輸出引腳。接著如步驟403所示，芯片組12控制開關(guān)電路11開啟。然后如步驟404所示，芯片組12通過(guò)第一喚醒引腳121輸出機(jī)會(huì)緩沖器清除/填充(opportunistic buffer flush/fill, 0BFF)機(jī)制的編碼信號(hào)Sqbff至第二喚醒引腳131，而嵌入式控制器14忽略機(jī)會(huì)緩沖器清除/填充機(jī)制的編碼信號(hào)SOTFF。接著，維持在狀態(tài)STl。如狀態(tài)STl所示，計(jì)算機(jī)I處于正常工作狀態(tài)S0，芯片組12與PCIE裝置13進(jìn)入機(jī)會(huì)緩沖器清除/填充機(jī)制。
[0043]相反地，當(dāng)計(jì)算機(jī)1不處于正常工作狀態(tài)S0，則執(zhí)行步驟405。如步驟405所示，芯片組12設(shè)定第一喚醒引腳121為輸入引腳。接著如步驟406所示，芯片組12控制開關(guān)電路11關(guān)閉。接著，維持在狀態(tài)ST2。如狀態(tài)ST2所示，計(jì)算機(jī)不處于正常工作狀態(tài)S0并等待第二喚醒引腳131輸出喚醒事件Sw。
[0044]若PCIE裝置13產(chǎn)生喚醒事件Sw，則如步驟400所示，PCIE裝置13經(jīng)第二喚醒引腳131輸出喚醒事件3?至通用輸入引腳141。跟著如步驟407所示，嵌入式控制器14根據(jù)喚醒事件Sw及系統(tǒng)狀態(tài)判斷是否需喚醒計(jì)算機(jī)1。當(dāng)不需喚醒計(jì)算機(jī)1，則維持狀態(tài)ST2。相反地，當(dāng)需喚醒計(jì)算機(jī)1，則執(zhí)行步驟408。如步驟408所示，嵌入式控制器14經(jīng)通用輸出引腳142輸出電源鍵事件SP至電源鍵引腳122。接著如步驟409所示，電源鍵引腳122收到電源鍵事件SP后，計(jì)算機(jī)1被喚醒。接著重新執(zhí)行步驟402?404，最后進(jìn)入狀態(tài)ST1。
[0045]第二實(shí)施例
[0046]請(qǐng)同時(shí)參照?qǐng)D1及圖5，圖5示出了依照第二實(shí)施例的一種開關(guān)電路的電路圖。第二實(shí)施例的開關(guān)電路21于第一實(shí)施例主要不同之處在于第二實(shí)施例是以開關(guān)電路21取代第一實(shí)施例的高速開關(guān)。開關(guān)電路21包括電阻1、電阻R2、晶體管T1、晶體管T2及晶體管T3。第一電阻R1的第一端接收第一工作電壓VI，且第一晶體管T1的第一端連接至第一電阻R1的第二端。第一晶體管T1的第二端連接至一接地端，且第一晶體管T1的控制端接收狀態(tài)訊號(hào)PM_SLP_S3#。
[0047]第二電阻R2的第一端接收第二工作電壓V2，其電壓應(yīng)大到不管第三晶體管T3的第一端輸入為高電位或是低電位，都能讓第三晶體管T3維持導(dǎo)通。且第二晶體管T2的第一端連接至接地端。第二晶體管T2的第二端連接至第二電阻R2的第二端，且第二晶體管T2的控制端耦接至第一電阻R1的第二端。第三晶體管T3的控制端耦接至第二電阻R2的第二端，第三晶體管的第一端耦接至第二喚醒引腳131，第三晶體管T3的第二端耦接至第一喚醒引腳121。
[0048]當(dāng)計(jì)算機(jī)1處于正常工作狀態(tài)S0下，狀態(tài)訊號(hào)PM_SLP_S3#導(dǎo)通第一晶體管T1，第一晶體管T1截止第二晶體管T2，使得第三晶體管T3導(dǎo)通。第三晶體管T3將第一喚醒引腳121與第二喚醒引腳131電性連接。進(jìn)一步來(lái)說(shuō)，當(dāng)計(jì)算機(jī)1處于正常工作狀態(tài)S0下，狀態(tài)訊號(hào)PM_SLP_S3#為高電平以導(dǎo)通第一晶體管T1。第一晶體管T1導(dǎo)通后，第一晶體管1將第二晶體管的控制端電性連接至接地端以截止第二晶體管T2。第二晶體管T2截止后，第三晶體管受控于第二工作電壓V2而導(dǎo)通，以電性連接第一喚醒引腳121與第二喚醒引腳
131。
[0049]相反地，當(dāng)計(jì)算機(jī)1處于待機(jī)狀態(tài)S3或關(guān)機(jī)狀態(tài)S5下，狀態(tài)訊號(hào)PM_SLP_S3#為低電平以截止第一晶體管T1。第一晶體管T1截止后，第二晶體管T2受控于第一工作電壓VI而導(dǎo)通。第二晶體管T2導(dǎo)通后，第二晶體管T2將第三晶體管T3的控制端電性連接至接地端，以截止第三晶體管T3。由于開關(guān)電路21使用電阻1、電阻R2、晶體管T1、晶體管T2及晶體管T3即可實(shí)現(xiàn)，因此將有助于進(jìn)一步降低生產(chǎn)成本。
[0050]前述計(jì)算機(jī)及其喚醒方法能于正常工作狀態(tài)S0下，通過(guò)芯片組的第一喚醒引腳輸出機(jī)會(huì)緩沖器清除/填充機(jī)制的編碼信號(hào)至PCIE裝置，進(jìn)而提供正確時(shí)間點(diǎn)讓PCIE裝置將其內(nèi)部緩沖器的數(shù)據(jù)傳至芯片組。當(dāng)計(jì)算機(jī)處于待機(jī)狀態(tài)S3或關(guān)機(jī)狀態(tài)S5下，PCIE裝置經(jīng)第二喚醒引腳輸出喚醒事件至通用輸入引腳。若需喚醒計(jì)算機(jī)，嵌入式控制器經(jīng)通用輸出引腳輸出電源鍵事件至電源鍵引腳以喚醒芯片組。
[0051 ] 綜上所述，雖然本發(fā)明已以較佳實(shí)施例揭示如上，然其并非用以限定本發(fā)明。本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍的前提下，可作各種的更動(dòng)與潤(rùn)飾。因此，本發(fā)明的保護(hù)范圍是以本發(fā)明的權(quán)利要求為準(zhǔn)。
【權(quán)利要求】
1.一種計(jì)算機(jī),包括: 一開關(guān)電路； 一芯片組，包括: 一第一喚醒引腳，連接至該開關(guān)電路的一端；以及 一電源鍵引腳； 一 PCIE裝置，包括: 一第二喚醒引腳；以及 一嵌入式控制器，包括: 一通用輸入引腳，與該第二喚醒引腳連接至該開關(guān)電路的另一端；以及 一通用輸出引腳，連接至該電源鍵引腳。
2.如權(quán)利要求1所述的計(jì)算機(jī)，其中當(dāng)該計(jì)算機(jī)處于一正常工作狀態(tài)下，該開關(guān)電路開啟，該芯片組通過(guò)該第一喚醒引腳輸出一機(jī)會(huì)緩沖器清除/填充機(jī)制的編碼信號(hào)至該第二喚醒引腳。
3.如權(quán)利要求2所述的計(jì)算機(jī)，其中當(dāng)該計(jì)算機(jī)不處于該正常工作狀態(tài)下，該開關(guān)電路關(guān)閉，該P(yáng)CIE裝置經(jīng)該第二喚醒引腳輸出一喚醒事件至該通用輸入引腳，該嵌入式控制器根據(jù)該喚醒事件及一系統(tǒng)狀態(tài)判斷是否需喚醒計(jì)算機(jī)，若需喚醒計(jì)算機(jī)，經(jīng)該通用輸出引腳輸出一電源鍵事件至該電源鍵引腳，該芯片組的該電源鍵引腳收到該電源鍵事件，該計(jì)算機(jī)被喚醒。
4.如權(quán)利要求3所述的計(jì)算機(jī)，其中當(dāng)該計(jì)算機(jī)不處于該正常工作狀態(tài)下，該芯片組設(shè)定該第一喚醒引腳為一輸入引腳，當(dāng)該計(jì)算機(jī)處于該正常工作狀態(tài)下，該芯片組設(shè)定該第一喚醒引腳為一輸出引腳。
5.如權(quán)利要求4所述的計(jì)算機(jī)，其中當(dāng)該計(jì)算機(jī)處于該正常工作狀態(tài)下，該嵌入式控制器忽略該機(jī)會(huì)緩沖器清除/填充機(jī)制的編碼信號(hào)。
6.如權(quán)利要求5所述的計(jì)算機(jī)，其中當(dāng)該計(jì)算機(jī)不處于該正常工作狀態(tài)時(shí)，該計(jì)算機(jī)處于待機(jī)狀態(tài)(S3)或關(guān)機(jī)(S5)狀態(tài)。
7.如權(quán)利要求2所述的計(jì)算機(jī)，其中當(dāng)該計(jì)算機(jī)處于該正常工作狀態(tài)下，該嵌入式控制器忽略該機(jī)會(huì)緩沖器清除/填充機(jī)制的編碼信號(hào)。
8.如權(quán)利要求7所述的計(jì)算機(jī)，其中當(dāng)該計(jì)算機(jī)處于該正常工作狀態(tài)下，該芯片組設(shè)定該第一喚醒引腳為一輸出引腳。
9.如權(quán)利要求1所述的計(jì)算機(jī)，其中當(dāng)該計(jì)算機(jī)不處于該正常工作狀態(tài)下，該開關(guān)電路關(guān)閉，該P(yáng)CIE裝置經(jīng)該第二喚醒引腳輸出一喚醒事件至該通用輸入引腳，該嵌入式控制器根據(jù)該喚醒事件及一系統(tǒng)狀態(tài)經(jīng)該通用輸出引腳輸出一電源鍵事件至該電源鍵引腳。
10.如權(quán)利要求9所述的計(jì)算機(jī)，其中當(dāng)該計(jì)算機(jī)不處于該正常工作狀態(tài)下，該芯片組設(shè)定該第一喚醒引腳為一輸入引腳。
11.如權(quán)利要求9所述的計(jì)算機(jī)，其中當(dāng)該計(jì)算機(jī)不處于該正常工作狀態(tài)時(shí)，該計(jì)算機(jī)處于待機(jī)狀態(tài)或關(guān)機(jī)狀態(tài)。
12.如權(quán)利要求1所述的計(jì)算機(jī)，其中該開關(guān)電路包括: 一第一電阻，該第一電阻的第一端接收一第一工作電壓； 一第一晶體管，該第一晶體管的第一端連接至該第一電阻的第二端，該第一晶體管的第二端連接至一接地端，該第一晶體管的控制端接收一狀態(tài)訊號(hào)； 一第二電阻，該第二電阻的第一端接收一第二工作電壓； 一第二晶體管，該第二晶體管的第一端連接至該接地端，該第二晶體管的第二端連接至該第二電阻的第二端，該第二晶體管的控制端耦接至該第一電阻的第二端； 一第三晶體管，該第三晶體管的控制端耦接至該第二電阻的第二端，該第三晶體管的第一端耦接至該第二喚醒引腳，該第三晶體管的第二端耦接至該第一喚醒引腳。
13.如權(quán)利要求12所述的計(jì)算機(jī)，其中當(dāng)該計(jì)算機(jī)處于一正常工作狀態(tài)下，該狀態(tài)訊號(hào)導(dǎo)通該第一晶體管，該第一晶體管截止該第二晶體管，使得該第三晶體管導(dǎo)通。
14.一種計(jì)算機(jī)的喚醒方法，該計(jì)算機(jī)包括一開關(guān)電路、一芯片組、一 PCIE裝置及一嵌入式控制器，該芯片組包括一第一喚醒引腳及一電源鍵引腳，該P(yáng)CIE裝置包括一第二喚醒引腳，該嵌入式控制器包括一通用輸入引腳及一通用輸出引腳，該喚醒方法包括: 判斷該計(jì)算機(jī)是否處于一正常工作狀態(tài)； 當(dāng)該計(jì)算機(jī)處于該正常工作狀態(tài)下，該開關(guān)電路開啟，該芯片組通過(guò)該第一喚醒引腳輸出一機(jī)會(huì)緩沖器清除/填充機(jī)制的編碼信號(hào)至該第二喚醒引腳； 當(dāng)該計(jì)算機(jī)不處于該正常工作狀態(tài)下，該開關(guān)電路關(guān)閉，該P(yáng)CIE裝置經(jīng)該第二喚醒引腳輸出一喚醒事件至該通用輸入引腳，該嵌入式控制器根據(jù)該喚醒事件及一系統(tǒng)狀態(tài)判斷是否需喚醒計(jì)算機(jī)；以及 若需喚醒計(jì)算機(jī)，經(jīng)該通用輸出引腳輸出一電源鍵事件至該電源鍵引腳，該芯片組的該電源鍵引腳收到該電源鍵事件，該計(jì)算機(jī)被喚醒。
15.如權(quán)利要求14所述的喚醒方法，其中當(dāng)該計(jì)算機(jī)不處于該正常工作狀態(tài)下，該芯片組設(shè)定該第一喚醒引腳為一輸入引腳。
16.如權(quán)利要求15所述的喚醒方法，其中當(dāng)該計(jì)算機(jī)處于該正常工作狀態(tài)下，該芯片組設(shè)定該第一喚醒引腳為一輸出引腳。
17.如權(quán)利要求16所述的喚醒方法，其中當(dāng)該計(jì)算機(jī)處于該正常工作狀態(tài)下，該嵌入式控制器忽略該機(jī)會(huì)緩沖器清除/填充機(jī)制的編碼信號(hào)。
18.如權(quán)利要求17所述的喚醒方法，其中當(dāng)該計(jì)算機(jī)不處于該正常工作狀態(tài)時(shí)，該計(jì)算機(jī)處于待機(jī)狀態(tài)或關(guān)機(jī)狀態(tài)。
19.如權(quán)利要求14所述的喚醒方法，其中當(dāng)該計(jì)算機(jī)處于該正常工作狀態(tài)下，該嵌入式控制器忽略該機(jī)會(huì)緩沖器清除/填充機(jī)制的編碼信號(hào)。
20.如權(quán)利要求14所述的喚醒方法，其中當(dāng)該計(jì)算機(jī)不處于該正常工作狀態(tài)時(shí)，該計(jì)算機(jī)處于待機(jī)狀態(tài)或關(guān)機(jī)狀態(tài)。
【文檔編號(hào)】G06F1/32GK104281465SQ201310302322
【公開日】2015年1月14日 申請(qǐng)日期:2013年7月15日 優(yōu)先權(quán)日:2013年7月1日
【發(fā)明者】黃奕智, 莊家誠(chéng), 賈志勇 申請(qǐng)人:緯創(chuàng)資通股份有限公司