Ieee-1394電子裝置制造方法
【專利摘要】本發(fā)明涉及一種IEEE-1394電子裝置，該裝置的功能以現(xiàn)場可編程邏輯門陣列實現(xiàn)；當該裝置通過IEEE-1394總線與計算機連接時，除了能接受計算機下達的讀取與寫入的基本功能之外，更提供一被動更新內部電路邏輯的功能，只要相連的計算機下達更新功能命令，并傳入更新功能的內容，該裝置功能即能馬上更新。當該電子裝置應用于PCBase的自動控制設備時，能大幅縮短工程人員更新設備功能的時間。
【專利說明】IEEE-1394電子裝置
【技術領域】
[0001]本發(fā)明有關一種IEEE-1394電子裝置，特別涉及一種以FPGA實現(xiàn)專屬功能的IEEE-1394電子裝置。該裝置除了能進行電子裝置專屬功能外，還能經(jīng)由所連接的IEEE-1394總線，通過主控計算機下達命令，更新裝置本身的功能。
【背景技術】
[0002]近年來，由于USB與IEEE-1394通訊接口普級化，搭配此兩種通訊接口的PC Based控制設備也大量地被采用。這些設備的控制核心功能，通常以FPGA實現(xiàn)來達到客制化目的，而更新FPGA的功能也成為工程人員研發(fā)或者出機后的工作之一。
[0003]本發(fā)明為一 IEEE-1394電子裝置，故先闡明傳統(tǒng)IEEE-1394的FPGA裝置的架構與目前的缺點。圖2為已知典型IEEE-1394電子裝置搭配FPGA的應用架構，IEEE-1394的通訊信號由連接線(TPA與TPB )連接IEEE-1394實體層IC裝置20，之后再轉接至IEEE-1394連結層IC裝置21進行進一步處理，當數(shù)據(jù)正確時，再對上層的FPGA裝置22進行寫入或者讀取動作，進而使各種IO元件23完成應有控制動作。
[0004]圖2的NVRAM25為一非揮發(fā)性內存裝置，其功用在于存放FPGA裝置22的電路邏輯數(shù)據(jù)。當電路板出廠前，工程人員必需使用額外的燒錄制具(FPGA廠商提供的數(shù)據(jù)下載器)，接上FPGA燒錄插座24，對NVRAM25進行電路數(shù)據(jù)寫入動作。如此當電路板的電源開啟后，F(xiàn)PGA裝置22方能從NVRAM25中讀取工作功能的邏輯規(guī)劃數(shù)據(jù)。
[0005]以上典型的應用方法大致上完整，但裝置功能更改或者升級方面，可能會遭遇一些麻煩。試想，當一批設備出貨至客戶端后，某些廠商可能會遇到客戶要求設備功能升級或者更新錯誤的狀況；如設備使用已知架構，更新電路過程需要開關設備的電源與機殼，配合一條FPGA廠商提供的數(shù)據(jù)下載器，并輔以廠商提供的軟件才能達到目的，如此過程費時且費工。為了減少此類的浪費，有必要于FPGA裝置的電路燒錄更新功能方便性加以改善。

【發(fā)明內容】

[0006]有鑒于此，本發(fā)明的目的在于提供一種IEEE-1394電子裝置。
[0007]為了達成上述的目的，本發(fā)明提供一種IEEE-1394電子裝置，其能通過相連接的主控計算機，使用相連的IEEE-1394總線下達指令與數(shù)據(jù)，更新該電子裝置的邏輯功能。
[0008]優(yōu)選地，其中達成目的的手法為，使用一個固定邏輯功能的信號轉接與功能燒錄的現(xiàn)場可編程邏輯門陣列，借由此現(xiàn)場可編程邏輯門陣列接受來自主控計算機的指令與燒錄相關數(shù)據(jù)，燒錄另一個可變動邏輯功能的現(xiàn)場可編程邏輯門陣列。
[0009]優(yōu)選地，其中其裝置內的主要元件包括一 IEEE-1394實體層IC裝置、一可彈性存在的IEEE-1394連結層IC裝置、一出廠后即設定好功能的信號轉接與功能燒錄的現(xiàn)場可編程邏輯門陣列以及一可隨時修改邏輯功能的現(xiàn)場可編程邏輯門陣列。
[0010]優(yōu)選地，其中共有兩種模式，直接更新功能與間接更新功能，直接更新就是通過將電路邏輯數(shù)據(jù)直接寫入可變動邏輯功能的現(xiàn)場可編程邏輯門陣列(FPGA)內部達到目的；間接更新就是通過將電路邏輯數(shù)據(jù)先行寫入非易失性隨機訪問存儲器(NVRAM)，之后再通知可變動邏輯功能的現(xiàn)場可編程邏輯門陣列自動從非易失性隨機訪問存儲器中讀取電路邏輯數(shù)據(jù)而更新內部功能，如此達成目的。
[0011]本發(fā)明具有以下有益效果:
使用本發(fā)明的架構的控制設備裝置，可隨時在裝置運作中，以軟件加載現(xiàn)場可編程邏輯門陣列(FPGA)的電路規(guī)劃文件，通過連接該裝置的IEEE-1394總線，實時更新設備功能，進而達到節(jié)省時間與人力成本的目的。
【專利附圖】

【附圖說明】
[0012]圖1為本發(fā)明應用于PC Based自動控制設備的架構圖；
圖2為已知典型IEEE-1394的FPGA電 子裝置圖；
圖3為本發(fā)明的IEEE-1394的FPGA電子裝置架構圖之一；
圖4為本發(fā)明的IEEE-1394的FPGA電子裝置架構圖之二 ；
圖5為連結層轉換兼燒錄功能的FPGA內部電路構造圖；
圖6為連續(xù)封包寫入的雙暫存區(qū)同工范例；
圖7為本發(fā)明自訂的區(qū)域內總線架構圖；
圖8為本發(fā)明自訂的區(qū)域內總線的運作時序圖范例。
[0013]【主要元件符號說明】
10-主控計算機；
11-1EEE-1394 傳輸線；
12-電子裝置；
120 -1EEE-1394 接口 IC 裝置;
121-FPGA 裝置；
122-可變動邏輯功能的FPGA裝置；
123-排插；
124-局域網(wǎng)絡；
125-自訂的局部總線接口 ；
126-燒錄接口 ；
13-電動機；
14-開關；
15-感應器；
100 -數(shù)據(jù)文件；
101-數(shù)據(jù)；
102-數(shù)據(jù)；
1220-緩存器；
1221-緩存器；
20、20，-1EEE-1394實體層 IC 裝置；
21、21，-1EEE-1394連結層 IC 裝置；
22-FPGA 裝置；23-各種IO元件；
24 -FPGA燒錄插座；
25- NVRAM ；
32 - FPGA 裝置；
320- FPGA燒錄電路；
33-可變動邏輯功能的FPGA裝置；
37-NVRAM ；
38-FPGA燒錄接口 ；
39 -非易失性內存控制接口 ；
41- FPGA 裝置；
50-實體層介接電路；
51-局部總線讀寫電路；
511-數(shù)據(jù)寫入電路；
512-數(shù)據(jù)讀取電路；
52 -流程控制電路；
541，542-寫入暫存區(qū)；
551-讀取暫存區(qū)。
【具體實施方式】
[0014]有關本發(fā)明的詳細說明及技術內容，配合【專利附圖】

【附圖說明】如下，然而附圖僅提供參考與說明之用，并非用來對本發(fā)明加以限制。
[0015]如圖1所示:根據(jù)本發(fā)明的架構，電子裝置12內的連外排插123(電子裝置連接子板或者各種IO裝置的連接接口)必須連接控制相關的元件，例如電動機13、開關14或者感應器15等。主控計算機10必須使用IEEE-1394傳輸線11連接本發(fā)明的電子裝置12。裝置的電源開啟后，與之相連的主控計算機10必需先對裝置進行功能寫入動作，主控計算機10內部必需先備妥燒錄用的數(shù)據(jù)文件100(如以ALTERA廠商提供的FPGA(現(xiàn)場可編程邏輯門陣列)為例，此文件為使用Quartus軟件編譯成的rbf文件)，使用已經(jīng)寫好的軟件，將該數(shù)據(jù)文件100通過IEEE-1394總線11送出，將該數(shù)據(jù)文件100經(jīng)由IEEE-1394接口 IC裝置120傳送至局域網(wǎng)絡124傳達主要的FPGA裝置121，當電子裝置內的FPGA裝置121接收到燒錄數(shù)據(jù)后，便通過燒錄接口 126將可變動邏輯功能的FPGA裝置122進行燒錄動作。當燒錄完成后，可變動邏輯功能的FPGA裝置122隨即開始工作，此時自訂的局部總線接口125的功能隨之啟動。
[0016]當系統(tǒng)開始工作后，假設燒錄用的數(shù)據(jù)文件100內部規(guī)劃有兩個緩存器，緩存器1220與緩存器1221，而緩存器1220對應IEEE-1394地址1，緩存器1221對應IEEE-1394地址2，當主控計算機10對地址I寫入數(shù)據(jù)I后，則可變動邏輯功能的FPGA裝置122內部的緩存器1220將填入數(shù)據(jù)101，又如果主控計算機10對IEEE-1394的地址2進行讀取指令，則完成后主控計算機內的數(shù)據(jù)102將填入可變動邏輯功能的FPGA裝置122的緩存器1221內部的數(shù)據(jù)。通過一連串的數(shù)據(jù)讀寫，達到自動化目的。
[0017]實施例一 圖3說明本發(fā)明一種樣式的架構圖，其將已知典型IEEE-1394電子裝置內部額外加入另一 FPGA裝置，兩個FPGA負責不同的功能，其中信號轉接兼燒錄功能的FPGA裝置32為出廠后即設定功能的裝置，該FPGA裝置32負責接收IEEE-1394連結層IC裝置21’送來的讀寫命令，并轉送為局部總線信號，讀寫可變動邏輯功能的FPGA裝置33，同時負責解析來自IEEE-1394連結層IC裝置21’的封包數(shù)據(jù)，如其地址符合預設給規(guī)劃可變動邏輯功能的FPGA裝置33的范圍，則使用FPGA燒錄電路320將封包轉換為燒錄信息，進行對可變動邏輯功能的FPGA裝置33的電路燒錄工作?？勺儎舆壿嫻δ艿腇PGA裝置33的電路邏輯則隨時可被重新燒錄，當重新燒錄后，該電子裝置的功能即刻更新。
[0018]FPGA燒錄電路320提供兩種燒錄可變動邏輯功能的FPGA裝置33的方式，第一為直接燒錄，就是利用FPGA被動寫入電路數(shù)據(jù)的特性，通過FPGA燒錄接口 38，直接對可變動邏輯功能的FPGA裝置33進行電路規(guī)劃。第二為間接燒錄，就是利用非易失性內存控制接口 39通過對儲存可變動邏輯功能的FPGA裝置33的電路信息的NVRAM37進行數(shù)據(jù)寫入，當數(shù)據(jù)完整寫入后，重新啟動可變動邏輯功能的FPGA裝置33，使其主動加載電路規(guī)劃信息，達成目的。如使用間接規(guī)劃方式，則該電子裝置下次重新開機后，就算不連接計算機也能啟動最后一次與入的電路功能。
[0019]實施例二
由于IEEE-1394連結層IC裝置21’種類繁多，功能也相當復雜，且有許多商品購買不易，甚至面臨斷貨的危機，而IO控制設備通常不需要強大且復雜的專屬功能，只需要簡單寫入與讀回動作即可滿足需求，故將基本的連結層功能實作于信號轉接兼燒錄功能的FPGA裝置32的內部，可避免IC裝置斷貨的問題。
[0020]圖4即為功能合并后的裝置示意圖，連結轉換兼燒錄功能的FPGA裝置41除了負責原本的信號轉接與燒錄規(guī)劃工作以外，同時也負責解析來自IEEE-1394實體層IC裝置20’來的封包,判斷寫入或者讀出或者不做任何動作。
[0021]圖5說明連結層轉換兼燒錄功能的FPGA裝置41的電路功能架構，其中實體層介接電路50主要負責接收來自IEEE-1394實體層IC裝置20’的封包至寫入暫存區(qū)541或寫入暫存區(qū)542，或者將讀取數(shù)據(jù)暫存區(qū)551內的數(shù)據(jù)進行封裝，并送至IEEE-1394實體層IC裝置20，。
[0022]局部總線讀寫電路51負責將數(shù)據(jù)存放入寫入暫存區(qū)541或寫入暫存區(qū)542，以及讀取數(shù)據(jù)暫存區(qū)551轉換成上層局部總線讀寫動作，其中數(shù)據(jù)寫入電路511負責將兩數(shù)據(jù)暫存區(qū)內數(shù)據(jù)寫入?yún)^(qū)域總線，而數(shù)據(jù)讀取電路512負責讀取區(qū)域總線并將數(shù)據(jù)存放入讀取暫存區(qū)551。流程控制電路52負責對實體層介接電路50與局部總線讀寫電路51電路區(qū)塊進行控制，使電路之間的運作流程順暢。
[0023]在IEEE-1394的讀取功能方面，當數(shù)據(jù)讀取封包送入裝置內且確認無誤，則電路先通過自訂區(qū)域內總線讀取數(shù)據(jù)至讀取暫存區(qū)，再將暫存區(qū)數(shù)據(jù)轉成IEEE-1394的讀取回應封包送出，直到對方確認收到或者N次失敗后為止，一般而言N=5。
[0024]在IEEE-1394封包寫入功能方面，為了加快寫入封包的速度，本發(fā)明實作兩個寫入暫存區(qū)(541與542)，通過兩個暫存區(qū)交換使用，使連接至至IEEE-1394實體層IC裝置20’以及連接至上層可變動邏輯功能的FPGA裝置33的信道可同時打開，平行運作，減少等待時間的浪費。[0025]圖6為一個連續(xù)封包寫入的運作范例，可使容易了解兩個寫入暫存區(qū)切換運作模式。當封包N完成，除了響應相關ACK后，系統(tǒng)馬上將OK的封包轉換成總線信號送出，此過程中，封包N+1便由實體層傳送至另一個暫存區(qū)，如此交換運作，可避免許多寫入暫存區(qū)尚未完全寫入局部總線而無法接收下一個封包的狀況。
[0026]兩個FPGA裝置之間的通訊部分，以32位數(shù)據(jù)的自訂局部總線方法實現(xiàn)，其宗旨是要以簡單且合身的方式，得到高效率的通訊。圖7與圖8說明此自訂局部總線的架構與讀寫時序范例。由圖8可得知，當數(shù)據(jù)寫入時，可不需等待而直接寫入，當數(shù)據(jù)讀取時，需等待兩個時鐘，被控端方可將資料準備就續(xù)，以此類推。
[0027]本發(fā)明的技術效果
使用本發(fā)明架構的控制設備裝置，可隨時在裝置運作中，以軟件加載FPGA的電路規(guī)劃文件，通過連接該裝置的IEEE-1394總線，實時更新設備功能，進而達到節(jié)省時間與人力成本的目的。
[0028]以上所述，僅為本發(fā)明的較佳實施例，并非用來限定本發(fā)明的專利保護范圍。即凡依本發(fā)明專利精神所作的均等變化與修飾等，皆應同理屬于本發(fā)明的專利保護范圍。
【權利要求】
1.一種IEEE-1394電子裝置，其特征在于，其能通過相連接的主控計算機，使用相連的IEEE-1394總線下達指令與數(shù)據(jù)，更新該電子裝置的邏輯功能。
2.如權利要求1所述的IEEE-1394電子裝置，其特征在于，其中達成目的的手法為，使用一個固定邏輯功能的信號轉接與功能燒錄的現(xiàn)場可編程邏輯門陣列，借由此現(xiàn)場可編程邏輯門陣列接受來自主控計算機的指令與燒錄相關數(shù)據(jù)，燒錄另一個可變動邏輯功能的現(xiàn)場可編程邏輯門陣列。
3.如權利要求1所述的IEEE-1394電子裝置，其特征在于，其裝置內的主要元件包括一IEEE-1394實體層IC裝置、一可彈性存在的IEEE-1394連結層IC裝置、一出廠后即設定好功能的信號轉接與功能燒錄的現(xiàn)場可編程邏輯門陣列以及一可隨時修改邏輯功能的現(xiàn)場可編程邏輯門陣列。
4.如權利要求3所述的IEEE-1394電子裝置，其特征在于，共有兩種模式，直接更新功能與間接更新功能，直接更新就是通過將電路邏輯數(shù)據(jù)直接寫入可變動邏輯功能的現(xiàn)場可編程邏輯門陣列內部達到目的；間接更新就是通過將電路邏輯數(shù)據(jù)先行寫入非易失性隨機訪問存儲器，之后再通知可變動邏輯功能的現(xiàn)場可編程邏輯門陣列自動從非易失性隨機訪問存儲器中讀取電路邏輯數(shù)據(jù)而更新內部功能，如此達成目的。
【文檔編號】G06F13/16GK103927275SQ201310421108
【公開日】2014年7月16日 申請日期:2013年9月16日 優(yōu)先權日:2013年1月16日
【發(fā)明者】賴仁德 申請人:賴仁德