一種柵極驅(qū)動電路及柵線驅(qū)動方法、顯示裝置制造方法
【專利摘要】本發(fā)明的實施例提供一種柵極驅(qū)動電路及柵線驅(qū)動方法、顯示裝置，涉及顯示【技術領域】，能夠解決分時驅(qū)動的觸摸屏技術中，掃描信號中斷造成的顯示不良。該柵極驅(qū)動電路包括：包括串聯(lián)的多個移位寄存器單元，相鄰的第j級移位寄存器單元和第j+1級移位寄存器單元之間串接位移延遲模塊；其中所述位移延遲模塊連接所述第j級移位寄存器單元的輸出端和所述第j+1級移位寄存器單元的輸入端，所述位移延遲模塊還連接重復輸出模塊；所述重復輸出模塊連接所述第j-n+1級移位寄存器單元的輸出端及時鐘控制端。本發(fā)明的實施例應用于顯示器制造。
【專利說明】一種柵極驅(qū)動電路及柵線驅(qū)動方法、顯示裝置
【技術領域】
[0001]本發(fā)明涉及顯示【技術領域】，尤其涉及一種柵極驅(qū)動電路及柵線驅(qū)動方法、顯示裝置。
【背景技術】
[0002]在觸摸屏技術中，可以通過分時驅(qū)動的方式實現(xiàn)顯示掃描，即在驅(qū)動階段進行像素掃描，在觸摸階段停止掃描信號輸出，在觸摸階段結束后在繼續(xù)輸出掃描信號對像素掃描，由于在現(xiàn)有技術中柵極驅(qū)動電路通常都是由多個串聯(lián)的移位寄存器單元構成，而每個移位寄存器單元對應為一條柵線輸出驅(qū)動信號，因此在上述掃描信號的輸出過程中由于觸摸階段較長，掃描信號輸出的中斷會出現(xiàn)畫面不連續(xù)，從而導致產(chǎn)品顯示不良出現(xiàn)。
【發(fā)明內(nèi)容】
[0003]本發(fā)明的實施例提供一種柵極驅(qū)動電路及柵線驅(qū)動方法、顯示裝置，能夠解決分時驅(qū)動的觸摸屏技術中，掃描信號中斷造成的顯示不良。
[0004]為達到上述目的，本發(fā)明的實施例采用如下技術方案:
[0005]一方面，提供一種柵極驅(qū)動電路，包括串聯(lián)的多個移位寄存器單元，其特征在于，相鄰的第j級移位寄存器單元和第j+ι級移位寄存器單元之間串接位移延遲模塊；
[0006]其中所述位移延遲模塊連接所述第j級移位寄存器單元的輸出端和所述第j+Ι級移位寄存器單元的輸入端，所述位移延遲模塊還連接重復輸出模塊；
[0007]所述重復輸出模塊連接所述第j-η+Ι級移位寄存器單元的輸出端及時鐘控制端；
[0008]在所述第j級移位寄存器單元輸出柵極掃描信號后，在預設的觸摸時間結束后所述時鐘控制端輸入時鐘信號打開所述重復輸出模塊，以便所述位移延遲模塊通過所述重復輸出模塊向所述第j-η+Ι級移位寄存器單元的輸出端輸出重復掃描信號，以便所述第j-η+Ι級移位寄存器單元至所述第j級移位寄存器單元重新輸出掃描信號至柵線，其中，η為大于或等于I的正整數(shù)。
[0009]可選的，當η大于或等于I時，所述重復輸出模塊還連接參考電平端，用于在所述第j級移位寄存器單元重復輸出掃描信號時，通過所述參考電平端的電壓控制所述重復輸出模塊停止向所述j-η+Ι級移位寄存器單元的輸出端輸出重復掃描信號。
[0010]可選的，所述重復輸出模塊包括輸出單元和下拉單元；
[0011]所述位移延遲模塊包括i個串聯(lián)的虛擬移位寄存器單元，其中第I級虛擬移位寄存器單元的輸入端連接所述第j級移位寄存器單元的輸出端，所述第I級虛擬移位寄存器單元的輸出端連接所述輸出單元，所述時鐘控制端連接所述輸出單元，第i級虛擬移位寄存器單元的輸出端連接和所述第j+ι級移位寄存器單元的輸入端，其中i=n，i為大于I的正整數(shù)；
[0012]其中所述輸出單元用于在所述時鐘控制端的控制下向所述j-η+Ι級移位寄存器單元的輸出端輸出重復掃描信號；[0013]所述下拉單元還連接參考電平端和所述第I級虛擬移位寄存器單元的輸出控制端，用于通過所述參考電平端的電壓控制所述第I級虛擬移位寄存器單元停止通過所述輸出單兀向所述j-η+Ι級移位寄存器單兀的輸出端輸出重復掃描信號。
[0014]可選的，所述重復輸出模塊包括輸出單元和下拉單元；
[0015]所述位移延遲模塊包括i個串聯(lián)的虛擬移位寄存器單元，其中第I級虛擬移位寄存器單元的輸入端連接所述第j級移位寄存器單元的輸出端，第i級虛擬移位寄存器單元的輸出端連接所述下拉單元、所述第j+ι級移位寄存器單元的輸入端，所述時鐘控制端連接所述輸出單元，其中i=2 ；
[0016]其中所述輸出單元用于在所述時鐘控制端的控制下向所述j-η+Ι級移位寄存器單元的輸出端輸出重復掃描信號，其中n=l ；
[0017]所述下拉單元還連接參考電平端和所述第I級虛擬移位寄存器單元的輸出控制端，用于通過所述參考電平端的電壓控制所述第I級虛擬移位寄存器單元向下一級虛擬移位寄存器單元輸出信號，以便控制所述第i級虛擬移位寄存器單元的輸出端停止通過所述輸出單兀向所述j-η+Ι級移位寄存器單兀的輸出端輸出重復掃描信號。
[0018]可選的，所述輸出單元包括第一開關晶體管，其中，所述第一開關晶體管的柵極連接所述時鐘控制端，所述第一開關晶體管的源極連接所述位移延遲模塊，所述第一開關晶體管的漏極連接所述第j級移位寄存器單元的輸出端；
[0019]所述下拉單元包括第二開關晶體管，所述第二開關晶體管的柵極連接所述第η級虛擬移位寄存器單元的輸出端，所述第二開關晶體管的源極連接所述參考電平端，所述第二開關晶體管的漏極連接所述第I級虛擬移位寄存器單元中柵線的驅(qū)動信號輸出晶體管的柵極。
[0020]可選的，當η等于I時，所述重復輸出模塊還連接參考電平端及所述第j+Ι級移位寄存器單元的輸出端，用于在所述第j+Ι級移位寄存器單元輸出掃描信號時，通過所述參考電平端的電壓控制所述重復輸出模塊停止向所述j級移位寄存器單元的輸出端輸出重復掃描信號。
[0021]可選的，所述重復輸出模塊包括輸出單元和下拉單元；
[0022]所述位移延遲模塊包括一個第I級虛擬移位寄存器單元，其中所述第I級虛擬移位寄存器單元的輸入端連接所述第j級移位寄存器單元的輸出端，所述第I級虛擬移位寄存器單元的輸出端連接所述第j+ι級移位寄存器單元的輸入端，所述輸出單元連接所述時鐘控制端；
[0023]其中所述輸出單元用于在所述時鐘控制端的控制下向所述j級移位寄存器單元的輸出端輸出重復掃描信號；
[0024]所述下拉單元還連接參考電平端、所述第j + Ι級移位寄存器單元的輸出端和所述第I級虛擬移位寄存器單元的輸出控制端，用于當所述第j+ι級移位寄存器單元輸出掃描信號時，通過所述參考電平端的電壓控制所述第I級虛擬移位寄存器單元停止向所述j級移位寄存器單元的輸出端輸出重復掃描信號。
[0025]可選的，所述輸出單元包括第一開關晶體管，其中，所述第一開關晶體管的柵極連接所述時鐘控制端，所述第一開關晶體管的和源極連接所述位移延遲模塊，所述第一開關晶體管的漏極連接所述第j級移位寄存器單元的輸出端；[0026]所述下拉單元包括第二開關晶體管，所述第二開關晶體管的柵極連接所述第j + 1級移位寄存器單元的輸出端，所述第二開關晶體管的源極連接所述參考電平端，所述第二開關晶體管的漏極連接所述第I級虛擬移位寄存器單元中柵線的驅(qū)動信號輸出晶體管的柵極。
[0027]—方面，提供一種顯示裝置，包括上述任一柵極驅(qū)動電路。
[0028]一方面，提供一種柵線驅(qū)動方法，位移延遲模塊位于相鄰的第j級移位寄存器單元和第j+Ι級移位寄存器單元之間時，包括:
[0029]在觸摸時間結束后，時鐘控制端控制打開所述重復輸出模塊，所述位移延遲模塊通過重復輸出模塊向之前對應的第j-η+Ι級移位寄存器單元的輸出端輸出重復掃描信號；
[0030]所述j-η+Ι級移位寄存器單元至所述第j級移位寄存器單元重新輸出掃描信號至柵線。
[0031]可選的，在所述第j級移位寄存器單元重新輸出掃描信號或所述第j+Ι級移位寄存器單元輸出掃描信號后，所述重復輸出模塊停止向所述第j-η+Ι級移位寄存器單元的輸出端輸出重復掃描信號。
[0032]本發(fā)明實施例提供的柵極驅(qū)動電路及柵線驅(qū)動方法、顯示裝置，能夠在觸摸階段結束后，通過位移延遲模塊和時鐘控制端控制重復輸出模塊將觸摸階段前柵極驅(qū)動移位寄存器單元的柵極驅(qū)動信號重復輸出，從而能夠解決分時驅(qū)動的觸摸屏技術中，掃描信號中斷造成的顯示不良。
【專利附圖】
【附圖說明】
[0033]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例。
[0034]圖1為本發(fā)明的實施例提供的一種柵極驅(qū)動電路的結構示意圖；
[0035]圖2為本發(fā)明的另一實施例提供的一種柵極驅(qū)動電路的結構示意圖；
[0036]圖3為本發(fā)明的又一實施例提供的一種柵極驅(qū)動電路的結構示意圖；
[0037]圖4為本發(fā)明的再一實施例提供的一種柵極驅(qū)動電路的結構示意圖；
[0038]圖5為本發(fā)明的實施例提供的一種柵線驅(qū)動方法流程示意圖；
[0039]圖6為本發(fā)明的實施例提供的一種柵極驅(qū)動電路的輸出時序狀態(tài)示意圖；
[0040]圖7為本發(fā)明的另一實施例提供的一種柵極驅(qū)動電路的輸出時序狀態(tài)示意圖；
[0041]圖8為本發(fā)明的又一實施例提供的一種柵極驅(qū)動電路的輸出時序狀態(tài)示意圖。
【具體實施方式】
[0042]下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。
[0043]本發(fā)明所有實施例中采用的晶體管均可以為薄膜晶體管或場效應管或其他特性相同的器件，由于這里采用的晶體管的源極、漏極是對稱的，所以其源極、漏極是沒有區(qū)別的。在本發(fā)明實施例中，為區(qū)分晶體管除柵極之外的兩極，將其中一極稱為源極，另一極稱為漏極。按附圖中的形態(tài)規(guī)定晶體管的中間端為柵極、信號輸入端為源極、信號輸出端為漏極。此外本發(fā)明實施例所采用的晶體管均為P或N型晶體管，P型晶體管在柵極為低電平時導通，N型晶體管為在柵極為高電平時導通。
[0044]參照圖1所示，本發(fā)明的實施例提供一種柵極驅(qū)動電路，包括:包括串聯(lián)的多個移位寄存器單元(圖1中以第I級移位寄存器單元至第6級移位寄存器單元為例)；
[0045]相鄰的第j級移位寄存器單元和第j+Ι級移位寄存器單元之間串接位移延遲模塊11 (在附圖中以j=4為例進行說明)；
[0046]其中位移延遲模塊11連接第j級移位寄存器單元的輸出端和第j+Ι級移位寄存器單元的輸入端，位移延遲模塊還連接重復輸出模塊；
[0047]重復輸出模塊12連接第j-η+Ι級移位寄存器單元的輸出端及時鐘控制端；
[0048]在第j級移位寄存器單元輸出柵極掃描信號后，在預設的觸摸時間結束后時鐘控制端輸入時鐘信號打開重復輸出模塊12，以便位移延遲模塊11通過重復輸出模塊12向第j-η+Ι級移位寄存器單元的輸出端輸出重復掃描信號，以便第j-η+Ι級移位寄存器單元至所述第j級移位寄存器單元重新輸出掃描信號至柵線，其中，η為大于或等于I的正整數(shù)。同時參照圖1所示，每個移位寄存器單元連接一條對應的柵線(G1-G6)。
[0049]可選的圖1中示出了重復輸出模塊12連接第3級移位寄存器單元的輸出端，以使得柵線G3和G4重復輸出掃描信號，當然根據(jù)具體需求，也可以將重復輸出模塊12連接連接至第4級移位寄存器單元之前任一移位寄存器單元的輸出端。
[0050]本發(fā)明實施例提供的柵極驅(qū)動電路，能夠在觸摸階段結束后，通過位移延遲模塊和時鐘控制端控制重復輸出模塊將觸摸階段前柵極驅(qū)動移位寄存器單元的柵極驅(qū)動信號重復輸出，從而能夠解決分時驅(qū)動的觸摸屏技術中，掃描信號中斷造成的顯示不良。
[0051]參照圖2所示，本發(fā)明實施例提供的一種柵極驅(qū)動電路，包括串聯(lián)的多個移位寄存器GOA單兀，
[0052]除第一個和最后一個GOA單元外，每個GOA單元的輸出端連接相鄰的下一 GOA單元的輸入端，每個GOA單元的輸入端連接相鄰的上一GOA單元的輸出端；每個移位寄存單元器單元還包括一個第一時鐘信號端、一個第二時鐘信號端和一個參考電壓端；此外，第一個移位寄存器單元的輸入端接收幀起始信號STV，第一個移位寄存器單元的的輸出端連接一條柵線，最后一個移位寄存器單元的輸入端連接其相鄰的上一移位寄存器單元的輸出端。
[0053]其中，每個柵極驅(qū)動移位寄存器單元的輸出端連接一條柵線，并為所述柵線提供驅(qū)動信號；(圖2中以移位寄存器單元SRl至移位寄存器單元SR6為例)，相鄰的第j級移位寄存器單元和第j+Ι級移位寄存器單元之間串接位移延遲模塊11(在附圖2中以j=4為例進行說明)；
[0054]其中位移延遲模塊11連接第j級移位寄存器單元的輸出端和第j+Ι級移位寄存器單元的輸入端，位移延遲模塊還連接重復輸出模塊；
[0055]重復輸出模塊12連接第j-η+Ι級移位寄存器單元的輸出端及時鐘控制端Rescan ；
[0056]在所述第j級移位寄存器單元輸出柵極掃描信號后，在預設的觸摸時間結束后所述時鐘控制端輸入時鐘信號打開所述重復輸出模塊，以便所述位移延遲模塊通過所述重復輸出模塊向所述第j-η+Ι級移位寄存器單元的輸出端輸出重復掃描信號，以便所述第j-η+Ι級移位寄存器單元至所述第j級移位寄存器單元重新輸出掃描信號至柵線，其中，η為大于或等于I的正整數(shù)。同時參照圖1所示，每個移位寄存器單元連接一條對應的柵線(G1-G6)。
[0057]當η大于或等于I時，重復輸出模塊12還連接參考電平端，用于在第j級移位寄存器單元重復輸出掃描信號時，通過參考電平端的電壓控制重復輸出模塊12停止向j-n+1級移位寄存器單元的輸出端輸出重復掃描信號。
[0058]可選的，參照圖2所示，重復輸出模塊12包括輸出單元CK和下拉單元RES ；
[0059]位移延遲模塊11包括i個串聯(lián)的虛擬移位寄存器單元，其中第I級虛擬移位寄存器單元的輸入端連接第j級移位寄存器單元的輸出端，第I級虛擬移位寄存器單元的輸出端連接輸出單元，時鐘控制端Rescan連接輸出單元CK，第i級虛擬移位寄存器單元的輸出端連接和第j+Ι級移位寄存器單元的輸入端，其中i=n，i為大于I的正整數(shù)；
[0060]其中，輸出單元CK用于在時鐘控制端Rescan的控制下向j_n+l級移位寄存器單兀的輸出端輸出重復掃描信號；
[0061]下拉單元RSE還連接參考電平端和第I級虛擬移位寄存器單元的輸出控制端，用于通過參考電平端的電壓控制第I級虛擬移位寄存器單元停止通過輸出單元向所述j-n+1級移位寄存器單元的輸出端輸出重復掃描信號。
[0062]具體的，如圖2所示柵極驅(qū)動電路，包括若干個串聯(lián)的移位寄存器單元，其中移位寄存器單元SRl的輸出端OUTPUT連接一條柵線Gl ;移位寄存器單元SR2的輸入端INPUT連接移位寄存器單元SRl的輸出端，并連接一條柵線G2 ;移位寄存器單元SR3的輸入端INPUT連接移位寄存器單元SR2的輸出端，并連接一條柵線G3 ;移位寄存器單元SR4的輸入端INPUT連接移位寄存器單元SR3的輸出端，并連接一條柵線G4 ;虛擬移位寄存器單元SRDl的輸入端INPUT連接移位寄存器單元SR4的輸出端，并連接一條柵線⑶I ;虛擬移位寄存器單元SRD2的輸入端INPUT連接虛擬移位寄存器單元SRDl的輸出端，并連接一條柵線⑶2 ；移位寄存器單元SR5的輸入端INPUT連接虛擬移位寄存器單元SRD2的輸出端，并連接一條柵線G5 ;移位寄存器單元SR6的輸入端INPUT連接移位寄存器單元SR5的輸出端，并連接一條柵線G6 ;此外重復輸出模塊的輸出單元CK連接虛擬移位寄存器單元SRDl的輸出端、移位寄存器單元SR3的輸出端和時鐘控制端Rescan，用于在輸出單元CK對應的虛擬移位寄存器單元SRDl的輸出端有信號輸出時，通過時鐘控制端Rescan控制輸出單元CK在連接的移位寄存器單元SR3的輸出端輸出信號；這樣在觸控階段結束后可以實現(xiàn)SR3和SR4兩級移位寄存器單元的重復輸出，從而改善畫面質(zhì)量。
[0063]此外重復輸出模塊還包括下拉單元RES，下拉單元RES與虛擬移位寄存器單元SRD2的輸出端相連，下拉單元RES還連接虛擬移位寄存器單元SRDl輸出控制端PU，下拉單元RES還連接參考電壓vss，用于通過參考電平端的電壓控制虛擬移位寄存器單元SRDl停止通過輸出單兀向移位寄存器單兀SR3的輸出端輸出重復掃描信號。
[0064]每個移位寄存器單兀和虛擬移位寄存器單兀均包括一個第一時鐘信號端CLK、一個第二時鐘信號端CLKB，及參考電壓端VSS，其中對于每一級移位寄存器單元和虛擬移位寄存器單元，第一時鐘信號端CLK接收與第二時鐘信號端CLKB上的時鐘信號相反的時鐘信號。更具體的，奇數(shù)級的移位寄存器單元或虛擬移位寄存器單元在其第一時鐘信號端接收時鐘信號CL0CK1，在其第二時鐘信號端接收與時鐘信號CLOCKl相反的時鐘信號，偶數(shù)級的移位寄存器單元或虛擬移位寄存器單元在其第一時鐘信號端接收時鐘信號CL0CK2，在其第二時鐘信號端接收與時鐘信號CL0CK2相反的時鐘信號；此外時鐘信號CLOCKl與時鐘信號CL0CK2 相反。
[0065]進一步，每一級移位寄存器單元或虛擬移位寄存器單元的第一時鐘信號端CLK和第二時鐘信號端CLKB分別通過與系統(tǒng)時鐘相連，獲取時鐘信號，如圖提供了一種連接方式，奇數(shù)級的移位寄存器單元或虛擬移位寄存器單元的第一時鐘信號端CLK連接系統(tǒng)時鐘CL0CK1、第二時鐘信號端連接系統(tǒng)時鐘CL0CK2，偶數(shù)級的移位寄存器單元或虛擬移位寄存器單元的第一時鐘信號端CLK連接系統(tǒng)時鐘CL0CK2、第二時鐘信號端連接系統(tǒng)時鐘CLOCKl。參考電壓端VSS連接參考電壓vss。其中，參照圖6所示的信號時序圖(包括各級移位寄存器單元的輸入端信號、一組系統(tǒng)時鐘信號第一時鐘信號CL0CK1、第二時鐘信號CL0CK2)，其中在觸控階段系統(tǒng)時鐘信號停止輸出，系統(tǒng)時鐘信號在輸出階段CL0CK1、CL0CK2的高電平或低電平占空比均為1:1(即CLOCKl和CL0CK2的占空比分別為50%)，SP:CLOCKl的低電平信號結束后CL0CK2的低電平信號開始，CL0CK2的所述低電平信號結束后CLOCKl的下一個低電平時鐘信號開始，以后如此循環(huán)，高電平信號的輸出同理，不再贅述。
[0066]在本實施例中，第一個移位寄存器單元為SRlJU GOA單元SRl的輸入信號INPUT為一個激活脈沖信號，可選的如幀起始信號STV,系統(tǒng)第一時鐘信號CLOCKl在STV信號結束后開始輸出。
[0067]進一步的，參照圖2所示，輸出單元CK包括第一開關晶體管Tl，其中，第一開關晶體管Tl的柵極連接時鐘控制端Rescan，第一開關晶體管Tl的源極連接位移延遲模塊，第一開關晶體管Tl的漏極連接第j-η+Ι級移位寄存器單元的輸出端；
[0068]下拉單元RES包括第二開關晶體管T2，第二開關晶體管T2的柵極連接第η級虛擬移位寄存器單元的輸出端，第二開關晶體管Τ2的源極連接參考電平端，第二開關晶體管Τ2的漏極連接第I級虛擬移位寄存器單元中柵線的驅(qū)動信號輸出晶體管的柵極。
[0069]或者，可選的參照圖3所示，重復輸出模塊12包括輸出單元CK和下拉單元RSE ；
[0070]位移延遲模塊11包括i個串聯(lián)的虛擬移位寄存器單元，其中第I級虛擬移位寄存器單元的輸入端連接第j級移位寄存器單元的輸出端，第i級虛擬移位寄存器單元的輸出端連接下拉單元RSE、第j+Ι級移位寄存器單元的輸入端，時鐘控制端Rescan連接輸出單元CK，其中i=2，需要說明的是，i也可以大于2，但是只要兩個虛擬移位寄存器單元就可以實現(xiàn)位移延遲的功能；
[0071]其中輸出單元CK用于在時鐘控制端Rescan的控制下向j_n+l級移位寄存器單元(圖3中移位寄存器單兀SR4)的輸出端輸出重復掃描信號,其中n=l ；
[0072]下拉單元RSE還連接參考電平端和第I級虛擬移位寄存器單元的輸出控制端，用于通過參考電平端的電壓控制第I級虛擬移位寄存器單元向下一級虛擬移位寄存器單元輸出信號，以便控制第i級虛擬移位寄存器單元的輸出端停止通過輸出單元向j-η+Ι級移位寄存器單元的輸出端輸出重復掃描信號。
[0073]其中，參照圖3所示，輸出單元CK包括第一開關晶體管Tl，其中，第一開關晶體管Tl的柵極連接時鐘控制端Rescan，第一開關晶體管Tl的源極連接位移延遲模塊，第一開關晶體管Tl的漏極連接第j級移位寄存器單元的輸出端；
[0074]下拉單元RES包括第二開關晶體管T2，第二開關晶體管T2的柵極連接第2級虛擬移位寄存器單元的輸出端，第二開關晶體管T2的源極連接參考電平端，第二開關晶體管T2的漏極連接第I級虛擬移位寄存器單元中柵線的驅(qū)動信號輸出晶體管的柵極，即PU點。
[0075]或者，可選的，參照圖4所示，當η等于I時，重復輸出模塊12還連接參考電平端及所述第j+ι級移位寄存器單元的輸出端，用于在第j+ι級移位寄存器單元輸出掃描信號時，通過參考電平端的電壓控制重復輸出模塊停止向所述j級移位寄存器單元的輸出端輸出重復掃描信號。
[0076]可選的，重復輸出模塊12包括輸出單元CK和下拉單元RES ；
[0077]位移延遲模塊11包括一個第I級虛擬移位寄存器單元，其中第I級虛擬移位寄存器單元的輸入端連接第j級移位寄存器單元的輸出端，第I級虛擬移位寄存器單元的輸出端連接第j+ι級移位寄存器單元的輸入端，輸出單元CK連接時鐘控制端Rescan ；
[0078]其中輸出單元CK用于在時鐘控制端Rescan的控制下向j級移位寄存器單元的輸出端輸出重復掃描信號；
[0079]下拉單元RES還連接參考電平端、第j+Ι級移位寄存器單元的輸出端和第I級虛擬移位寄存器單元的輸出控制端，用于當?shù)趈+Ι級移位寄存器單元輸出掃描信號時，通過參考電平端的電壓控制第I級虛擬移位寄存器單元停止向j級移位寄存器單元的輸出端輸出重復掃描信號。
[0080]具體的，輸出單元CK包括第一開關晶體管，其中，第一開關晶體管的柵極連接時鐘控制端Rescan，第一開關晶體管Tl的源極連接位移延遲模塊，第一開關晶體管的漏極連接第j級移位寄存器單元的輸出端；
[0081]下拉單元RES包括第二開關晶體管，第二開關晶體管的柵極連接第j+Ι級移位寄存器單元的輸出端，第二開關晶體管的源極連接參考電平端，第二開關晶體管的漏極連接第I級虛擬移位寄存器單元中柵線的驅(qū)動信號輸出晶體管的柵極。
[0082]其中圖4提供的實施例中，位移延遲模塊11僅包括一個虛擬移位寄存器單元SRD1，通過向移位寄存器單元SR4的輸出端輸出重復掃描信號，實現(xiàn)觸摸接收后柵線0G4上掃描信號的重復輸出。
[0083]本發(fā)明的實施例提供一種柵線驅(qū)動方法，參照圖5所示，包括:
[0084]步驟1、在觸摸時間結束后，時鐘控制纟而控制打開重復輸出t旲塊，位移延遲t旲塊通過重復輸出模塊向之前對應的第j-η+Ι級移位寄存器單元的輸出端輸出重復掃描信號；
[0085]步驟2、第j-η+Ι級移位寄存器單元至第j級移位寄存器單元重新輸出掃描信號至柵線。
[0086]可選的該方法還包括:步驟3、在所述第j級移位寄存器單元重新輸出掃描信號或所述第j+Ι級移位寄存器單元輸出掃描信號后，所述重復輸出模塊停止向所述j-η+Ι級移位寄存器單元的輸出端輸出重復掃描信號。
[0087]本發(fā)明實施例提供的柵線驅(qū)動方法，能夠在觸摸階段結束后，通過位移延遲模塊和時鐘控制端控制重復輸出模塊將觸摸階段前柵極驅(qū)動移位寄存器單元的柵極驅(qū)動信號重復輸出，從而能夠解決分時驅(qū)動的觸摸屏技術中，掃描信號中斷造成的顯示不良。
[0088]具體的參照圖2所示的柵極驅(qū)動電路，及圖6提供的柵極驅(qū)動電路的工作時序圖，本發(fā)明的實施方式如下:
[0089]STV為起始信號，每級移位寄存器(包括本發(fā)明中提供的移位寄存器單元和虛擬移位寄存器單元)都以上級的輸出端的輸出信號作為起始信號，在雙時鐘(CL0CK1和CL0CK2)下工作，前四個移位寄存器單元SR1、SR2、SR3、SR4實現(xiàn)自上而下的柵驅(qū)動掃描輸出Gl，G2, G3, G4，然后時鐘信號停止，進入觸控時間。
[0090]觸控時間結束，時鐘信號再次開啟，CLOCKl為高時虛擬移位寄存器單元SRDl的輸出端在GDl輸出高電平，在GDl輸出高電平的同時，時鐘控制端Rescan輸出高電平將Tl打開，GDl的高電平信號傳至G3，此時G3也為高，此時便實現(xiàn)了對SR3對應的柵線G3的重復掃描，柵線G3上的信號作為SR4的輸入信號，下一個時鐘到來時SR4再次向柵線G4輸出掃描線號。從而實現(xiàn)了對柵線G3和G4的重復輸出。在此需要特殊說明的是，⑶I和⑶2的輸出信號不接入像素區(qū)域內(nèi)，對像素顯示沒有任何影響。
[0091]然后接下來⑶2作為SR5的起始信號，將使G5輸出高電平，以下SR5、SR6、SR7依次輸出高電平信號，依次實現(xiàn)對G6，G7，G7…的掃描。
[0092]在G4和⑶2同時為高電平內(nèi)，為了防止⑶I再次被G4拉高，也就是為防止⑶I和GD2再重復輸出，本發(fā)明通過T2對SRDl的I3U端進行下拉，從而阻斷了 GDl再次輸出高電平。
[0093]具體的參照圖3所示的柵極驅(qū)動電路，及圖7提供的柵極驅(qū)動電路的工作時序圖，本發(fā)明的實施方式如下:
[0094]STV為起始信號，每級移位寄存器(包括本發(fā)明中提供的移位寄存器單元和虛擬移位寄存器單元)都以上級的輸出端的輸出信號作為起始信號，在雙時鐘(CL0CK1和CL0CK2)下工作，前四個移位寄存器單元SR1、SR2、SR3、SR4實現(xiàn)自上而下的柵驅(qū)動掃描輸出Gl，G2, G3, G4，然后時鐘信號停止，進入觸控時間。
[0095]觸控時間結束，時鐘信號再次開啟，CLOCKl為高時虛擬移位寄存器單元SRDl的輸出端在GDl輸出高電平，GDl輸出高電平作為虛擬移位寄存器單元SRD2的輸入信號，在下一個時鐘到來時虛擬移位寄存器單元SRD2在GD2輸出高電平，時鐘控制端Rescan輸出高電平將Tl打開，GD2的高電平信號傳至G4，此時G4也為高，此時便實現(xiàn)了對SR4對應的柵線G4的重復掃描。在此需要特殊說明的是，⑶I和⑶2的輸出信號不接入像素區(qū)域內(nèi)，對像素顯示沒有任何影響。
[0096]然后接下來⑶2作為SR5的起始信號，將使G5輸出高電平，以下SR5、SR6、SR7依次輸出高電平信號，依次實現(xiàn)對G6，G7，G7…的掃描。
[0097]在G4和⑶2同時為高電平內(nèi)，為了防止⑶I再次被G4拉高，也就是為防止⑶I和GD2再重復輸出，本發(fā)明通過T2對SRDl的I3U端進行下拉，從而阻斷了 GDl再次輸出高電平。
[0098]具體的參照圖4所示的柵極驅(qū)動電路，及圖8提供的柵極驅(qū)動電路的工作時序圖，本發(fā)明的實施方式如下:
[0099]STV為起始信號，每級移位寄存器(包括本發(fā)明中提供的移位寄存器單元和虛擬移位寄存器單元)都以上級的輸出端的輸出信號作為起始信號，在雙時鐘(CL0CK1和CL0CK2)下工作，前四個移位寄存器單元SR1、SR2、SR3、SR4實現(xiàn)自上而下的柵驅(qū)動掃描輸出Gl，G2, G3, G4，然后時鐘信號停止，進`入觸控時間。
[0100]觸控時間結束，時鐘信號再次開啟，CLOCKl為高時虛擬移位寄存器單元SRDl的輸出端在GDl輸出高電平，在GDl輸出高電平的同時，時鐘控制端Rescan輸出高電平將Tl打開，GDl的高電平信號傳至G4，此時G4也為高，此時便實現(xiàn)了對SR4對應的柵線G4的重復掃描。在此需要特殊說明的是，GDI的輸出信號不接入像素區(qū)域內(nèi)，對像素顯示沒有任何影響。
[0101]然后接下來⑶2作為SR5的起始信號，將使G5輸出高電平，以下SR5、SR6、SR7依次輸出高電平信號，依次實現(xiàn)對G6，G7，G7…的掃描。
[0102]在G5為高電平內(nèi)，為了防止⑶I再次被G4拉高，也就是為防止本發(fā)明通過T2對SRDl的端進行下拉，從而阻斷了⑶I再次輸出高電平。
[0103]以上僅以高電平的掃描信號為例進行說明，此時對應的開關晶體管均為高電平導通，同理根據(jù)顯示裝置設計時移位寄存器內(nèi)部結構及像素單元的電壓需求，掃描信號也可以采用低電平實現(xiàn)，此時對應的開關晶體管均為低電平導通。
[0104]本發(fā)明實施例還提供一種顯示裝置，包括上述的柵極驅(qū)動電路。
[0105]本發(fā)明實施例提供的顯示裝置，能夠在觸摸階段結束后，通過位移延遲模塊和時鐘控制端控制重復輸出模塊將觸摸階段前柵極驅(qū)動移位寄存器單元的柵極驅(qū)動信號重復輸出，從而能夠解決分時驅(qū)動的觸摸屏技術中，掃描信號中斷造成的顯示不良。
[0106]以上 所述，僅為本發(fā)明的【具體實施方式】，但本發(fā)明的保護范圍并不局限于此，任何熟悉本【技術領域】的技術人員在本發(fā)明揭露的技術范圍內(nèi)，可輕易想到變化或替換，都應涵蓋在本發(fā)明的保護范圍之內(nèi)。因此，本發(fā)明的保護范圍應所述以權利要求的保護范圍為準。
【權利要求】
1.一種柵極驅(qū)動電路，其特征在于，包括串聯(lián)的多個移位寄存器單元，其特征在于，相鄰的第j級移位寄存器單元和第j+ι級移位寄存器單元之間串接位移延遲模塊； 其中所述位移延遲模塊連接所述第j級移位寄存器單元的輸出端和所述第j+ι級移位寄存器單元的輸入端，所述位移延遲模塊還連接重復輸出模塊； 所述重復輸出模塊連接所述第j-η+Ι級移位寄存器單元的輸出端及時鐘控制端； 在所述第j級移位寄存器單元輸出柵極掃描信號后，在預設的觸摸時間結束后所述時鐘控制端輸入時鐘信號打開所述重復輸出模塊，以便所述位移延遲模塊通過所述重復輸出模塊向所述第j-η+Ι級移位寄存器單元的輸出端輸出重復掃描信號，以便所述第j-η+Ι級移位寄存器單元至所述第j級移位寄存器單元重新輸出掃描信號至柵線，其中，η為大于或等于I的正整數(shù)。
2.根據(jù)權利要求1所述的柵極驅(qū)動電路，其特征在于， 當η大于或等于I時，所述重復輸出模塊還連接參考電平端，用于在所述第j級移位寄存器單元重復輸出掃描信號時，通過所述參考電平端的電壓控制所述重復輸出模塊停止向所述j-η+Ι級移位寄存器單元的輸出端輸出重復掃描信號。
3.根據(jù)權利要求2所述的柵極驅(qū)動電路，其特征在于，所述重復輸出模塊包括輸出單元和下拉單元； 所述位移延遲模塊包括i個串聯(lián)的虛擬移位寄存器單元，其中第I級虛擬移位寄存器單元的輸入端連接所述第j級移位寄存器單元的輸出端，所述第I級虛擬移位寄存器單元的輸出端連接所述輸出單元，所述時鐘控制端連接所述輸出單元，第i級虛擬移位寄存器單元的輸出端連接所述下拉單元和所述第j+Ι級移位寄存器單元的輸入端，其中i=n，i為大于I的正整數(shù)； 其中所述輸出單元用于在所述時鐘控制端的控制下向所述j-η+Ι級移位寄存器單元的輸出端輸出重復掃描信號； 所述下拉單元還連接參考電平端和所述第I級虛擬移位寄存器單元的輸出控制端，用于通過所述參考電平端的電壓控制所述第I級虛擬移位寄存器單元停止通過所述輸出單兀向所述j-η+Ι級移位寄存器單兀的輸出端輸出重復掃描信號。
4.根據(jù)權利要求2所述的柵極驅(qū)動電路，其特征在于，所述重復輸出模塊包括輸出單元和下拉單元； 所述位移延遲模塊包括i個串聯(lián)的虛擬移位寄存器單元，其中第I級虛擬移位寄存器單元的輸入端連接所述第j級移位寄存器單元的輸出端，第i級虛擬移位寄存器單元的輸出端連接所述下拉單元、所述第j+Ι級移位寄存器單元的輸入端，所述時鐘控制端連接所述輸出單元，其中i=2 ； 其中所述輸出單元用于在所述時鐘控制端的控制下向所述j-η+Ι級移位寄存器單元的輸出端輸出重復掃描信號，其中n=l ； 所述下拉單元還連接參考電平端和所述第I級虛擬移位寄存器單元的輸出控制端，用于通過所述參考電平端的電壓控制所述第I級虛擬移位寄存器單元向下一級虛擬移位寄存器單元輸出信號，以便控制所述第i級虛擬移位寄存器單元的輸出端停止通過所述輸出單元向所述j-η+Ι級移位寄存器單元的輸出端輸出重復掃描信號。
5.根據(jù)權利要求3或4所述的柵極驅(qū)動電路，其特征在于，所述輸出單元包括第一開關晶體管，其中，所述第一開關晶體管的柵極連接所述時鐘控制端，所述第一開關晶體管的源極連接所述位移延遲模塊，所述第一開關晶體管的漏極連接所述第j級移位寄存器單元的輸出端； 所述下拉單元包括第二開關晶體管，所述第二開關晶體管的柵極連接所述第η級虛擬移位寄存器單元的輸出端，所述第二開關晶體管的源極連接所述參考電平端，所述第二開關晶體管的漏極連接所述第I級虛擬移位寄存器單元中柵線的驅(qū)動信號輸出晶體管的柵極。
6.根據(jù)權利要求1所述的柵極驅(qū)動電路，其特征在于， 當η等于I時，所述重復輸出模塊還連接參考電平端及所述第j+Ι級移位寄存器單元的輸出端，用于在所述第j+Ι級移位寄存器單元輸出掃描信號時，通過所述參考電平端的電壓控制所述重復輸出模塊停止向所述j級移位寄存器單元的輸出端輸出重復掃描信號。
7.根據(jù)權利要求6所述的柵極驅(qū)動電路，其特征在于，所述重復輸出模塊包括輸出單元和下拉單元； 所述位移延遲模塊包括一個第I級虛擬移位寄存器單元，其中所述第I級虛擬移位寄存器單元的輸入端連接所述第j級移位寄存器單元的輸出端，所述第I級虛擬移位寄存器單元的輸出端連接所述第j+ι級移位寄存器單元的輸入端，所述輸出單元連接所述時鐘控制端； 其中所述輸出單元用于在所述時鐘控制端的控制下向所述j級移位寄存器單元的輸出端輸出重復掃描信號； 所述下拉單元還連接參考電平端、所述第j+ι級移位寄存器單元的輸出端和所述第I級虛擬移位寄存器單元的輸出控制端，用于當所述第j+ι級移位寄存器單元輸出掃描信號時，通過所述參考電平端的電壓控制所述第I級虛擬移位寄存器單元停止向所述j級移位寄存器單兀的輸出端輸出重復掃描信號。
8.根據(jù)權利要求7所述的柵極驅(qū)動電路，其特征在于，所述輸出單元包括第一開關晶體管，其中，所述第一開關晶體管的柵極連接所述時鐘控制端，所述第一開關晶體管的和源極連接所述位移延遲模塊，所述第一開關晶體管的漏極連接所述第j級移位寄存器單元的輸出端； 所述下拉單元包括第二開關晶體管，所述第二開關晶體管的柵極連接所述第j+ι級移位寄存器單元的輸出端，所述第二開關晶體管的源極連接所述參考電平端，所述第二開關晶體管的漏極連接所述第I級虛擬移位寄存器單元中柵線的驅(qū)動信號輸出晶體管的柵極。
9.一種顯示裝置，其特征在于，包括如權利要求1至8任一所述的柵極驅(qū)動電路。
10.一種柵線驅(qū)動方法，其特征在于，位移延遲模塊位于相鄰的第j級移位寄存器單元和第j+ι級移位寄存器單元之間時，包括： 在觸摸時間結束后，時鐘控制端控制打開所述重復輸出模塊，所述位移延遲模塊通過重復輸出模塊向之前對應的第j-η+Ι級移位寄存器單元的輸出端輸出重復掃描信號； 所述第j-η+Ι級移位寄存器單元至所述第j級移位寄存器單元重新輸出掃描信號至柵線。
11.根據(jù)權利要求10所述的方法，其特征在于， 在所述第j級移位寄存器單元重新輸出掃描信號或所述第j+Ι級移位寄存器單元輸出掃描信號后，所述重復輸出模塊停止向所述第j-η+Ι級移位寄存器單元的輸出端輸出重復掃描信號。`
【文檔編號】G06F3/041GK103489391SQ201310456249
【公開日】2014年1月1日 申請日期:2013年9月29日 優(yōu)先權日:2013年9月29日
【發(fā)明者】董向丹, 高永益, 黃煒赟 申請人:京東方科技集團股份有限公司, 成都京東方光電科技有限公司