具有多圖案化要求的集成電路的層級設(shè)計的制作方法
【專利摘要】本發(fā)明描述了用于在具有圖案化要求的集成電路的層級設(shè)計中避免對單元放置的限制的系統(tǒng)和方法。該方法可以被提供實現(xiàn)在具有計算機可執(zhí)行代碼的計算機基礎(chǔ)架構(gòu)中，該計算機可執(zhí)行代碼有形地包含在計算機可讀存儲介質(zhì)上并具有程序指令，其可操作來分配顏色給第一單元中的每個圖案形狀，分配顏色給第二單元中的每個圖案形狀，對第一單元中的每個圖案形狀特征化感興趣的量，確定第一單元中分配的顏色都可以一對一映射到第二單元中分配的顏色，使用對第一單元特征化的感興趣的量對第二單元中的每個圖案形狀特征化感興趣的量，以及針對第一單元和第二單元對感興趣的量建模。
【專利說明】具有多圖案化要求的集成電路的層級設(shè)計
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及用于集成電路(“1C”)制造和優(yōu)化的系統(tǒng)和方法，并且更具體地，涉及用于避免在具有多圖案化要求的集成電路的層級(hierarchical)設(shè)計中對單元放置(cel Iplacement)的限制的系統(tǒng)和方法。
【背景技術(shù)】
[0002]IC是包括許多諸如晶體管、電阻、二極管等的電子元件的器件(例如半導(dǎo)體器件)或電子系統(tǒng)。這些元件通?；ハ噙B接，以形成多個電路元件，諸如門、單元(cell)、存儲單元、算術(shù)單元、控制器、解碼器等。IC包括互連其電子和電路元件的多層布線。
[0003]設(shè)計工程師通過將IC的元件的邏輯或電路描述轉(zhuǎn)換為稱為設(shè)計布局(designlayout)的幾何描述來設(shè)計1C。IC設(shè)計布局通常包括具有管腳的電路模塊(例如電子或電路IC元件的幾何表示)，以及連接電路模塊的管腳的互連線(例如布線的幾何表示)。網(wǎng)(net)通常被定義為需要被連接的管腳的集合。以這種方式，設(shè)計布局通常描述IC的行為、架構(gòu)、功能以及結(jié)構(gòu)屬性。為了創(chuàng)建設(shè)計布局，設(shè)計工程師通常使用電子設(shè)計自動化(“EDA”)應(yīng)用。這些應(yīng)用提供用于創(chuàng)建、編輯、分析以及驗證設(shè)計布局的基于計算機的工具的集合。
[0004]大型IC設(shè)計通常由設(shè)計工程師使用層級設(shè)計方法設(shè)計，在層級設(shè)計方法中預(yù)設(shè)計和預(yù)特征化單元。標(biāo)準(zhǔn)單元是提供布爾邏輯函數(shù)(例如，AND、0R、X0R、XN0R、反相器)或存儲函數(shù)(觸發(fā)器(flipflop)或鎖存器)的晶體管和互連結(jié)構(gòu)的群組。然而，更高層(level)單元可以是完全的微處理器或存儲器陣列。單元可以繼而被放置和互連在IC或更高層單元的設(shè)計中。單元可以被設(shè)計用于在不同的IC中重復(fù)使用很多次，或可以被設(shè)計用于在知道其確切的放置和周圍單元及布線之前的單次使用。因此，期望避免其布局或特征化中的任何限制，這些限制會限制其可以被放置的位置或者圍繞其的單元和布線中的形狀的圖案化。
[0005]因此，在本領(lǐng)域中存在克服以上描述的缺陷和限制的需要。

【發(fā)明內(nèi)容】

[0006]在本發(fā)明的第一方面中，提供一種在具有計算機可執(zhí)行代碼的計算機基礎(chǔ)架構(gòu)中實現(xiàn)的方法，所述計算機可執(zhí)行代碼有形地包含在計算機可讀存儲介質(zhì)上并具有程序指令，所述程序指令可操作來將顏色分配給第一單元中的每個圖案形狀。所述程序指令還可操作來將顏色分配給第二單元中的每個圖案形狀。所述程序指令還可操作來對所述第一單元中的每個圖案形狀特征化(characterize)感興趣的量。所述程序指令還可操作來確定所述第一單元中分配的顏色都能夠一對一映射到所述第二單元中分配的顏色。所述程序指令還可操作來使用對所述第一單元特征化的感興趣的量，對所述第二單元中的每個圖案形狀特征化感興趣的量。所述程序指令還可操作來針對所述第一單元和所述第二單元對所述感興趣的量建模(model)。[0007]在本發(fā)明的另一方面中，提供了一種用于集成電路設(shè)計的層級設(shè)計的方法。該方法包括將顏色分配給第一單元中的每個圖案形狀。該方法還包括將顏色分配給第二單元中的每個圖案形狀。該方法還包括對第一單元中的每個圖案形狀特征化感興趣的量。該方法還包括確定第一單元中分配的顏色不是都可以一對一映射到第二單元中分配的顏色。該方法還包括使用對每個可以一對一映射的群組確定的感興趣的量，對第二單元中的每個圖案形狀特征化感興趣的量。該方法還包括使用處理器針對第一單元和第二單元對感興趣的量建模。
[0008]在該發(fā)明的另一方面中，提供了一種用于集成電路設(shè)計的層級設(shè)計的方法。該方法包括將顏色分配給第一單元中的每個圖案形狀。該方法還包括將顏色分配給第二單元中的每個圖案形狀。該方法還包括對第一單元中的每個圖案形狀特征化感興趣的量。該方法還包括確定第一單元中分配的顏色不是都可以一對一映射到第二單元中分配的顏色。該方法還包括通過將至少一個附加顏色分配給第一單元或第二單元來創(chuàng)建第一單元和第二單元的著色，該至少一個附加顏色不同于原始分配給第一單元和第二單元的顏色，且創(chuàng)建該著色使得分配給第一單元的每個顏色可以一對一映射或多對一映射到分配給第二單元的顏色。該方法還包括使用對每個可以一對一映射的群組確定的感興趣的量，對第二單元中的每個圖案形狀特征化感興趣的量。該方法還包括使用處理器針對第一單元和第二單元對感興趣的量建模。
【專利附圖】

【附圖說明】
[0009]下面參照所記載的多個附圖在詳細(xì)的說明書中以本發(fā)明的示例實施例的非限定性示例的方式描述本發(fā)明。
[0010]圖1是用于根據(jù)本發(fā)明的方面實現(xiàn)本發(fā)明的說明性的外部環(huán)境；
[0011]圖2a、2b和3-7示出根據(jù)本發(fā)明的方面的單元中的多圖案化的著色(coloring)；
[0012]圖8-10是用于實現(xiàn)根據(jù)本發(fā)明的方面的系統(tǒng)的說明性處理流程；以及
[0013]圖11是半導(dǎo)體設(shè)計、制造和/或測試中使用的設(shè)計處理的流程圖。
【具體實施方式】
[0014]本發(fā)明涉及用于避免在具有多圖案化要求的IC的層級設(shè)計中對單元放置的限制的系統(tǒng)和方法。更具體地，本發(fā)明的實施方式提供了用于將IC中感興趣的量建模為與分配了多圖案化設(shè)計的不同顏色的形狀相關(guān)聯(lián)的參數(shù)的函數(shù)的系統(tǒng)和方法。在實施例中，可以一次特征化單元的感興趣的量，并且對該單元的所有實例重復(fù)使用該特征化，對于該單元存在特征化顏色到實例顏色的一對一映射。在附加實施例中，可以用彼此不能一對一映射的著色而著色某些單元。在這些實施例中，可以通過對每個可一對一映射的群組的一個著色特征化感興趣的量來處理單元?？蛇x地，可以不止使用原始顏色組來創(chuàng)建著色，該著色可多對一映射到單元的每個可能著色。
[0015]有利地，在實施例中，本發(fā)明的系統(tǒng)和方法允許產(chǎn)生IC中感興趣的量的簡單模型。此外有利地，在實施例中，本發(fā)明的系統(tǒng)和方法避免在具有多圖案化要求的IC的層級設(shè)計中對單元放置的限制。
[0016]系統(tǒng)環(huán)境[0017]所屬【技術(shù)領(lǐng)域】的技術(shù)人員知道，本發(fā)明的各個方面可以實現(xiàn)為系統(tǒng)、方法或計算機程序產(chǎn)品。因此，本發(fā)明的各個方面可以采取以下形式，即:完全的硬件實施方式、完全的軟件實施方式(包括固件、駐留軟件、微代碼等)，或硬件和軟件方面結(jié)合的實施方式，這里可以統(tǒng)稱為“電路”、“模塊”或“系統(tǒng)”。此外，本發(fā)明的各個方面還可以實現(xiàn)為在一個或多個計算機可讀介質(zhì)中的計算機程序產(chǎn)品的形式，該計算機可讀介質(zhì)具有實現(xiàn)在其上的計算機可讀的程序代碼。
[0018]可以采用一個或多個計算機可讀的介質(zhì)的任意組合。計算機可讀介質(zhì)可以是計算機可讀信號介質(zhì)或者計算機可讀存儲介質(zhì)。計算機可讀存儲介質(zhì)例如可以是一但不限于——電、磁、光、電磁、紅外線、或半導(dǎo)體的系統(tǒng)、裝置或器件，或者上述的任意合適的組合。計算機可讀存儲介質(zhì)的更具體的例子(非窮舉的列表)包括:具有一個或多個導(dǎo)線的電連接、便攜式計算機磁盤、硬盤、隨機存取存儲器(RAM)、只讀存儲器(ROM)、可擦式可編程只讀存儲器(EPR0M或閃存)、光纖、便攜式緊湊磁盤只讀存儲器(CD-ROM)、光存儲器件、磁存儲器件、或者上述的任意合適的組合。在本文件的上下文中，計算機可讀存儲介質(zhì)可以是任何包含或存儲程序的有形介質(zhì)，該程序可以被指令執(zhí)行系統(tǒng)、裝置或者器件使用或者與其結(jié)合使用。
[0019]計算機可讀的信號介質(zhì)可以包括在基帶中或者作為載波一部分傳播的數(shù)據(jù)信號，其中承載了計算機可讀的程序代碼。這種傳播的數(shù)據(jù)信號可以采用各種形式的任何形式，各種形式包括——但不限于——電磁信號、光信號，或上述的任意合適的組合。計算機可讀的信號介質(zhì)還可以是計算機可讀存儲介質(zhì)以外的任何計算機可讀介質(zhì)，該計算機可讀介質(zhì)可以發(fā)送、傳播或者傳輸用于由指令執(zhí)行系統(tǒng)、裝置或者器件使用或者與其結(jié)合使用的程序。
[0020]計算機可讀介質(zhì)上包含的程序代碼可以用任何適當(dāng)?shù)慕橘|(zhì)傳輸，包括一但不限于一無線、電線、光纜、RF等等，或者上述的任意合適的組合。
[0021]可以以一種或多種程序設(shè)計語言或其組合來編寫用于執(zhí)行本發(fā)明操作的計算機程序代碼，所述程序設(shè)計語言包括面向?qū)ο蟮某绦蛟O(shè)計語言一諸如Java、Smalltalk、C++，還包括常規(guī)的過程式程序設(shè)計語言一諸如“C”語言或類似的程序設(shè)計語言。程序代碼可以完全地在用戶計算機上執(zhí)行、部分地在用戶計算機上執(zhí)行、作為一個獨立的軟件包執(zhí)行、部分在用戶計算機上部分在遠(yuǎn)程計算機上執(zhí)行、或者完全在遠(yuǎn)程計算機或服務(wù)器上執(zhí)行。在涉及遠(yuǎn)程計算機的情形中，遠(yuǎn)程計算機可以通過任意種類的網(wǎng)絡(luò)一包括局域網(wǎng)(LAN)或廣域網(wǎng)(WAN)—連接到用戶計算機，或者，可以連接到外部計算機(例如利用因特網(wǎng)服務(wù)提供商來通過因特網(wǎng)連接)。
[0022]下面將參照本發(fā)明實施例的方法、裝置(系統(tǒng))和計算機程序產(chǎn)品的流程圖和/或框圖描述本發(fā)明。應(yīng)當(dāng)理解，流程圖和/或框圖的每個方框以及流程圖和/或框圖中各方框的組合，都可以由計算機程序指令實現(xiàn)。這些計算機程序指令可以提供給通用計算機、專用計算機或其它可編程數(shù)據(jù)處理裝置的處理器，從而生產(chǎn)出一種機器，使得這些計算機程序指令在通過計算機或其它可編程數(shù)據(jù)處理裝置執(zhí)行時，產(chǎn)生了實現(xiàn)流程圖和/或框圖中的方框中規(guī)定的功能/操作的裝置。
[0023]也可以把這些計算機程序指令存儲在計算機可讀介質(zhì)中，這些指令使得計算機、其它可編程數(shù)據(jù)處理裝置、或其它設(shè)備以特定方式工作，從而，存儲在計算機可讀介質(zhì)中的指令就產(chǎn)生出包括實現(xiàn)流程圖和/或框圖中的一個或多個方框中規(guī)定的功能/動作的指令的制造品(article of manufacture)0
[0024]也可以把計算機程序指令加載到計算機、其它可編程數(shù)據(jù)處理裝置、或其它設(shè)備上，使得在計算機、其它可編程數(shù)據(jù)處理裝置或其它設(shè)備上執(zhí)行一系列操作步驟，以產(chǎn)生計算機實現(xiàn)的過程，從而使得在計算機或其它可編程裝置上執(zhí)行的指令提供實現(xiàn)流程圖和/或框圖中的一個或多個方框中規(guī)定的功能/動作的過程。
[0025]圖1示出用于根據(jù)本發(fā)明管理處理的說明性環(huán)境10。在這種程度上，環(huán)境10包括可以進(jìn)行這里描述的處理的服務(wù)器或其它計算系統(tǒng)12。特別地，服務(wù)器12包括計算設(shè)備
14。計算設(shè)備14可以駐留在第三方服務(wù)提供商的網(wǎng)絡(luò)基礎(chǔ)架構(gòu)或計算設(shè)備上(圖1中一般地表不了其中的任一種)。
[0026]計算設(shè)備14還包括處理器20、存儲器22A、I/O接口 24和總線26。存儲器22A可以包括程序代碼的實際執(zhí)行期間采用的本地存儲器、大容量存儲器以及提供至少一些程序代碼的臨時存儲以便減少在執(zhí)行期間必須從大容量存儲器檢索代碼的次數(shù)的高速緩沖緩存。此外，計算設(shè)備包括隨機存取存儲器(RAM)、只讀存儲器(ROM)以及操作系統(tǒng)(0/S)。
[0027]計算設(shè)備14與外部I/O設(shè)備/資源28和存儲系統(tǒng)22B通信。例如，I/O設(shè)備28可以包括使個人能與計算設(shè)備14交互的任何設(shè)備(例如，用戶界面)，或使計算設(shè)備14能使用任何類型的通信鏈接與一個或多個其它計算設(shè)備通信的任何設(shè)備的任何設(shè)備。外部的I/O設(shè)備/資源28可以是例如手持設(shè)備、PDA、手持機(handset)、鍵盤等。
[0028]一般地，處理器20執(zhí)行計算機程序代碼(例如，程序控制44)，計算機程序代碼可以存儲在存儲器22A和/或存儲系統(tǒng)22B中。另外，根據(jù)本發(fā)明的方面，程序控制44控制計算工具100，例如至少EDA應(yīng)用的一部分，其進(jìn)行這里描述的處理。計算工具100可以被實現(xiàn)為存儲在存儲器22A中的程序控制44中的一個或多個程序代碼，作為獨立或組合的模塊。此外，計算工具100可以被實現(xiàn)為獨立的專用處理器或單個或多個處理器，以提供這些工具的功能。
[0029]在實施例中，計算工具100可以被配置為分配顏色給至少第一單元中的每個圖案形狀，分配顏色給至少第二單元中的每個圖案形狀，對第一單元中每個圖案形狀特征化(characterize)感興趣的量。計算工具100還可以被配置為確定第一單元中分配的顏色都可以一對一映射到第二單元中分配的顏色。當(dāng)存在一對一映射時，計算設(shè)備還可以被配置為使用對第一單元特征化的感興趣的量對第二單元中的每個圖案形狀特征化感興趣的量。計算工具100繼而被配置為針對第一單元和第二單元對感興趣的量建模。
[0030]在另外的實施例中，計算工具100還可以被配置為確定第一單元中分配的顏色不都可以一對一映射到第二單元中分配的顏色。當(dāng)單元不是都可以一對一映射時，計算設(shè)備還可以被配置為使用對每個可以一對一映射的群組確定的感興趣的量，對第二單元中的每個圖案形狀特征化感興趣的量。計算工具100繼而被配置為針對第一單元和第二單元對感興趣的量建模。
[0031]當(dāng)執(zhí)行計算機程序代碼時，處理器20可以向/從存儲器22A、存儲系統(tǒng)22B和/或I/O接口 24讀取和/或?qū)懭霐?shù)據(jù)。程序代碼執(zhí)行本發(fā)明的處理?？偩€26提供計算設(shè)備14中每個組件之間的通信鏈路。
[0032]計算設(shè)備14可以包括能夠執(zhí)行安裝在其上的計算機程序代碼的任何通用計算制造品(computing article of manufacture)(例如，個人計算機,服務(wù)器等)。然而，可以理解計算設(shè)備14僅僅是可以進(jìn)行這里描述的處理的各種可能的等價-計算設(shè)備的代表。在這種程度上，在實施例中，由計算設(shè)備14提供的功能可以由包括通用和/或?qū)Ｓ糜布?或計算機程序代碼的任何組合的計算制造品實現(xiàn)。在每個實施例中，可以使用標(biāo)準(zhǔn)的編程和工程技術(shù)分別創(chuàng)建程序代碼和硬件。
[0033]類似地，計算基礎(chǔ)架構(gòu)12僅僅是用于實現(xiàn)本發(fā)明的各種類型的計算機基礎(chǔ)架構(gòu)的例示。例如，在實施例中，服務(wù)器12包括兩個或更多個計算設(shè)備(例如，服務(wù)器簇)，它們經(jīng)由諸如網(wǎng)絡(luò)、共享的存儲器等任意類型的通信鏈路進(jìn)行通信，從而進(jìn)行這里描述的處理。此外，當(dāng)進(jìn)行這里描述的處理時，服務(wù)器12上的一個或多個計算設(shè)備可以使用任何類型的通信鏈路與服務(wù)器12外部的一個或多個其它計算設(shè)備通信。通信鏈路可以包括有線和/或無線鏈路的任何組合；一種或多種類型網(wǎng)絡(luò)(例如，因特網(wǎng)、廣域網(wǎng)、局域網(wǎng)、虛擬專用網(wǎng)絡(luò)等)的任何組合；和/或利用傳輸技術(shù)和協(xié)議的任何組合。
[0034]單元中的多圖案化的著色
[0035]如上所討論的，通常使用層級設(shè)計方法設(shè)計大型集成電路設(shè)計，在層級設(shè)計方法中預(yù)設(shè)計和預(yù)特征化單元。隨后這些單元被放置和互連在集成電路或更高層的單元的設(shè)計中，并且這些單元的范圍可以從諸如反相器或NAND門(gate)的簡單門到完整的微處理器或存儲器陣列。圖2a中的單元200是使用多圖案化處理(例如，三圖案化處理)的技術(shù)中的這類單元的示例，并且?guī)缀涡螤?10、220和230 (例如，電子或電路IC元件的幾何表示)是單元200中受制于三圖案化要求的形狀?？梢员挥脕肀硎驹撊龍D案化的三個顏色是X，Y和Ζ，由圖2b中相應(yīng)的形狀陰影表示。為了說明而不是限制的目的，已經(jīng)選擇詞語“顏色”和“著色”等作為表示每個圖案化之間的區(qū)別的方法。然而，本領(lǐng)域的技術(shù)人員應(yīng)該理解可以根據(jù)本發(fā)明的方面選擇任何指示器來精確地保持每個圖案化之間的區(qū)別。
[0036]單元可 以被設(shè)計用于在許多不同的集成電路中重復(fù)使用很多次，或可以被設(shè)計用于在知道其確切的放置和周圍的單元及布線之前的單次使用。因此，期望避免單元的布局或特征化中的任何限制，所述限制會限制單元可以放置的位置或圍繞該單元的單元和布線中的形狀的著色?？梢酝ㄟ^在單元的周界(perimeter)與該單元中的形狀和/或周圍單元和布線的形狀之間提供足夠的間隔來避免這些限制，但是這會導(dǎo)致IC中區(qū)域的浪費。圖3示出單元200 (如圖2a中所示)的實例300和310的這種間隔，實例300和310分別具有加寬的邊界320和330以確保在這些實例之間沒有著色的相互干擾。
[0037]因此，避免對周圍單元的放置或著色的限制而不使用間隔的典型方法是推遲單元的形狀的著色直至知道單元的實例的周圍單元和布線。這意味著單個單元可能具有多個不同的著色。圖4中示出了單元200 (如圖2a中所示)的這些著色400至450。圖5示出單元200 (如圖2a中示出)的具有各自的著色400、430和420 (在圖4中示出)的緊密填塞(pack)的實例 500,510 和 520。
[0038]在實施例中，本發(fā)明的實施方式提供了用于將IC中感興趣的量(例如，延遲)建模為與分配給多圖案化設(shè)計的不同顏色的形狀相關(guān)聯(lián)的參數(shù)的函數(shù)的系統(tǒng)和方法。這種函數(shù)可以包括但不限于這些參數(shù)的線性函數(shù)。例如，用于圖2b的相應(yīng)顏色X，Y和Z的第一組參數(shù)PXw，PYl^P Pzw可以表示各自顏色的形狀的制造寬度的變化(variation)，其中參數(shù)的正值模型化(model)相關(guān)聯(lián)的顏色的比標(biāo)稱值寬的布線，而參數(shù)的負(fù)值模型化相關(guān)聯(lián)的顏色的比標(biāo)稱值窄的布線。用于圖2b的各個顏色X，Y和Z的第二組參數(shù)pXa，pYa和Pza可以表示各自顏色的形狀的水平偏離(mi sal i gnment)，其中參數(shù)的正值模型化相關(guān)聯(lián)的顏色的偏離到其標(biāo)稱位置右側(cè)的布線，而參數(shù)的負(fù)值模型化相關(guān)聯(lián)的顏色的偏離到其標(biāo)稱位置左側(cè)的布線。變化參數(shù)(variational parameter)通常是標(biāo)準(zhǔn)化的無量綱參數(shù),使得零值表示變化量的標(biāo)稱值，值I代表正方向上一個標(biāo)準(zhǔn)偏差的變化，而值-1代表負(fù)方向上一個標(biāo)準(zhǔn)偏差的變化。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解也可以使用變化參數(shù)的其它解釋，包括未標(biāo)準(zhǔn)化的值。
[0039]從而可以利用函數(shù)(I)計算單元200 (如圖2a中所示)的延遲，該延遲隨著使用著色400制造的單元的實例中的形狀210和230之間的電容而增加的:
[0040]D4qq=Dc^D1.pXw+D2.pXa+D3.pYw+D4.pYa (I)
[0041]其中Dtl是當(dāng)所有形狀寬度和對準(zhǔn)是標(biāo)稱時的延遲，D1是當(dāng)顏色X的形狀比標(biāo)稱寬一個標(biāo)準(zhǔn)偏差時延遲的增加，D2是當(dāng)顏色X的形狀在其標(biāo)稱位置右側(cè)一個標(biāo)準(zhǔn)偏差時延遲的增加，D3是當(dāng)顏色Y的形狀比標(biāo)稱寬一個標(biāo)準(zhǔn)偏差時延遲的增加，以及D4是當(dāng)顏色Y的形狀在其標(biāo)稱位置右側(cè)一個標(biāo)準(zhǔn)偏差時延遲的增加。由于在感興趣的電容中不涉及顏色Z的形狀，因此參數(shù)Pzw和Pza沒有出現(xiàn)在延遲函數(shù)中。
[0042]本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解的是，實際的電路延遲是多個電容和很多其它參數(shù)的函數(shù)，其它參數(shù)諸如電阻，輸出負(fù)載以及輸入壓擺(slew)，并且包括一些將在具有相同著色的單元的實例之間變化的參數(shù)。說明性示例中的Di值自身可以是這些其它參數(shù)的函數(shù)。然而，為了說明的目的忽略這些其它依賴性?？梢允褂弥T如有限差分或?qū)?shù)鏈?zhǔn)椒▌t(derivative chain ruling)的已知方法確定Di值或函數(shù)。
[0043]一對 相鄰的形狀之間的電容將隨著其中任一涉及的形狀的寬度而增加，這是由于它們之間的間隔隨之變窄，并且該電容會增大使形狀更靠近到一起的偏離。在僅依賴于形狀210和230 (如圖2a中所示)之間的電容的延遲的說明性示例中，電容將隨著其中任一形狀的寬度的增加而增加，并且將隨著形狀210的正(向右)偏離或形狀230的負(fù)(向左)偏離而增加。如果,正如通常是這種情況,延遲隨電容增加而增加,則D1, 02和03將是正的而D4將是負(fù)的。
[0044]本領(lǐng)域的技術(shù)人員應(yīng)該理解的是，用于單元200 (如圖2a中所示)的不同著色的延遲函數(shù)對于變化參數(shù)可以具有不同的系數(shù)。因此，可以能夠分別計算單元200的所有著色的延遲函數(shù)，但是這可能導(dǎo)致特征化成本(運行時間和模型存儲)的不期望增大。
[0045]然而，在很多多圖案化方法中，使用相同的方法來產(chǎn)生每個顏色的形狀。因此，顏色的變化參數(shù)的統(tǒng)計分布相同。在實施例中，可以特征化單元的感興趣的量(例如，延遲和壓擺)一次，并對該單元的所有實例重復(fù)使用該特征化，對于該單元存在特征化顏色到實例顏色的一對一映射。例如，由于著色400 (如圖4中所示)中的顏色X的所有形狀具有著色440中的顏色Y，著色400中的顏色Y的所有形狀具有著色440中的顏色Z，并且著色400中的顏色Z的所有形狀具有著色440中的顏色X,因此,可以利用延遲函數(shù)(2)使用在著色400的特征化中發(fā)現(xiàn)的相同D。，D1, D2, D3和D4值計算使用著色440的單元200 (如圖2a中所示)的實例的延遲:
[0046]D440=Dc^D1.pYw+D2.pYa+D3.pZw+D4.pZa (2)
[0047]其中每個之前乘以px參數(shù)的系數(shù)被替代地乘以Py參數(shù)，并且每個之前乘以Py參數(shù)的系數(shù)被替代地乘以Pz參數(shù)。
[0048]如果延遲路徑通過圖5的實例500、510和520，則可以使用函數(shù)(3)計算通過每個單元的延遲:
[0049]D500-Do+D1.pXw+D2.pXa+D3.pYw+D4.pYa
[0050]D5ici=Dc^D1.pZw+D2.pZa+D3.pXw+D4.pXa
[0051]D520-Do+D1.pZw+D2.Pza+D3.pYw+D4.pYa (3)
[0052]因此，可以使用函數(shù)(4)計算通過單元500、510和520的延遲:
[0053]D 路徑=Dtl+(DJD3).pXw+2D3.PyPD1.pZw+(D2+D4).pXa+2D4.pYa+2D2.pZa (4)
[0054]由于D2將會是正的且D4將會是負(fù)的，因此路徑延遲對顏色X的偏離的敏感度將相對于包括該路徑的延遲的敏感度的絕對值之和減小。
[0055]在另外的實施例中，能夠用彼此不能一對一映射的著色對某些單元著色。圖6中的實例600示出包含形狀610、620和630的這類單元，其可能的著色使用來自圖2b的相同的顏色X，Y和Z。著色630、635、640、645、650和655的每個可以一對一映射到組657的任意其它著色。例如，著色630可以通過將顏色X映射到X，Y映射到Z且Z映射到Y(jié)而一對一映射到著色645。類似地，著色660、665、670、675、680和685的每個可以一對一映射到組690的任意其它著色。然而，在657和690這兩組的著色之間不存在一對一映射。這是由于形狀610 和630在組657的每個著色中具有不同的顏色，而它們在組690的每個著色中共享相同的顏色。
[0056]可以通過對每個可一對一映射的群組的一個著色特征化感興趣的量來處理具有不能一對一映射的著色的單元?？蛇x地，可以僅對一個著色進(jìn)行特征化，從而將單元的實例的著色限制到可一對一映射到被選擇進(jìn)行特征化的著色的那些著色。在該實例中，可能期望特征化對變化敏感最小化的著色。
[0057]例如，如果對于單元600的感興趣的延遲依賴于形狀620對所有其它形狀的電容，且對準(zhǔn)的變化是電容變化的決定性原因，則可能期望對著色660或可一對一映射到其的另一著色特征化延遲，這是由于會減小形狀610和620之間的距離(且因此增加它們之間的電容)的偏離(misalignment)也會增大形狀620和630之間的距離(并且因此減少它們之間的電容)。然而，如果寬度變化是電容變化的決定性原因，則可能期望特征化著色630或可以一對一映射到著色630的另一著色，這是因為形狀610和630的寬度可以獨立地變化，因此兩者可能變寬或變窄并由此增大或減少形狀620的總電容的可能性低于著色660的實例中的可能性，在著色660的示例中形狀610和630具有相同的顏色，且因此具有相關(guān)的(correlated)寬度變化。
[0058]在實施例中，對具有不能一對一映射的著色的單元可使用的另一個方法是可以不止使用原始顏色組來創(chuàng)建著色，該著色可多對一映射到單元的每個可能的著色。圖7中的單元700可以具有使用圖2b的顏色X，Y和Z外加第四顏色W的特征化著色710，其可以通過映射X到Χ，Υ到Υ，Ζ到X，以及W到Y(jié)而被映射到實際著色720。著色710可以類似地多對一映射到單元700的任何其它可能的著色。對于單元700的著色710，特征化的延遲函數(shù)
(5)可以為:
[0059]D710-Dq+D1.pXw+D2.pXa+D3.pYw+D4.PYa+D5.pZw+D6.pZa+D7.pWw+D8.pWa (5)
[0060]當(dāng)應(yīng)用到實例著色720時，該延遲函數(shù)(5)變?yōu)楹瘮?shù)(6):[0061]D120=D0+ (D^D5) * Pxw+ (D2+D6).pXa+(D3+D7).pYw+(D4+D8).pYa (6)
[0062]一般地，創(chuàng)建可以多對一映射到單元的任意可能著色的著色所需要的顏色數(shù)目可能較大，并且增加特征化顏色的數(shù)目增加特征化的成本(運行時間和存儲)，因此可能施加了對特征化顏色數(shù)目的限制，從而對可能用于單元實例的可能的著色的數(shù)目造成了類似的限制。
[0063]流程圖
[0064]圖8-10示出用于執(zhí)行本發(fā)明的方面的示例性流程。例如可以在圖1的環(huán)境中實現(xiàn)圖8-10的步驟。
[0065]圖中的流程圖和框圖示出了根據(jù)本發(fā)明的各個實施例的系統(tǒng)、方法和計算機程序產(chǎn)品的可能實施方式的架構(gòu)、功能和操作。在這點上，流程圖或框圖中的每個方框可以代表一個模塊、程序段或代碼的一部分，所述模塊、程序段或代碼的一部分包含一個或多個用于實現(xiàn)規(guī)定的邏輯功能的可執(zhí)行指令。還應(yīng)當(dāng)注意，在有些可選的實施方式中，方框中所標(biāo)注的功能也可以以不同于附圖中所標(biāo)注的順序發(fā)生。例如，兩個連續(xù)的方框?qū)嶋H上可以基本并行地執(zhí)行，它們有時也可以按相反的順序執(zhí)行，這依所涉及的功能而定。還要注意的是，框圖和/或流程圖中的每個方框、以及框圖和/或流程圖中的方框的組合，可以用執(zhí)行規(guī)定的功能或動作的專用的基于硬件的系統(tǒng)來實現(xiàn)，或者可以用專用硬件與計算機指令的組合來實現(xiàn)。
[0066]此外，本發(fā)明可以采取可從計算機可用或計算機可讀介質(zhì)訪問的計算機程序產(chǎn)品的形式，所述介質(zhì)提供由計算機或任何指令執(zhí)行系統(tǒng)使用或者與其結(jié)合使用的程序代碼?？梢栽趫D1的環(huán)境中實現(xiàn)軟件和/或計算機程序產(chǎn)品。為了該描述的目的，該計算機可用或計算機可讀介質(zhì)可以是可以包含、存儲發(fā)送、傳播或者傳輸用于由指令執(zhí)行系統(tǒng)、裝置或者器件使用或者與其結(jié)合使用的程序的任何裝置。所述介質(zhì)可以是電、磁、光、電磁、紅外或半導(dǎo)體系統(tǒng)(或裝置或器件)或傳播介質(zhì)。計算機可讀存儲介質(zhì)的示例包括半導(dǎo)體或固態(tài)存儲器、磁帶、可移除計算機盤、隨機存取存儲器(RAM)、只讀存儲器(ROM)、硬磁盤以及光盤。光盤的當(dāng)前示例包括緊湊磁盤-只讀存儲器(⑶-ROM)、讀/寫緊湊盤(⑶-R/W)以及DVD。
[0067]在實施例中，如圖8所示，提供用于集成電路設(shè)計的層級設(shè)計的處理800。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解盡管為了說明的目的關(guān)于僅兩個單元描述了以下處理，但是這里描述的處理適用于任何數(shù)目的單元。在步驟805，將顏色分配給第一單元中的每個圖案形狀。例如，能夠?qū)⒁粋€圖案與另一個圖案區(qū)分開的不同的指示器(indicator)被分配給第一單元中的每個圖案形狀(如關(guān)于圖2a和2b討論的)。在步驟810，將顏色分配給第二單元中的每個圖案形狀(如關(guān)于圖4討論的)。例如，將顏色分配給第一單元的第二實例或完全不同的單元中的每個圖案形狀。
[0068]在步驟815，對于第一單元中的每個圖案形狀特征化感興趣的量。根據(jù)本發(fā)明的方面，感興趣的量(例如，延遲或壓擺)被特征化為與被分配到不同顏色的每個圖案形狀相關(guān)聯(lián)的參數(shù)的函數(shù)。該特征化可以包括對分配給第一單元中的每個圖案形狀的每個顏色分配至少一組參數(shù)。例如，(如以上關(guān)于圖4和函數(shù)(I)所討論的)可將第一組參數(shù)pXw，pYw和Pzw分別分配給顏色X，Y和Z ，所述參數(shù)表示各自顏色的圖案形狀的制造寬度的變化。
[0069]在步驟820，確定第一單元中分配的顏色是否都可以一對一映射到第二單元中分配的顏色。例如，確定對第一單元分配的著色中的顏色X的所有圖案形狀在對第二單元分配的著色中是否都具有顏色Y，第一單元的著色中的顏色Y的所有圖案形狀在第二單元的著色中是否都具有顏色Z，以及第一單元的著色中的顏色Z的所有圖案形狀在第二單元的著色中是否都具有顏色X (如以上關(guān)于圖4所討論的)。
[0070]在步驟825，當(dāng)?shù)谝粏卧蟹峙涞念伾伎梢砸粚σ挥成涞降诙卧蟹峙涞念伾珪r，使用對于第一單元特征化的感興趣的量，對第二單元中的每個圖案形狀特征化感興趣的量。該特征化可以包括使用至少一個第二組參數(shù)，其可以映射到第二單元中分配的顏色。例如，由于第一單元中分配的顏色都可以一對一映射到第二單元中分配的顏色，因此可以使用在第一單元的特征化中找到的相同參數(shù)值對第二單元特征化感興趣的量(例如，延遲或壓擺)。
[0071]在步驟830，當(dāng)?shù)谝粏卧蟹峙涞念伾皇嵌伎梢砸粚σ挥成涞降诙卧蟹峙涞念伾珪r，該處理在處理900的步驟925處或處理1000的1025處繼續(xù)，如后面將更詳細(xì)討論的。
[0072]在步驟835，針對第一單元和第二單元對感興趣的量建模。在實施例中，EDA應(yīng)用(例如，如以上關(guān)于圖1所討論的計算工具100))可以被配置為使用對單元中的每個圖案形狀提供的特征化，針對IC設(shè)計的每個單元對感興趣的量(例如延遲或壓擺)建模。例如,EDA應(yīng)用可以利用函數(shù)(I)使用分配的第一組參數(shù)對于第一單元計算感興趣的量，以考慮第一單元內(nèi)由多圖案化造成的變化。EDA應(yīng)用可以利用函數(shù)(2)使用分配的第二組參數(shù)對于第二單元計算感興趣的量，以考慮第二單元中由多圖案化造成的變化。另外，EDA應(yīng)用可以利用函數(shù)(3)和(4)使用分配的第一組參數(shù)和第二組參數(shù)對延伸通過第一單元和第二單元的路徑計算感興趣的量，以考慮第一單元和第二單元中由多圖案化造成的變化。
[0073]有利地，該處理允許產(chǎn)生IC中感興趣的量的簡單模型。還有利地，該使用分配的顏色和相關(guān)聯(lián)的特征化的處理避免了 IC的層級設(shè)計中對單元放置的限制。
[0074]在實施例中，如圖9所示，提供用于集成電路設(shè)計的層級設(shè)計的處理900。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解盡管出于說明的目的關(guān)于僅兩個單元描述了以下的處理，但是這里描述的處理適用于任何數(shù)目的單元。在步驟905，將顏色分配給第一單元中的每個圖案形狀(如關(guān)于圖8所討論的)。在步驟910，將顏色分配給第二單元中的每個圖案形狀(如關(guān)于圖8所討論的)。在步驟815，對于第一單元中的每個圖案形狀特征化感興趣的量(如關(guān)于圖8所討論的)。
[0075]在步驟920，確定第一單元中分配的顏色是否不都是可以一對一映射到第二單元中分配的顏色。例如，確定對第一單元分配的著色中的顏色X的所有圖案形狀在對第二單元分配的著色中是否不都具有顏色Y，第一單元的著色中的顏色Y的所有圖案形狀在第二單元的著色中是否不都具有顏色Z，或者第一單元的著色中的顏色Z的所有圖案形狀在第二單元的著色中是否不都具有顏色X (如以上關(guān)于圖6所討論的)。
[0076]在步驟925，當(dāng)?shù)谝粏卧蟹峙涞念伾欢伎梢砸粚σ挥成涞降诙卧蟹峙涞念伾珪r，使用對每個可以一對一映射的單元群組確定的感興趣的量，對第二單元中的每個圖案形狀特征化感興趣的量。例如，可以使用硬件反饋來確定相關(guān)(correlation),或者可以在模型中使用新參數(shù)組的新延遲函數(shù)或約束延遲函數(shù)(bounding delay function)。換言之，一個顏色可以被建模為顏色的組合。在可選的實施例中，放置/優(yōu)化工具，例如關(guān)于圖1描述的計算工具100，可以被配置為用可映射的新單元替換不可映射的單元。然而，這可能需要新的路由等，以允許新的單元放置。
[0077]在步驟930，當(dāng)?shù)谝粏卧蟹峙涞念伾嵌伎梢砸粚σ挥成涞降诙卧蟹峙涞念伾珪r，該處理可以在處理800的步驟825處繼續(xù)，如以上更詳細(xì)討論的。
[0078]在步驟935，針對第一單元和第二單元對感興趣的量建模。在實施例中，EDA應(yīng)用(例如，如以上關(guān)于圖1所討論的計算工具100))可以被配置為使用對單元中的每個圖案形狀提供的特征化，針對IC設(shè)計的每個單元對感興趣的量(例如延遲或壓擺)建模。有利地，該處理允許產(chǎn)生IC中的感興趣的量的簡單模型。還有利地，該使用分配的顏色和相關(guān)聯(lián)的特征化的處理避免了 IC的層級設(shè)計中對單元放置的限制。
[0079]在實施例中，如圖10所示，提供用于集成電路設(shè)計的層級設(shè)計的處理1000。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解盡管出于說明的目的關(guān)于僅兩個單元描述了以下的處理，但是這里描述的處理適用于任何數(shù)目的單元。在步驟1005，將顏色分配給第一單元中的每個圖案形狀(如關(guān)于圖8所討論的)。在步驟1010，將顏色分配給第二單元中的每個圖案形狀(如關(guān)于圖8所討論的)。在步驟1015，對于第一單元中的每個圖案形狀特征化感興趣的量(如關(guān)于圖8所討論的)。在步驟1020，確定第一單元中分配的顏色是否不都是可以一對一映射到第二單元中分配的顏色(如關(guān)于圖9所討論的)。
[0080]在步驟1025，當(dāng)?shù)谝粏卧蟹峙涞念伾皇嵌伎梢砸粚σ挥成涞降诙卧蟹峙涞念伾珪r，通過分配至少一個附加的顏色給第一單元或第二單元來創(chuàng)建第一單元或第二單元的著色。該至少一個附加的顏色不同于原始分配給第一單元和第二單元的顏色。在實施例中，創(chuàng)建第一單元和第二單元的著色使得分配給第一單元的每個顏色可以一對一或可以多對一映射到分配給第二單元的顏色。例如,第一單元可以具有使用顏色X、Y和Z外加第四顏色W的特征化著色，該著色可以通過映射X到X，Y到Y(jié)，Z到X以及W到Y(jié)而映射到第二單元的著色(如關(guān)于圖7所討論的)。
[0081]在步驟1030，當(dāng)?shù)谝粏卧蟹峙涞念伾嵌伎梢砸粚σ挥成涞降诙卧蟹峙涞念伾珪r，該處理可以在處理800的步驟825處繼續(xù)，如以上更詳細(xì)討論的。
[0082]在步驟1035，使用對每個可以一對一映射的單元群組確定的感興趣的量，對第二單元中的每個圖案形狀特征化感興趣的量。例如，可以使用硬件反饋來確定相關(guān)，或者可以在模型中使用新參數(shù)組的新延遲函數(shù)或約束延遲函數(shù)。換言之，一個顏色可以被建模為顏色的組合。在可選的實施例中，放置/優(yōu)化工具，例如關(guān)于圖1描述的計算工具100，可以被配置為用可映射的新單元替換不可映射的單元。然而，這可能需要新的路由(routing)等，以允許新的單元放置。
[0083]在步驟1040，針對第一單元和第二單元對感興趣的量建模。例如，EDA應(yīng)用(例如，如以上關(guān)于圖1所討論的計算工具100))可以被配置為使用對單元中的每個圖案形狀提供的特征化，針對IC設(shè)計的每個單元對感興趣的量(例如延遲或壓擺)建模。有利地，該處理允許產(chǎn)生IC中的感興趣的量的簡單模型。還有利地，該使用分配的顏色和相關(guān)聯(lián)的特征化的處理避免了 IC的層級設(shè)計中對單元放置的限制。
[0084]圖11是在本發(fā)明的系統(tǒng)和方法所用的半導(dǎo)體設(shè)計、制造和/或測試中使用的設(shè)計過程的流程圖。圖11示出了例如在半導(dǎo)體IC邏輯設(shè)計、仿真、測試、布圖和制造中使用的示例性設(shè)計流程1100的方塊圖。設(shè)計流程1100包括用于處理設(shè)計結(jié)構(gòu)或器件以產(chǎn)生上述設(shè)計結(jié)構(gòu)和/或器件的邏輯上或其他功能上等效表示的過程、機器和/或機制。由設(shè)計流程1100處理和/或產(chǎn)生的設(shè)計結(jié)構(gòu)可以在機器可讀傳輸或存儲介質(zhì)上被編碼以包括數(shù)據(jù)和/或指令，所述數(shù)據(jù)和/或指令在數(shù)據(jù)處理系統(tǒng)上執(zhí)行或以其他方式處理時，產(chǎn)生硬件組件、電路、器件或系統(tǒng)的邏輯上、結(jié)構(gòu)上、機械上或其他功能上的等效表示。機器包括但不限于用于IC設(shè)計過程(例如設(shè)計、制造或仿真電路、組件、器件或系統(tǒng))的任何機器。例如，機器可以包括:用于產(chǎn)生掩模的光刻機、機器和/或設(shè)備(例如電子束直寫儀)、用于仿真設(shè)計結(jié)構(gòu)的計算機或設(shè)備、用于制造或測試過程的任何裝置，或用于將所述設(shè)計結(jié)構(gòu)的功能上的等效表示編程到任何介質(zhì)中的任何機器(例如，用于對可編程門陣列進(jìn)行編程的機器)。
[0085]設(shè)計流程1100可隨被設(shè)計的表示類型而不同。例如，用于構(gòu)建專用IC (ASIC)的設(shè)計流程1100可能不同于用于設(shè)計標(biāo)準(zhǔn)組件的設(shè)計流程1100，或不同于用于將設(shè)計實例化到可編程陣列(例如，由Altera? Inc.或Xilinx? Inc.提供的可編程門陣列(PGA)或現(xiàn)場可編程門陣列(FPGA))中的設(shè)計流程1100。
[0086]圖11示出了多個此類設(shè)計結(jié)構(gòu)，其中包括優(yōu)選地由設(shè)計過程1110處理的輸入設(shè)計結(jié)構(gòu)1120。設(shè)計結(jié)構(gòu)1120可以是由設(shè)計過程1110生成和處理以產(chǎn)生硬件器件的邏輯上等效的功能表示的邏輯仿真設(shè)計結(jié)構(gòu)。設(shè)計結(jié)構(gòu)1120還可以或備選地包括數(shù)據(jù)和/或程序指令，所述數(shù)據(jù)和/或程序指令由設(shè)計過程1110處理時，生成硬件器件的物理結(jié)構(gòu)的功能表示。無論表示功能和/或結(jié)構(gòu)設(shè)計特性，均可以使用例如由核心開發(fā)人員/設(shè)計人員實施的電子計算機輔助設(shè)計(ECAD)生成設(shè)計結(jié)構(gòu)1120。當(dāng)編碼在機器可讀數(shù)據(jù)傳輸、門陣列或存儲介質(zhì)上時，設(shè)計結(jié)構(gòu)1120可以由設(shè)計過程1110內(nèi)的一個或多個硬件和/或軟件模塊訪問和處理以仿真或以其他方式在功能上表示可以以本發(fā)明的方法和系統(tǒng)實現(xiàn)的那些電子組件、電路、電子或邏輯模塊、裝置、器件或系統(tǒng)。因此，設(shè)計結(jié)構(gòu)1120可以包括文件或其他數(shù)據(jù)結(jié)構(gòu)，其中包括人類和/或機器可讀源代碼、編譯結(jié)構(gòu)和計算機可執(zhí)行代碼結(jié)構(gòu)，當(dāng)所述文件或其他數(shù)據(jù)結(jié)構(gòu)由設(shè)計或仿真數(shù)據(jù)處理系統(tǒng)處理時，在功能上仿真或以其他方式表示電路或其 他級別的硬件邏輯設(shè)計。此類數(shù)據(jù)結(jié)構(gòu)可以包括硬件描述語言(HDL)設(shè)計實體或遵循和/或兼容低級HDL設(shè)計語言(例如Verilog和VHDL^P /或高級設(shè)計語言(例如C或C++)的其他數(shù)據(jù)結(jié)構(gòu)。
[0087]設(shè)計過程1110優(yōu)選地采用和結(jié)合硬件和/或軟件模塊，所述模塊用于合成、轉(zhuǎn)換或以其他方式處理組件、電路、器件或邏輯結(jié)構(gòu)的設(shè)計/仿真功能等價物以生成可以包含設(shè)計結(jié)構(gòu)(例如設(shè)計結(jié)構(gòu)1120)的網(wǎng)表1180。網(wǎng)表1180例如可以包括編譯或以其他方式處理的數(shù)據(jù)結(jié)構(gòu)，所述數(shù)據(jù)結(jié)構(gòu)表示描述與集成電路設(shè)計中的其他元件和電路的連接的線纜、分離組件、邏輯門、控制電路、I/O設(shè)備、模型等的列表。網(wǎng)表1180可以使用迭代過程合成，其中網(wǎng)表1180被重新合成一次或多次，具體取決于器件的設(shè)計規(guī)范和參數(shù)。對于在此所述的其他設(shè)計結(jié)構(gòu)類型，網(wǎng)表1180可以記錄在機器可讀數(shù)據(jù)存儲介質(zhì)上或編程到可編程門陣列中。所述介質(zhì)可以是非易失性存儲介質(zhì)，例如磁或光盤驅(qū)動器、可編程門陣列、壓縮閃存或其他閃存。此外或備選地，所述介質(zhì)可以是可在其上經(jīng)由因特網(wǎng)或其他適合聯(lián)網(wǎng)手段傳輸和中間存儲數(shù)據(jù)分組的系統(tǒng)或高速緩沖存儲器、緩沖器空間或?qū)щ娀蚬鈱?dǎo)器件和材料。
[0088]設(shè)計過程1110可以包括用于處理包括網(wǎng)表1180在內(nèi)的各種輸入數(shù)據(jù)結(jié)構(gòu)類型的硬件和軟件模塊。此類數(shù)據(jù)結(jié)構(gòu)類型例如可以駐留在庫元件1130內(nèi)并包括一組常用元件、電路和器件，其中包括給定制造技術(shù)(例如，不同的技術(shù)節(jié)點，32納米、45納米、90納米等)的模型、布圖和符號表示。所述數(shù)據(jù)結(jié)構(gòu)類型還可包括設(shè)計規(guī)范1140、特征數(shù)據(jù)1150、檢驗數(shù)據(jù)1160、設(shè)計規(guī)則1170和測試數(shù)據(jù)文件1185，它們可以包括輸入測試模式、輸出測試結(jié)果和其他測試信息。設(shè)計過程1110還可例如包括標(biāo)準(zhǔn)機械設(shè)計過程，例如用于諸如鑄造、成型和模壓成形等操作的應(yīng)力分析、熱分析、機械事件仿真、過程仿真。機械設(shè)計領(lǐng)域的技術(shù)人員可以在不偏離本發(fā)明的范圍和精神的情況下理解在設(shè)計過程1110中使用的可能機械設(shè)計工具和應(yīng)用的范圍。設(shè)計過程1110還可包括用于執(zhí)行諸如定時分析、檢驗、設(shè)計規(guī)則檢查、放置和路由操作之類的標(biāo)準(zhǔn)電路設(shè)計過程的模塊。
[0089]設(shè)計過程1110采用和結(jié)合邏輯和物理設(shè)計工具(例如HDL編譯器)以及仿真建模工具以便與任何其他機械設(shè)計或數(shù)據(jù)(如果適用)一起處理設(shè)計結(jié)構(gòu)1120連同示出的部分或全部支持?jǐn)?shù)據(jù)結(jié)構(gòu)，從而生成第二設(shè)計結(jié)構(gòu)1190。設(shè)計結(jié)構(gòu)1190以用于機械設(shè)備和結(jié)構(gòu)的數(shù)據(jù)交換的數(shù)據(jù)格式(例如以IGES、DXF、Parasolid XT、JT、DRC或任何其他用于存儲或呈現(xiàn)此類機械設(shè)計結(jié)構(gòu)的適合格式)駐留在存儲介質(zhì)或可編程門陣列上。類似于設(shè)計結(jié)構(gòu)1120，設(shè)計結(jié)構(gòu)1190優(yōu)選地包括一個或多個文件、數(shù)據(jù)結(jié)構(gòu)或其他計算機編碼的數(shù)據(jù)或指令，它們駐留在傳輸或數(shù)據(jù)存儲介質(zhì)上，并且由ECAD系統(tǒng)處理時生成本發(fā)明的一個或多個實施例的邏輯上或以其他方式在功能上等效的形式。在一個實施例中，設(shè)計結(jié)構(gòu)1190可以包括在功能上仿真這些器件的編譯后的可執(zhí)行HDL仿真模型。
[0090]設(shè)計結(jié)構(gòu)1190還可以采用用于集成電路的布圖數(shù)據(jù)交換的數(shù)據(jù)格式和/或符號數(shù)據(jù)格式(例如以⑶SII (⑶S2)、GLU OASIS、圖文件或任何其他用于存儲此類設(shè)計數(shù)據(jù)結(jié)構(gòu)的適合格式存儲的信息)。設(shè)計結(jié)構(gòu)1190可以包括信息，例如符號數(shù)據(jù)、圖文件、測試數(shù)據(jù)文件、設(shè)計內(nèi)容文件、制造數(shù)據(jù)、布圖參數(shù)、線纜、金屬級別、通孔、形狀、用于在整個生產(chǎn)線中路由的數(shù)據(jù)，以及制造商或其他設(shè)計人員/開發(fā)人員制造器件或結(jié)構(gòu)所需的任何其他數(shù)據(jù)。設(shè)計結(jié)構(gòu)1190然后可以繼續(xù)到階段1195，例如，在階段1195，設(shè)計結(jié)構(gòu)1190:繼續(xù)到流片(tape-out),被發(fā)布到制造公司、被發(fā)布到掩模室(mask house)、被發(fā)送到其他設(shè)計室，被發(fā)回給客戶等。
[0091]上述方法用于集成電路芯片制造。制造者可以以原始晶片形式(即，作為具有多個未封裝芯片的單晶片)、作為裸小片或以封裝的形式分發(fā)所得到的集成電路芯片。在后者的情況中，以單芯片封裝(例如，引線固定到母板的塑料載體或其他更高級別的載體)或多芯片封裝(例如，具有一個或兩個表面互連或掩埋互連的陶瓷載體)來安裝芯片。在任何情況下，所述芯片然后都作為(a)中間產(chǎn)品(如母板)或(b)最終產(chǎn)品的一部分與其他芯片、分離電路元件和/或其他信號處理裝置集成。最終產(chǎn)品可以是任何包括集成電路芯片的產(chǎn)品，范圍從玩具和其他低端應(yīng)用到具有顯示器、鍵盤或其他輸入設(shè)備及中央處理器的高級計算機產(chǎn)品。
[0092]出于示例目的給出了對本發(fā)明的各種實施例的描述，但所述描述并非旨在是窮舉的或限于所公開的各實施例。在不偏離所描述的實施例的范圍和精神的情況下，對于本領(lǐng)域的技術(shù)人員而言，許多修改和變化都將是顯而易見的。在此使用的術(shù)語的選擇是為了最佳地解釋各實施例的原理、實際應(yīng)用或?qū)κ袌鲋写嬖诘募夹g(shù)的技術(shù)改進(jìn)，或者使本領(lǐng)域的其他技術(shù)人員能夠理解在此公開的各實施例。
【權(quán)利要求】
1.一種在具有計算機可執(zhí)行代碼的計算機基礎(chǔ)架構(gòu)中實現(xiàn)的方法，所述計算機可執(zhí)行代碼有形地包含在計算機可讀存儲介質(zhì)上并具有程序指令，所述程序指令可操作來: 將顏色分配給第一單元中的每個圖案形狀； 將顏色分配給第二單元中的每個圖案形狀； 對所述第一單元中的每個圖案形狀特征化感興趣的量； 確定所述第一單元中分配的顏色都能夠一對一映射到所述第二單元中分配的顏色；使用對所述第一單元特征化的感興趣的量，對所述第二單元中的每個圖案形狀特征化感興趣的量；以及 針對所述第一單元和所述第二單元對所述感興趣的量建模。
2.根據(jù)權(quán)利要求1所述的方法，其中所述第一單元和所述第二單元分別表示集成電路設(shè)計的至少第一元件和第二元件。
3.根據(jù)權(quán)利要求2所述的方法，其中所述第一單元和所述第二單元被設(shè)計用于在不同的集成電路設(shè)計中重復(fù)使用。
4.根據(jù)權(quán)利要求1所述的方法，其中對于所述第一單元中的每個圖案形狀特征化感興趣的量包括對分配給所述第一單元中的每個圖案形狀的每個顏色分配至少一個第一組參數(shù)。
5.根據(jù)權(quán)利要求4所述的方法，其中所述至少一個第一組參數(shù)表示所述第一單元中的每個圖案形狀的制造中的變化。
6.根據(jù)權(quán)利要求5所述的方法，對所述第二單元中的每個圖案形狀特征化感興趣的量包括使用能夠映射到所述第二 單元中分配的顏色的至少一個第二組參數(shù)。
7.根據(jù)權(quán)利要求6所述的方法，其中所述至少一個第二組參數(shù)表示所述第二單元中的每個圖案形狀的制造中的變化。
8.根據(jù)權(quán)利要求7所述的方法，其中對所述感興趣的量建模包括對所述第一單元和所述第二單元將所述感興趣的量分別建模為所述至少一個第一組參數(shù)和所述至少一個第二組參數(shù)的函數(shù)。
9.根據(jù)權(quán)利要求8所述的方法，其中對所述感興趣的量建模還包括使用所述第一組參數(shù)和所述第二組參數(shù)針對延伸通過所述第一單元和所述第二單元的路徑對所述感興趣的量建模。
10.一種用于集成電路設(shè)計的層級設(shè)計的方法，所述方法包括: 將顏色分配給第一單元中的每個圖案形狀； 將顏色分配給第二單元中的每個圖案形狀； 對所述第一單元中的每個圖案形狀特征化感興趣的量； 確定所述第一單元中分配的顏色不都能夠一對一映射到所述第二單元中分配的顏色； 使用對每個能夠一對一映射的群組確定的感興趣的量，對所述第二單元中的每個圖案形狀特征化感興趣的量；以及 使用處理器針對所述第一單元和所述第二單元對所述感興趣的量建模。
11.根據(jù)權(quán)利要求10所述的方法，其中所述第一單元和所述第二單元分別表示集成電路設(shè)計的至少第一元件和第二元件。
12.根據(jù)權(quán)利要求11所述的方法，其中所述第一單元和所述第二單元被設(shè)計用于在不同的集成電路設(shè)計中重復(fù)使用。
13.根據(jù)權(quán)利要求10所述的方法，其中對于所述第一單元中的每個圖案形狀特征化感興趣的量包括對分配給所述第一單元中的每個圖案形狀的每個顏色分配至少一個第一組參數(shù)。
14.根據(jù)權(quán)利要求13所述的方法，其中所述至少一個第一組參數(shù)表示所述第一單元中的每個圖案形狀的制造中的變化。
15.根據(jù)權(quán)利要求14所述的方法，對所述第二單元中的每個圖案形狀特征化感興趣的量包括使用能夠映射到所述第二單元中分配的顏色的至少一個第二組參數(shù)。
16.根據(jù)權(quán)利要求15所述的方法，其中所述至少一個第二組參數(shù)表示所述第二單元中的每個圖案形狀的制造中的變化。
17.根據(jù)權(quán)利要求16所述的方法，其中對所述感興趣的量建模包括對所述第一單元和所述第二單元將所述感興趣的量分別建模為所述至少一個第一組參數(shù)和所述至少一個第二組參數(shù)的函數(shù)。
18.根據(jù)權(quán)利要求17所述的方法，其中對所述感興趣的量建模還包括使用所述第一組參數(shù)和所述第二組參數(shù)針對延伸通過所述第一單元和所述第二單元的路徑對所述感興趣的量建模。
19.一種用于集成電路設(shè)計的層級設(shè)計的方法，該方法包括: 將顏色分配給第一單元中的每個圖案形狀； 將顏色分配給第二單元中的每個圖案形狀； 對所述第一單元中的每個圖案形狀特征化感興趣的量； 確定所述第一單元中分配的顏色不是都能夠一對一映射到所述第二單元中分配的顏色； 通過將至少一個附加顏色分配給所述第一單元或所述第二單元來創(chuàng)建所述第一單元和所述第二單元的著色，所述至少一個附加顏色不同于原始分配給所述第一單元和所述第二單元的顏色，并且創(chuàng)建所述著色使得分配給所述第一單元的每個顏色能夠一對一映射或多對一映射到分配給所述第二單元的顏色； 使用對每個能夠一對一映射的群組確定的感興趣的量，對所述第二單元中的每個圖案形狀特征化所述感興趣的量；以及 使用處理器針對所述第一單元和所述第二單元對所述感興趣的量建模。
20.根據(jù)權(quán)利要求19所述的方法，其中所述第一單元和所述第二單元分別表示集成電路設(shè)計的至少第一元件和第二元件，并且所述第一單元和所述第二單元被設(shè)計用于在不同的集成電路設(shè)計中重復(fù)使用。
【文檔編號】G06F17/50GK103793547SQ201310529475
【公開日】2014年5月14日 申請日期:2013年10月31日 優(yōu)先權(quán)日:2012年10月31日
【發(fā)明者】N.巴克, B.德雷貝爾比斯, J.P.杜布奎, E.A.福爾曼, P.A.哈比茨, D.J.哈撒韋, J.G.赫梅特, N.文凱特斯沃蘭, C.維斯韋斯瓦里亞, V.佐洛托夫 申請人:國際商業(yè)機器公司