具有片上集成網(wǎng)絡(luò)的可編程邏輯器件的制作方法
【專利摘要】一種用于提供集成電路上片上網(wǎng)絡(luò)（NoC）結(jié)構(gòu)以用于高速數(shù)據(jù)傳遞的系統(tǒng)和方法。在一些方面，NoC結(jié)構(gòu)包括多個具有硬IP接口的NoC站點(diǎn)，硬IP接口具有去往集成電路的本地組件的雙向連接。在一些方面，NoC站點(diǎn)具有軟IP接口，其支持NoC站點(diǎn)的硬IP接口。
【專利說明】具有片上集成網(wǎng)絡(luò)的可編程邏輯器件
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2012年11月2日提交的美國臨時申請N0.61/721，844的權(quán)益和優(yōu)先權(quán)，該申請的公開內(nèi)容在此通過引用整體并入本文。
【背景技術(shù)】
[0003]諸如可編程邏輯器件(PLD)之類的現(xiàn)有集成電路通常利用“點(diǎn)到點(diǎn)”路由，這意味著在源信號生成器和一個或多個目的地之間的路徑在編譯時通常是固定的。例如，PLD中A到B連接的典型實(shí)現(xiàn)方式涉及通過預(yù)定義水平接線的互連堆疊的連接邏輯區(qū)域。這些水平接線具有固定長度，并被布置成束，并且通常保留用于PLD配置比特流的整個操作的A到B連接。即使用戶例如通過局部重編譯能夠后續(xù)改變點(diǎn)到點(diǎn)路由的一些特性，這類改變也一般應(yīng)用塊層替換，而不應(yīng)用至逐個周期的路由實(shí)現(xiàn)方式。
[0004]這類現(xiàn)有路由方法可以使得器件低效，例如當(dāng)不在每個周期中使用路由時。低效的第一種形式是由于低效接線的使用而出現(xiàn)。在第一示例中，當(dāng)極少使用A到B連接時(例如，如果A處的由源邏輯區(qū)域生成的信號值極少改變或在B處的目的地邏輯區(qū)域極少被編程為受結(jié)果影響)，則用于實(shí)現(xiàn)A到B連接的導(dǎo)體可以不必要地占用金屬、功率和/或邏輯資源。在第二示例中，當(dāng)具有N個輸入的多路復(fù)用總線以點(diǎn)到點(diǎn)方式實(shí)現(xiàn)時，金屬資源可能因多路復(fù)用總線而在從N個可能的輸入接線的每個接線的路由數(shù)據(jù)上浪費(fèi)，根據(jù)定義，N個輸入接線的一個接線并且忽略其它N-1個輸入接線。當(dāng)與并不影響稍后計算的數(shù)據(jù)改變有關(guān)地消費(fèi)時，可能在這些示例中浪費(fèi)功率資源。這種低效接線使用的更為普遍形式是在多于一個生成器生成串行通過單個消費(fèi)器(consumer)的數(shù)據(jù)或一個生成器生成以循環(huán)方式由兩個或更多個消費(fèi)器使用的數(shù)據(jù)時出現(xiàn)。
[0005]在使用接線但是低于其全潛能(例如在延遲方面)時，出現(xiàn)所謂的基于懈怠的低效的第二種形式的低效。例如，如果要求在生成器和消費(fèi)器之間以每300ps傳輸數(shù)據(jù)，并且它們之間的導(dǎo)體能夠以更快的IOOps的時標(biāo)傳輸數(shù)據(jù)，則導(dǎo)體中的200ps的懈怠時間是空閑的，這是一種形式的低效或帶寬浪費(fèi)。這兩種形式的接線的未完全利用(例如低效接線使用和基于懈怠的抵消)可以單獨(dú)或一起出現(xiàn)，從而導(dǎo)致資源的低效使用，并且浪費(fèi)寶貴的接線、功率和可編程多路復(fù)用資源。
[0006]在許多情形中，在PLD上實(shí)施的邏輯的高層描述可以已經(jīng)暗示了資源共享，諸如共享去往外部存儲器或高速收發(fā)器的接入。為此，綜合通常表示在PLD上總線的較高層的結(jié)構(gòu)。在一個示例中，軟件工具可以生成作為寄存器傳輸級(RTL)/Verilog邏輯的工業(yè)定義總線，然后將其綜合進(jìn)FPGA器件。然而，在此情形下，共享的總線結(jié)構(gòu)仍然以上述方式實(shí)施，這意味著實(shí)際上轉(zhuǎn)換成點(diǎn)到點(diǎn)靜態(tài)路由。即使在涉及FPGA接線的時分復(fù)用的方案中，諸如在Trimberger等人于1997年在關(guān)于FPGA的國際論文集第22至28頁提出的“A TimeMultiplexed FPGA”中描述的方案中，路由仍然受限于單獨(dú)的接線基礎(chǔ)并且并不提供分組能力。
【發(fā)明內(nèi)容】

[0007]本公開涉及集成電路器件，并且更具體而言，涉及具有可編程織構(gòu)和集成有用于高速數(shù)據(jù)傳遞的可編程織構(gòu)的通信網(wǎng)絡(luò)的器件。
[0008]在一些方面，可編程集成電路包括多個片上網(wǎng)絡(luò)(NoC)站點(diǎn)(station)，多個NoC站點(diǎn)中的每個NoX站點(diǎn)配置成接收時鐘輸入并且具有硬IP (hard-1P)接口。硬IP接口包括去往可編程集成電路的本地邏輯區(qū)域的雙向連接，并且去往可編程集成電路的多個相應(yīng)相鄰NoC站點(diǎn)的多個雙向連接。
[0009]在一些方面，提供一種方法用于配置集成電路的NoC站點(diǎn)的用戶可編程軟IP(soft-1P)接口的方法，軟IP接口支持NoC站點(diǎn)的硬IP接口。經(jīng)由軟件庫函數(shù)實(shí)例化軟IP接口。經(jīng)由軟件針對軟IP接口指定NoC站點(diǎn)的至少一個服務(wù)質(zhì)量(QoS)參數(shù)。基于至少一個QoS參數(shù)配置軟IP接口以為NoC站點(diǎn)提供未由硬IP接口提供的功能性。
[0010]在一些方面，集成電路包括多個NoC站點(diǎn)，多個NoC站點(diǎn)中的每個NoC站點(diǎn)包括時鐘電路裝置，配置成接收時鐘輸入；以及用于配置支持硬IP接口的邏輯的用戶可編程軟IP接口。用戶可編程軟IP接口包括配置成管理穿越NoC站點(diǎn)的至少一個連接的數(shù)據(jù)的至少一個QoS相關(guān)度量的QoS電路裝置。
[0011]在一些方面，可編程邏輯器件(PLD)包括多個NOC站點(diǎn)，每個NOC站點(diǎn)配置成接收時鐘輸入并且包括硬IP接口和用于配置支持硬IP接口的邏輯的用戶可編程軟IP接口。硬IP接口包括去往PLD的本地邏輯區(qū)域的雙向連接以及去往PLD的相應(yīng)多個相鄰NOC站點(diǎn)的多個雙向連接。用戶可編程軟IP接口包括配置成管理穿越NOC站點(diǎn)的至少一個連接的數(shù)據(jù)的至少一個QoS相關(guān)度量的QoS電路裝置。
[0012]在一些方面，NoC接口包括總線定向的硬IP接口電路裝置，配置成在標(biāo)準(zhǔn)化的連接上提供數(shù)據(jù)傳送；總線定向的軟IP接口電路裝置配置成從標(biāo)準(zhǔn)化連接上的硬IP接口電路裝置接收數(shù)據(jù)并且提供未由硬IP接口提供的附加的數(shù)據(jù)管理功能性，其中軟IP接口是用戶可定制的；并且總線電路裝置配置成在軟IP接口電路裝置和總線定向的外部邏輯塊之間傳送數(shù)據(jù)。
【專利附圖】

【附圖說明】
[0013]在考慮下文具體描述以及所附附圖之后，所公開的技術(shù)的進(jìn)一步特征及其本質(zhì)和各種優(yōu)勢將變得顯然，其中在全文中相似的參考字符指代相似部件，并且其中:
[0014]圖1描繪了根據(jù)一個實(shí)現(xiàn)方式的FPGA的示意性平面布置圖；
[0015]圖2描繪了根據(jù)一個實(shí)現(xiàn)方式的用于FPGA的基于網(wǎng)格的示意性NoC路由結(jié)構(gòu)。
[0016]圖3描繪了根據(jù)一個實(shí)現(xiàn)方式的用于FPGA的單向基于環(huán)狀的示意性NoC路由結(jié)構(gòu)；
[0017]圖4描繪了根據(jù)一個實(shí)現(xiàn)方式的用于FPGA的雙向基于環(huán)狀的示意性NoC路由結(jié)構(gòu)；
[0018]圖5描繪了根據(jù)一個實(shí)現(xiàn)方式的用于FPGA的不意性非對稱NoC路由結(jié)構(gòu)；
[0019]圖6描繪了根據(jù)一個實(shí)現(xiàn)方式的用于FPGA的示意性靜態(tài)NoC路由結(jié)構(gòu)；
[0020]圖7描繪了根據(jù)一個實(shí)現(xiàn)方式的用于FPGA的時間共享的示意性NoC路由結(jié)構(gòu)；
[0021]圖8描繪了根據(jù)一個實(shí)現(xiàn)方式的用于FPGA的基于時間標(biāo)簽的示意性NoC路由結(jié)構(gòu)；
[0022]圖9描繪了根據(jù)一個實(shí)現(xiàn)方式的與NoC站點(diǎn)相關(guān)聯(lián)的功能性的示意性圖；
[0023]圖10示出了根據(jù)一個實(shí)現(xiàn)方式的用于實(shí)施具有可參數(shù)化網(wǎng)絡(luò)操作的NoC站點(diǎn)的巨函數(shù)(MegaFunction)；
[0024]圖11示出了具有這類軟邏輯接口功能性的MegaFunction,其實(shí)施根據(jù)一個實(shí)現(xiàn)方式的NoC站點(diǎn)。
[0025]圖12描繪了具有嵌入存儲器資源的示意性MegaFunction，其實(shí)施根據(jù)一個實(shí)現(xiàn)方式的NoC站點(diǎn)。
[0026]圖13示出了其中根據(jù)一個實(shí)現(xiàn)方式NoC站點(diǎn)可以放置在具有豎直貼片組織的FPGA中的方式；
[0027]圖14描繪了示意性系列變體，其中NoC部件根據(jù)一些實(shí)現(xiàn)方式與不同器件尺寸成比例；
[0028]圖15描繪了根據(jù)一個實(shí)現(xiàn)方式的具有NoC仲裁機(jī)構(gòu)的FPGA的示意性平面布置圖；以及
[0029]圖16是示出了根據(jù)一些實(shí)現(xiàn)方式的用于配置用于NoC站點(diǎn)的用戶可編程軟IP接口的流程的流程圖。
【具體實(shí)施方式】
[0030]圖1描繪了根據(jù)一個實(shí)現(xiàn)方式的FPGA的示意性平面布置100。平面布置100描繪了 FPGA的各種示意性塊。平面布置100包括核芯邏輯織構(gòu)(fabric) 110，其可以具有可配置的邏輯塊、查找表和/或D觸發(fā)器(DFF)(圖1中未示出)。平面布置100包括存儲器模塊112和存儲器模塊116。存儲器塊112可以均具有與存儲器塊116不同的位大小。例如，在一個布置中，每個存儲器112是512位存儲器塊，而每個存儲器塊116是4096位存儲器塊。平面布置100包括可變精度數(shù)字信號處理(DSP)塊114。在一些布置中，DSP塊114中的每個DSP塊包括多個乘法器、加法器、減法器、累加器和/或流水線寄存器。
[0031]平面布置100包括鎖相環(huán)(PLL) 120和通用輸入輸出(I/O)接口 122。I/O接口122可以以軟IP實(shí)施，并且可以與例如外部存儲器對接。平面布置100包括硬IP輸入-輸出(I/O)接口 124。硬IP I/O接口 124可以包括一個或多個物理編碼子層(PCS)接口。例如，硬IP I/O接口 124可以包括IOG以太網(wǎng)接口。在平面布置100中未示出但是在核芯邏輯織構(gòu)110中暗示的是路由接線和可編程開關(guān)的網(wǎng)絡(luò)。網(wǎng)絡(luò)可以由SRAM可編程位配置，但是也可以使用其它手段以實(shí)施在平面布置100的塊之間的路由連接。
[0032]通常在FPGA和其它可編程邏輯器件中將帶寬資源實(shí)施為形式為上述點(diǎn)到點(diǎn)路由方案的多個路徑。但是這類實(shí)現(xiàn)方式可以導(dǎo)致低效，例如由于接線的未充分利用。為了解決該問題，本文論述的一些實(shí)施例通過實(shí)施如下網(wǎng)絡(luò)來增加效率，該網(wǎng)絡(luò)更有效地使用接線和可編程多路復(fù)用資源，例如通過與公共傳輸接線和去往該接線上的多個接入共享這類資源。
[0033]下面呈現(xiàn)一系列備選的片上網(wǎng)絡(luò)路由結(jié)構(gòu)，除現(xiàn)有的在FPGA上靜態(tài)路由資源之夕卜，可以實(shí)施每個結(jié)構(gòu)。所公開的NoC路由結(jié)構(gòu)允許在平面布置中的昂貴連接(諸如圖1的平面布置100)以利用共享路由資源，并且更有效地利用FPGA (或其它可編程器件)中金屬和硅資源。在概念上，一些公開的NoC路由結(jié)構(gòu)可以與用于承載通過FPGA的數(shù)據(jù)的“高速通道”相似地構(gòu)思為位于現(xiàn)有FPGA路由織構(gòu)上。
[0034]例如，圖2描繪了根據(jù)一個實(shí)現(xiàn)方式的FPGA的基于網(wǎng)格的示意性NoC路由結(jié)構(gòu)。平面布置200與平面布置100等同，但是包括NoC站點(diǎn)202、204、206、208、210、212、214、216、218、220、222和224以及將這些NoC站點(diǎn)互連的接線。這些接線中的每個接線是雙向接線。平面布置200示出12個NoC站點(diǎn)的情形。NoC站點(diǎn)中的每個站點(diǎn)可以是NoC互連中的源點(diǎn)和目的地點(diǎn)、或數(shù)據(jù)傳送的著陸點(diǎn)。連接NoC站點(diǎn)的接線可以優(yōu)選地地是多位連接。例如，在一個實(shí)現(xiàn)方式中，NoC互連的每個接線是64位寬。在另一實(shí)現(xiàn)方式中，NoC互連的每個接線是71位寬，其中7個位專用于帶外控制信號。
[0035]NoC互連的、與如圖2所示的平面布置200的傳統(tǒng)織構(gòu)的邏輯分離(包括NoC站點(diǎn)及其接線)可以允許NoC互連的特性和使用模型特定的電學(xué)優(yōu)化。例如，可以優(yōu)化總線接線的類型、流水線、寬度和/或間隔。此外，本領(lǐng)域技術(shù)人員可以理解，基于本文的公開和教導(dǎo)，圖2中所繪的每個NoC站點(diǎn)可以備選地表示為通用I/O焊盤或接通/斷開直接連接。
[0036]圖2中所示的基于網(wǎng)格的NoC結(jié)構(gòu)僅是一種拓?fù)?，其中NoC站點(diǎn)可以在諸如FPGA平面布置之類的結(jié)構(gòu)上實(shí)施；可以使用其它拓?fù)浣Y(jié)構(gòu)?？梢栽诓黄x本公開的范圍的前提下修改拓?fù)浣Y(jié)構(gòu)的各個方面，諸如但不限于拓?fù)浣Y(jié)構(gòu)的定向方面、對稱方面和其它配置方面(包括時間共享、多點(diǎn)傳輸/廣播和/或任何其它方面)。在下面的圖3至圖8中示出這些拓?fù)浣Y(jié)構(gòu)的示例。
[0037]圖3描繪了根據(jù)一個實(shí)現(xiàn)方式的用于FPGA的單向基于環(huán)狀的示意性NoC路由結(jié)構(gòu)。平面布置300與平面布置100相同，但是包括NoC站點(diǎn)302、304、306、308、310、312、314、316、318和320以及互連這些NoC站點(diǎn)的接線。此外，以單向順時針方式從一個NoC站點(diǎn)穿越至另一 NoC站點(diǎn)的數(shù)據(jù)由圖3中的箭頭標(biāo)示。
[0038]圖4描繪了根據(jù)一個實(shí)現(xiàn)方式的用于FPGA的雙向基于環(huán)狀的示意性NoC路由結(jié)構(gòu)。平面布置400與平面布置100相同，但是包括NoC站點(diǎn)402、404、406、408、410、412、414、416、418和420以及互連這些NoC站點(diǎn)的接線。此外，以順時針或逆時針方式從一個NoC站點(diǎn)穿越至另一 NoC站點(diǎn)的數(shù)據(jù)由圖4中的箭頭標(biāo)示。
[0039]圖5描繪了根據(jù)一個實(shí)現(xiàn)方式的用于FPGA的示意性非對稱NoC路由結(jié)構(gòu)。平面布置500與平面布置100相同，但是包括NoC站點(diǎn)502、504、506、508、510、512、514、516、518和520以及互連這些NoC站點(diǎn)的接線。如圖5所示，NoC站點(diǎn)的拓?fù)浣Y(jié)構(gòu)在豎直方向上非對稱，并且具體而言，NoC站點(diǎn)516與僅2個接線相關(guān)聯(lián)(而非是諸如NoC站點(diǎn)502、504、506、508、510、512、514和518相關(guān)聯(lián)的接線連接之類的接線連接的4路交叉點(diǎn))。
[0040]在某些實(shí)現(xiàn)方式中，靜態(tài)地配置在網(wǎng)絡(luò)上傳送的數(shù)據(jù)，從而每個NoC站點(diǎn)從至多一個其它站點(diǎn)接收數(shù)據(jù)并且向至多一個其它NoC站點(diǎn)輸出數(shù)據(jù)。該技術(shù)的優(yōu)勢在于每個NoC站點(diǎn)可以根據(jù)共用時鐘操作，而沒有創(chuàng)建在NoC拓?fù)渲械钠款i吞吐量延遲。例如，圖6描繪了根據(jù)一個實(shí)現(xiàn)方式的用于FPGA的示意性靜態(tài)NoC路由結(jié)構(gòu)。平面布置600與平面布置100相同(核芯邏輯織構(gòu)的某些元件出于示意的目的在圖6中省略)，但是包括NoC站點(diǎn)602、610、612、614、616和624以及互連這些NoC站點(diǎn)的接線。
[0041]如圖6的接線路徑630所示，NOC站點(diǎn)610從NoC站點(diǎn)602接收數(shù)據(jù)(并且不從其它NoC站點(diǎn)接收數(shù)據(jù))并且將數(shù)據(jù)提供給NoC站點(diǎn)612 (并且不向其它NoC站點(diǎn)提供數(shù)據(jù))。類似地，如圖6的接線路徑640所示，NoC站點(diǎn)616從NoC站點(diǎn)614接收數(shù)據(jù)(并且不從其它NoC站點(diǎn)接收數(shù)據(jù))并且將數(shù)據(jù)提供給NoC站點(diǎn)624 (并且不向其它NoC站點(diǎn)提供數(shù)據(jù))。在一些實(shí)現(xiàn)方式中，網(wǎng)絡(luò)流水作業(yè)并且網(wǎng)絡(luò)的NoC拓?fù)涞慕泳€以高于網(wǎng)絡(luò)的織構(gòu)縫織連接(fabric stitched connection)更高的速率鐘控。例如,參見圖6,網(wǎng)絡(luò)的織構(gòu)縫織連接可以以400MHz的時鐘操作，而每個NoC站點(diǎn)(B卩，包括NoC站點(diǎn)620、610、612、614、616和624)以IGHz的時鐘操作。因此，在連接NoC站點(diǎn)的每個接線是64位寬的情形中，可以有64GHz的總吞吐量。
[0042]在某些實(shí)現(xiàn)方式中，網(wǎng)絡(luò)的NoC站點(diǎn)布置為以共享方式操作，例如以時間共享(時分復(fù)用)方式、頻率共享的方式或任何適當(dāng)?shù)姆绞?。例如，圖7描繪了根據(jù)一個實(shí)現(xiàn)方式的用于FPGA的時間共享的示意性NoC路由結(jié)構(gòu)。在圖7中，NoC站點(diǎn)702和714均轉(zhuǎn)發(fā)數(shù)據(jù)給NoC站點(diǎn)712。NoC站點(diǎn)712使用任何適當(dāng)?shù)臅r間共享的方案收集由NoC站點(diǎn)702和714提供的聚集數(shù)據(jù)。例如，NoC站點(diǎn)712可以使用循環(huán)方案收集數(shù)據(jù)，在該循環(huán)方案中，在第一時間間隔內(nèi)從NoC站點(diǎn)710的緩沖器收集數(shù)據(jù)，在第二時間間隔期間從NoC站點(diǎn)714的緩沖器收集數(shù)據(jù)，并且然后循環(huán)方案重復(fù)。此外，NoC站點(diǎn)712可以將該聚集數(shù)據(jù)傳送進(jìn)行本地存儲器緩沖器或一些其它適當(dāng)捕獲機(jī)構(gòu)。支持NoC站點(diǎn)712的邏輯電路裝置可以包含為站點(diǎn)和/或用于從兩個源(例如NoC站點(diǎn)702和714)接收數(shù)據(jù)的時間分享/時間分片機(jī)構(gòu)指定適當(dāng)時鐘的配置數(shù)據(jù)。
[0043]在一些實(shí)施方式中，數(shù)據(jù)附有標(biāo)識數(shù)據(jù)是否被給定NoC站點(diǎn)消耗、觀察和/或處理的標(biāo)簽。例如，圖8描述了根據(jù)一個實(shí)現(xiàn)方式的用于FPGA的基于數(shù)據(jù)標(biāo)簽的示意性NoC路由結(jié)構(gòu)。平面布置800與平面布置100相同，但是包括NoC站點(diǎn)802、804、808和810以及互連這些NoC站點(diǎn)的接線互連。在一個實(shí)現(xiàn)方式中，在核芯邏輯織構(gòu)830的位置A處生成數(shù)據(jù)，并且目標(biāo)為核芯邏輯織構(gòu)830的位置B。該數(shù)據(jù)穿越NoC站點(diǎn)802、804、806和808和810。具體而言，在A處生成的數(shù)據(jù)分組可以附有將NoC站點(diǎn)810標(biāo)識為期望目的地NoC站點(diǎn)的信息。
[0044]繼而根據(jù)任何指定的協(xié)議(例如廣播或多點(diǎn)傳送協(xié)議)將分組從NoC站點(diǎn)802轉(zhuǎn)發(fā)至NoC站點(diǎn)810。例如，根據(jù)一個示意性廣播協(xié)議，可以以下列順序跨越NoC站點(diǎn)傳送分組=NoC站點(diǎn)802、NoC站點(diǎn)804、NoC站點(diǎn)806、NoC站點(diǎn)808、以及NoC站點(diǎn)810。每個站點(diǎn)檢查分組以獲知該站點(diǎn)是否被指定為分組的所附信息中的期望目的地。
[0045]在當(dāng)前示例中，僅NoC站點(diǎn)810被指定為分組的期望目的地。因此，NoC站點(diǎn)804、806和808中的每個接收分組，并且確定不處理分組，并且將分組轉(zhuǎn)發(fā)到下一個NoC站點(diǎn)上。下一個NoC站點(diǎn)可以基于廣播方案或以任何適當(dāng)方式本地或全局地確定。NoC站點(diǎn)810最終接收分組，確定其被指定處理分組并且基于該確定，將分組傳輸僅點(diǎn)B的本地邏輯區(qū)域。因此，該技術(shù)表示了如下計算模型，其中流數(shù)據(jù)附有指示NoC站點(diǎn)處理數(shù)據(jù)(B卩，將數(shù)據(jù)傳送進(jìn)本地邏輯區(qū)域或?qū)?shù)據(jù)執(zhí)行除簡單轉(zhuǎn)發(fā)至另一 NoC站點(diǎn)之外的其它操作)的標(biāo)簽。每個NoC站點(diǎn)在接收數(shù)據(jù)之后，確定其是否被指定為處理數(shù)據(jù)。如果是這樣，則NoC站點(diǎn)處理數(shù)據(jù)。否則，NoC站點(diǎn)簡單轉(zhuǎn)發(fā)數(shù)據(jù)而不對其進(jìn)行處理。
[0046]圖9描繪了根據(jù)一個實(shí)現(xiàn)方式的與NoC站點(diǎn)900相關(guān)聯(lián)的功能性的示意圖。在一個實(shí)施例中，接收來自全局時鐘信號902的鐘控的NoC站點(diǎn)900具有分別經(jīng)由鏈路904、910,906和912去往北方、南方、東方和西方鄰居中的每個鄰居的雙向鏈路，并且具有去往本地FPGA邏輯織構(gòu)的雙向鏈路908。在圖9的示出示例中，雙向鏈路908耦合到端點(diǎn)端口，其可以對應(yīng)于數(shù)據(jù)從本地邏輯織構(gòu)進(jìn)入NoC拓?fù)浜?或離開NoC拓?fù)淙ネ镜剡壿嫿Y(jié)構(gòu)的地方。
[0047]與圖9相關(guān)聯(lián)的功能性可以應(yīng)用于不同配置的NoC站點(diǎn)，例如，是否被靜態(tài)切換NoC站點(diǎn)或是否實(shí)施動態(tài)分組路由。使用4個雙向鏈路(B卩，東方、南方、西方和北方)去往其它NoC站點(diǎn)僅是示例。例如，在給定拓?fù)渲幸恍?或所有)NoC站點(diǎn)可以使用與網(wǎng)絡(luò)中存在的雙向鏈路相同或不同帶寬或布置單向鏈路。此外，給定拓?fù)渲幸恍┗蛩蠳oC站點(diǎn)可以包括比一個更少或更多的鏈路去往FPGA邏輯織構(gòu)。例如，O個鏈路去往本地FPGA織構(gòu)暗示著站點(diǎn)實(shí)際上充當(dāng)路由器而非源或目的地點(diǎn)，而多于一個鏈路暗示著多于一個的數(shù)據(jù)流可以進(jìn)入NoC站點(diǎn)。這些多個流可以被仲裁和/或另外地多路復(fù)用至網(wǎng)絡(luò)上。
[0048]此外，在給定拓?fù)渲械囊恍┗蛩蠳oC站點(diǎn)可以省略去往其它NoC站點(diǎn)的水平鏈路906和912，由此僅提供豎直路由。類似地，在給定拓?fù)渲械囊恍┗蛩蠳oC站點(diǎn)可以省略去往其它NoC站點(diǎn)的豎直鏈路904和910，由此僅提供水平路由。也可以有其它拓?fù)洹?br> [0049]在一些實(shí)施例中，例如，在分組路由數(shù)據(jù)的情形中，NoC站點(diǎn)900配置成訪問附加的配置信息(在圖9中未示出)。例如，NoC站點(diǎn)900可以配置成訪問NoC站點(diǎn)/塊的地址以使用選擇器以從一個或多個時鐘資源選擇和/或處理服務(wù)質(zhì)量要求。在一些實(shí)施例中，可選地向NoC站點(diǎn)提供諸如緩沖存儲器之類的資源以諸如在網(wǎng)絡(luò)繁忙時存儲一些分組。
[0050]QoS要求可以涉及任何合適的性能參數(shù)，諸如但不限于要求的位速率、等待時間、延遲、抖動、分組掉包可能性，數(shù)據(jù)可處理性、待傳輸?shù)姆纸M的優(yōu)先級和重要性、和/或位誤差率。QoS要求可以包括與FPGA或NoC中的數(shù)據(jù)通信的質(zhì)量或性能(諸如NoC站點(diǎn)的存儲器的緩沖器大小、NoC站點(diǎn)的數(shù)據(jù)寬度和/或NoC站點(diǎn)的存儲和轉(zhuǎn)發(fā)策略)相關(guān)的任何信息。
[0051]NoC站點(diǎn)(諸如圖9的NoC站點(diǎn)900)可以包括硬IP部分和軟IP可配置部分。因此，為了配置NoC，可以為設(shè)計者提供配置多個NoC站點(diǎn)或節(jié)點(diǎn)中的每個的軟IP部分的機(jī)構(gòu)。該機(jī)構(gòu)可以包括計算機(jī)輔助設(shè)計(CAD)工具。NoC站點(diǎn)的軟IP部分的配置可以根據(jù)“MegaFunction”或庫函數(shù)指定,其允許NoC站點(diǎn)的實(shí)例化。MegaFunction指代以下項(xiàng)中的一項(xiàng)或多項(xiàng):(I)用戶接口 ；(2)軟件；以及(3)支持的、用于描述設(shè)備的用戶以靈活、參數(shù)化方式使用一個或多個功能性的能力的實(shí)現(xiàn)方式。支持MegaFunction的實(shí)現(xiàn)方式可以包括支持的軟件邏輯和/或硬件邏輯。介入的MegaFunction軟件可以確定如何實(shí)施由用戶供應(yīng)的參數(shù)，同時允許MegaFunction用戶功能。例如，MegaFunction軟件可以確定用戶供應(yīng)的參數(shù)如何被轉(zhuǎn)譯成軟件邏輯中的改變或硬邏輯中的設(shè)置。在一些實(shí)施例中，MegaFunction實(shí)現(xiàn)方式邏輯由圖像用戶接口生成,在不同場合被稱為“wizard”、“插件”、"Megaffizard插件管理器”或類似術(shù)語。
[0052]根據(jù)一些方面，MegaFunction允許對網(wǎng)絡(luò)的操作的可參數(shù)化。圖10示出了根據(jù)一個實(shí)現(xiàn)方式的用于實(shí)施具有可參數(shù)化網(wǎng)絡(luò)操作的NoC站點(diǎn)1000的MegaFunctionlOlO。由示意性MegaFunctionlOlO所示的那樣,MegaFunction可以配置網(wǎng)絡(luò)的內(nèi)部操作的各個方面，例如通過指定靜態(tài)路由或其它路由決定(在1012處)、設(shè)置存儲和轉(zhuǎn)發(fā)策略(在1014處)、指定多路復(fù)用方案/設(shè)置(在1016處)、和/或通過設(shè)置任何其它期望操作參數(shù)。根據(jù)一些方面，MegaFunctionlOlO可以例如通過實(shí)例化QoS標(biāo)簽和/或設(shè)置集成的FIFO的緩沖器大小來配置網(wǎng)絡(luò)的內(nèi)部操作的一些方面。MegaFunctionlOlO可以輸出所需的RTL級邏輯以將NoC的硬化站點(diǎn)/節(jié)點(diǎn)對接進(jìn)織構(gòu)，例如通過實(shí)例化FPGA邏輯中的源和目的地寄存器、設(shè)置路徑的時序約束和/或產(chǎn)生所需的時鐘交叉。在一個實(shí)現(xiàn)方式中，MegaFunctionlOlO可以允許NoC以固定的高速時鐘速率操作，同時允許FPGA織構(gòu)以用戶確定的時鐘速率(其可以低于NoC高速時鐘速率)運(yùn)行。
[0053]根據(jù)一些方面，MegaFunction可以允許網(wǎng)絡(luò)的軟IP可配置性。例如，MegaFunction可以提供用于軟邏輯的接口，諸如位于FPGA織構(gòu)附近的邏輯接口。軟邏輯接口可以用于配置未在器件的硬化實(shí)現(xiàn)方式中構(gòu)思或嵌入的決策制定。圖11示出了具有這類軟邏輯接口功能性的MegaFunctionlllO,從而實(shí)施根據(jù)一個實(shí)現(xiàn)方式的NoC站點(diǎn)1100。MegaFunctionlllO包括與硬化多路復(fù)用電路裝置1114通信的軟路由決策邏輯1112。軟路由決策邏輯1112可以由設(shè)計者使用任何類型的功能性在硬化NoC站點(diǎn)1100或器件之后編程。硬化多路復(fù)用電路裝置1114可以在一個或多個方向上如軟路由決策邏輯1112確定的那樣發(fā)送數(shù)據(jù)。例如，軟路由決策邏輯1112可以已決定或確定來自左側(cè)鏈路的數(shù)據(jù)待發(fā)送至頂部鏈路。為了實(shí)現(xiàn)這一路由決策，軟路由決策邏輯1112可以發(fā)射多路轉(zhuǎn)接器設(shè)置給硬化多路復(fù)用電路裝置1114以影響該連接。例如，硬化多路復(fù)用電路裝置1114可以基于所接收的多路轉(zhuǎn)接器設(shè)置而配置成實(shí)施連接的目標(biāo)集合。
[0054]圖16是用于配置集成電路的片上網(wǎng)絡(luò)(NoC)站點(diǎn)的用戶可編程軟IP接口的流程1600的流程圖。因此，軟IP接口可以支持NoC站點(diǎn)的硬IP接口?？梢栽谂c本文所述的NoC站點(diǎn)中任一 NoC站點(diǎn)相似的NoC站點(diǎn)中實(shí)施流程1600。
[0055]在1602處，經(jīng)由軟件庫函數(shù)實(shí)例化NoC站點(diǎn)的軟IP接口。軟件庫函數(shù)可以通過MegaFunction提供,例如諸如圖10、11和12中示出的MegaFunction塊。
[0056]在1604處，經(jīng)由軟件指定NoC站點(diǎn)的至少一個服務(wù)質(zhì)量(QoS)參數(shù)。在一個實(shí)現(xiàn)方式中，至少一個QoS參數(shù)指定NoC站點(diǎn)的存儲器的緩沖器大小和/或NoC站點(diǎn)的存儲和轉(zhuǎn)發(fā)策略。軟件可以輸出用于將NoC站點(diǎn)的軟IP接口對接至NoC站點(diǎn)的硬IP接口的RTL代碼。
[0057]在1606處，基于來自1604的至少一個QoS參數(shù)配置軟IP接口以提供NoC站點(diǎn)的功能性。該功能性可以不由硬IP接口提供。
[0058]在1606的一個實(shí)現(xiàn)方式中，至少一個QoS參數(shù)指定NoC站點(diǎn)的數(shù)據(jù)寬度，并且軟IP接口提供數(shù)據(jù)調(diào)整/適配功能性，以將大于NoC的寬度的數(shù)據(jù)破裂成多個事務(wù)或比NoC的數(shù)據(jù)寬度較小的數(shù)據(jù)。例如，如果數(shù)據(jù)的寬度大于指定數(shù)據(jù)寬度，則軟IP接口可以設(shè)置成提供在NoC站點(diǎn)接收的數(shù)據(jù)分段成較小的數(shù)據(jù)單元以用于供NoC站點(diǎn)處理。如果數(shù)據(jù)寬度小于指定數(shù)據(jù)寬度，則軟IP接口可以設(shè)置成提供在NoC站點(diǎn)接收的數(shù)據(jù)的填充，從而填充數(shù)據(jù)可以由NoC站點(diǎn)處理。
[0059]在1606的一個實(shí)現(xiàn)方式中，由軟IP提供的功能性包括至少部分地基于對數(shù)據(jù)流的一個或多個QoS約束來調(diào)節(jié)每個相應(yīng)的數(shù)據(jù)流。可以例如在1604處基于可用帶寬參數(shù)指定對給定數(shù)據(jù)流的一個或多個QoS約束。可以通過多路復(fù)用數(shù)據(jù)流、交織數(shù)據(jù)流和/或任何其他適當(dāng)方式來完成調(diào)節(jié)。例如,MegaFunction實(shí)現(xiàn)方式可以配置成多路復(fù)用多個事務(wù)流，包括仲裁邏輯、交織、速率匹配和帶寬或QoS分配。MegaFunction邏輯1110在一些情形中可以通過針對簡單流控制(例如ACK信號確認(rèn))或多個復(fù)雜的標(biāo)準(zhǔn)協(xié)議(諸如高速總線接口)添加邏輯來配置。[0060]在各種實(shí)現(xiàn)方式中，NoC的數(shù)據(jù)帶寬可以設(shè)置為多個設(shè)置之一，例如為僅數(shù)據(jù)設(shè)置或數(shù)據(jù)加元數(shù)據(jù)設(shè)置。在一個示意示例中，NoC可以在64位物理分配數(shù)據(jù)路徑中實(shí)施附有16位元數(shù)據(jù)(諸如地址/控制標(biāo)簽)的邏輯48位總線。設(shè)計者自身可以使用可配置FPGA織構(gòu)生成邏輯。備選地或附加地，MegaFunction可以添加用于配置數(shù)據(jù)寬度的分配的這類邏輯。
[0061]根據(jù)一些方面，MegaFunction實(shí)現(xiàn)方式可以分配單獨(dú)的存儲器資源，諸如單獨(dú)的存儲和轉(zhuǎn)換存儲器部件。例如，MegaFunction可以實(shí)例化NoC站點(diǎn)和路徑這兩者至附近的嵌入存儲器塊以充當(dāng)用于通過來自/去往本地區(qū)域的業(yè)務(wù)突發(fā)的接收緩沖器。
[0062]圖12描繪了具有這類嵌入存儲器資源的MegaFunctionl210,其實(shí)施根據(jù)一個實(shí)現(xiàn)方式的NoC站點(diǎn)1200。MegaFunctionl210包括嵌入的存儲器塊1212，其在一些實(shí)現(xiàn)方式中可以是FPGA織構(gòu)RAM部件。
[0063]在一些實(shí)施方式中，硬化多路復(fù)用電路裝置1214可以具有可定制的多路轉(zhuǎn)接器設(shè)置并且可以與圖11的硬化多路復(fù)用電路裝置1114類似地操作。例如，硬化多路復(fù)用電路裝置1214可以使用軟路由決策邏輯配置以例如基于用戶定義的設(shè)計來影響連接的不同設(shè)置。在一些實(shí)施例中，硬化多路復(fù)用電路裝置1214可以具有固定的多路轉(zhuǎn)接器設(shè)置并且可以實(shí)施相同集合的連接而沒有調(diào)整的可能。
[0064]存儲器塊1212可以實(shí)施速率匹配功能性。例如，存儲器塊1212可以存儲以比現(xiàn)有數(shù)據(jù)更快的速率到達(dá)的數(shù)據(jù)。備選地或附加地，存儲器塊1212可以當(dāng)目的地忙碌和/或不可用時存儲數(shù)據(jù)。無論MegaFunction實(shí)現(xiàn)方式是否包括軟路由決定邏輯，都可以實(shí)施速率匹配功能性。例如，軟路由決定邏輯可以已決定改變數(shù)據(jù)連接，周期可以使得數(shù)據(jù)連接在時間上交疊。在此情形下，例如，被路由的一些數(shù)據(jù)可能在交疊期間需要存儲在存儲器塊1212中。
[0065]一些可編程器件在指定區(qū)域中包括具有附加的資源行或列的冗余區(qū)域，其可以被斷開以恢復(fù)制造產(chǎn)率。在一些實(shí)施例中，NoC區(qū)域的間距依賴于冗余區(qū)域。例如，器件可以構(gòu)造為具有N個物理邏輯行，但是表示為冗余或空閑行的一個行僅用于修復(fù)故障的行，從而留下N-1個邏輯行以供使用。當(dāng)測試器件時，測試每個行，然后使用可編程熔斷器或相當(dāng)?shù)募夹g(shù)標(biāo)記一個“破裂”行作為不被使用。如果一些行無法通過測試，則變成空閑行以取代它的位置。如果所有行均通過測試，則將空閑行標(biāo)記為不被使用。在一些器件中，將器件附加地劃分成多個修復(fù)區(qū)域或超級行(super-row)。例如，器件可以具有前述N行器件的M個豎直堆疊的象限。示例性地將N設(shè)置為33并且將M設(shè)置為4，這將產(chǎn)生具有M*N=132個物理行，M*N-1=128個邏輯行，并且其中M區(qū)域的任一個中的一個行可以被獨(dú)立地標(biāo)記為未被使用。在這類器件的一些實(shí)施方式中，冗余區(qū)域的邊界充當(dāng)可編程邏輯織構(gòu)的自然斷裂并且因此充當(dāng)在單獨(dú)的行和/或列層級無法貼片(tile)的位的自然位置。當(dāng)這類邊界因冗余或類似提供而存在時，NoC區(qū)域可以使用這些位置實(shí)施。
[0066]圖13描繪了根據(jù)一個實(shí)現(xiàn)方式的其中NoC站點(diǎn)可以放置在具有豎直貼片組織的FPGA器件1300中的方式。在圖13的示意性示例中，NoC站點(diǎn)位于具有16個區(qū)域(標(biāo)記為A 至 P)的 FPGA 器件 1300 中。FPGA 器件 1300 具有 4 個超級行{ABCD, EFGH, IJKL, ΜΝ0Ρ}。FPGA器件1300附加地具有分別位于超級列{AEM，BFJN, LGK0, DHLP}之間的NoC列1322、1324、1326、1328和1330，以物理地保持NoC。例如，一個或多個NoC站點(diǎn)的NoC邏輯部分1302、1304、1306、1308 和 1310 沿 FPGA 器件的 NoC 列 1322、1324、1326、1328 和 1330 放置。超級行EFGH的縮放視圖1390顯示了在該超級行EFGH內(nèi)的常規(guī)行1392和空閑行1394，并且該超級行周圍的NoC的定位1396。
[0067]圖13中所示的布置可以具有若干優(yōu)勢。首先，該布置可以消除對作為NoC站點(diǎn)和布線的一部分的冗余操縱邏輯的需要。而是，該邏輯根據(jù)冗余區(qū)域分布。其次，該布置往往提供在NoC站點(diǎn)之間的均勻的絕對距離，這是因?yàn)槿哂鄥^(qū)域因區(qū)域和產(chǎn)率缺陷之間的關(guān)系一般依賴于原始硅區(qū)域。因此，圖13的布置可以允許適當(dāng)流水線化以及跨器件大小范圍的恒定網(wǎng)絡(luò)操作速度。
[0068]例如，在利用與圖13類似的布置的器件系列中，NoC可以供應(yīng)為有效地可增縮。例如，圖14描繪了根據(jù)一個布置的若干系列變體，其中NoC部件與不同器件大小成比例，同時維持基礎(chǔ)網(wǎng)絡(luò)的共同特性。具體而言，器件1410包括16個器件區(qū)域，器件1420包括9個器件區(qū)域，并且器件1430包括4個器件區(qū)域。器件1410、1420和1430中的每個器件在其相應(yīng)數(shù)值列中存儲NoC站點(diǎn)的邏輯。通過流水線化每個器件，可以實(shí)現(xiàn)跨系列成員(即器件1410、1420和1430)的恒定網(wǎng)絡(luò)速度，即使時鐘周期的等待時間可以隨著器件1410、1420和1430的尺寸而增長。在這類架構(gòu)中嵌入的源涉及將因此可重標(biāo)定至不同器件系列元件，只要充足考慮針對等待時間可變通信的源設(shè)計的架構(gòu)。
[0069]為了便于在可編程邏輯或其它器件中實(shí)際使用NoC技術(shù)，通常通過仿真和其它手段驗(yàn)證終端產(chǎn)品。在一個實(shí)施例中，NoC實(shí)例化所使用的高級工具也可以提供自動生成的仿真模型。這類模型的不例包括Verilog/VHDL、System Verilog或Bluespec和/或SystemC或其它形式表述中的事務(wù)級模型。
[0070]諸如本文描述的由NoC系統(tǒng)和方法實(shí)現(xiàn)的快速移動切換路徑的若干優(yōu)勢涉及連接至外部部件。在一些實(shí)施例中，NoC具體依賴于兩個主要I/O系統(tǒng)的操作:諸如通過DDR外部存儲器接口(EMIF)的存儲器系統(tǒng)，以及諸如通過高速串行接口(HSSI)或通過終結(jié)物理協(xié)議的PCS (物理代碼子層)塊的收發(fā)器系統(tǒng)。對于具有ASIC或其它嵌入邏輯部件的可編程器件而言，也構(gòu)思了將這些系統(tǒng)塊連接至其它嵌入邏輯部件的類似連接。
[0071]NoC功能性可以通過在不同請求方之間仲裁這些固定資源提供附加值給在器件上實(shí)施的應(yīng)用。例如，如果用戶設(shè)計的兩個(或更多)部分涉及對DDR存儲器的單個庫的訪問，則兩者可以將其請求放置在硬化NoC上，并且允許NoC仲裁機(jī)構(gòu)來確定何者獲得對存儲器的訪問。這可以導(dǎo)致用戶邏輯計數(shù)的減少，這是因?yàn)闊o需用戶以此方式配置仲裁邏輯。這還可以導(dǎo)致因就位的硬化和分布仲裁機(jī)構(gòu)導(dǎo)致的頻率提升。
[0072]圖15示出了這樣的情形。具體而言，圖15描繪了具有硬IP部件(諸如硬IP塊1510、1512、1514和1516以及硬IP接口站點(diǎn)1523和1525)的樣品FPGA平面布置1500。硬IP塊1510、1512、1514和1516可以實(shí)施為去往設(shè)備的輸入和/或輸出的硬化控制器和/或物理接 口。硬 IP 塊 1510、1512、1514 和 1516 直接與諸如 NoC 站點(diǎn) 1520、1522、1524、1526、1528和1530之類的NoC站點(diǎn)對接。如圖15所示，NoC與FPGA的通信層直接對接，在該示例中，分別通過接口站點(diǎn)1523和1525的右側(cè)和左側(cè)的高速串行接口的PCS。
[0073]硬IP塊1510、1512、1514和1516或接口站點(diǎn)1523或1525可以對接的FPGA資源和I/o塊的示例包括邏輯織構(gòu)1552、DSP塊1554、內(nèi)部存儲器塊1556、鐘控塊1558(例如分?jǐn)?shù)PLL)、I/0硬IP塊1560 (例如，實(shí)施諸如PCI Express之類嵌入式工業(yè)協(xié)議)、硬IP收發(fā)器塊1562 (例如實(shí)施諸如PCS之類的物理層協(xié)議)和高速串行收發(fā)器塊1564。出于示意而非限制的目的包括這些資源，并且可以理解，圖15的硬IP部件在不偏離本公開的范圍的前提下可以與其它類型的資源對接。
[0074]圖15的硬化部件可以全部或部分地用作網(wǎng)絡(luò)上站點(diǎn)，但是還可以具有附加的功能性。例如，PCS接口站點(diǎn)可以執(zhí)行專用功能，諸如成幀以太網(wǎng)分組和操縱有效載荷數(shù)據(jù)和報頭數(shù)據(jù)去往設(shè)備中的不同目的地，或可以附加如前所述的元數(shù)據(jù)以用于多點(diǎn)傳送/廣播或者將設(shè)備上的目的地和/或“工作任務(wù)”調(diào)度以讀取專用數(shù)據(jù)。
[0075]上面使用術(shù)語“FPGA”是示例性的，并且應(yīng)該認(rèn)為包括許多集成電路，包括但不限于商用FPGA器件、復(fù)雜可編程邏輯器件(CPLD)、可配置專用集成電路(ASSP)器件、可配置數(shù)字信號處理(DSP)和圖形處理單元(GPU)器件、混合專用集成電路(ASIC)、可編程器件或描述為具有可編程邏輯核芯或可編程邏輯器件(具有嵌入式ASIC或ASSP核芯)的可編程器件或器件。
[0076]對于本領(lǐng)域技術(shù)人員顯然的是，基于本文的公開和教導(dǎo)，上述公開技術(shù)的一些方面可以以許多不同形式(在圖中示出的實(shí)現(xiàn)方式中的軟件、固件和硬件)實(shí)施。并不限制用于實(shí)施與所公開的技術(shù)的原理一致的方面的所使用的實(shí)際軟件代碼或?qū)Ｓ糜布?。因此，在沒有參考具體軟件代碼的情形下描述了所公開的技術(shù)的一些方面的操作和行為。本領(lǐng)域技術(shù)人員可以理解，能夠基于本文的描述設(shè)計軟件和硬件以實(shí)施一些方面。
【權(quán)利要求】
1.一種可編程集成電路，包括多個片上網(wǎng)絡(luò)(NoC)站點(diǎn)，所述多個NoC站點(diǎn)中的每個NoC站點(diǎn)被配置成接收時鐘輸入并且具有硬IP接口，所述硬IP接口包括: 去往所述可編程集成電路的本地邏輯區(qū)域的雙向連接；以及 去往所述可編程集成電路的相應(yīng)多個相鄰NoC站點(diǎn)的多個雙向連接。
2.根據(jù)權(quán)利要求1所述的可編程集成電路，還包括:用于配置支持所述硬IP接口的用戶可編程軟IP接口，其中所述用戶可編程軟IP接口包括服務(wù)質(zhì)量(QoS)電路裝置，所述服務(wù)質(zhì)量電路裝置被配置成管理穿越所述NoC站點(diǎn)的至少一個連接的數(shù)據(jù)的至少一個QoS相關(guān)度量。
3.根據(jù)權(quán)利要求1所述的可編程集成電路，其中所述多個NoC站點(diǎn)形成與所述可編程集成電路的其它邏輯在邏輯上分開的骨干路由網(wǎng)絡(luò)。
4.根據(jù)權(quán)利要求1所述的可編程集成電路，其中所述多個NoC站點(diǎn)按環(huán)狀拓?fù)洳贾谩?br> 5.根據(jù)權(quán)利要求1所述的可編程集成電路，還包括附加的多個NoC站點(diǎn)，所述附加多個中的每個NoC站點(diǎn)包括去往所述可編程集成電路的相鄰NoC站點(diǎn)的單向連接。
6.根據(jù)權(quán)利要求1所述的可編程集成電路，其中與所述多個NoC站點(diǎn)中至少一個NoC站點(diǎn)對應(yīng)的所述時鐘輸入以比提供給所述可編程集成電路的本地邏輯區(qū)域的時鐘輸入更高的頻率操作。
7.一種集成電路，包括多 個片上網(wǎng)絡(luò)(NoC)站點(diǎn)，所述多個NoC站點(diǎn)中的每個NoC站點(diǎn)包括: 時鐘電路裝置，被配置成接收時鐘輸入；以及 用戶可編程軟IP接口，用于配置支持所述硬IP接口的邏輯，所述用戶可編程軟IP接口包括服務(wù)質(zhì)量(QoS)電路裝置，所述服務(wù)質(zhì)量電路裝置被配置成管理穿越所述NoC站點(diǎn)的至少一個連接的數(shù)據(jù)的至少一個QoS相關(guān)度量。
8.根據(jù)權(quán)利要求7所述的集成電路，還包括硬IP接口，所述硬IP接口包括: 去往所述集成電路的本地邏輯區(qū)域的雙向連接；以及 多個雙向連接，去往所述集成電路的相應(yīng)多個相鄰NoC站點(diǎn)。
9.根據(jù)權(quán)利要求7所述的集成電路，其中所述多個NoC站點(diǎn)中的NoC站點(diǎn)實(shí)施動態(tài)分組路由。
10.根據(jù)權(quán)利要求8所述的集成電路，其中所述多個NoC站點(diǎn)中的NoC站點(diǎn)被配置成從所述集成電路的相應(yīng)本地邏輯區(qū)域接收數(shù)據(jù)并且管理所接收的數(shù)據(jù)經(jīng)由多路復(fù)用操作進(jìn)入到所述網(wǎng)絡(luò)上。
11.根據(jù)權(quán)利要求10所述的集成電路，其中所述多個NoC站點(diǎn)中的NoC站點(diǎn)響應(yīng)于與所述數(shù)據(jù)相關(guān)聯(lián)的標(biāo)簽指定所述集成電路的另一 NoC站點(diǎn)作為處理NoC站點(diǎn)的確定而轉(zhuǎn)發(fā)所接收的數(shù)據(jù)而不對數(shù)據(jù)執(zhí)行任何邏輯操縱。
12.根據(jù)權(quán)利要求10所述的集成電路，其中所述多個NoC站點(diǎn)的NoC站點(diǎn)包括緩沖器存儲器并且其中所述多個NoC站點(diǎn)的NoC站點(diǎn)被配置成在網(wǎng)絡(luò)忙碌狀況期間在所述緩沖器存儲器中存儲數(shù)據(jù)。
13.一種用于配置集成電路的片上網(wǎng)絡(luò)(NoC)站點(diǎn)的用戶可編程軟IP接口的方法，所述軟IP接口支持所述NoC站點(diǎn)的硬IP接口，所述方法包括: 經(jīng)由軟件庫函數(shù)實(shí)例化用于所述NoC站點(diǎn)的所述軟IP接口 ；經(jīng)由軟件為所述軟IP接口指定所述NoC站點(diǎn)的至少一個服務(wù)質(zhì)量(QoS)參數(shù)；以及 基于所述至少一個QoS參數(shù)配置所述軟IP接口以提供用于所述NoC站點(diǎn)的未由所述硬IP接口提供的功能性。
14.根據(jù)權(quán)利要求13所述的方法,其中所述軟件庫函數(shù)是MegaFunction。
15.根據(jù)權(quán)利要求13所述的方法，其中所述至少一個QoS參數(shù)指定所述NoC站點(diǎn)的存儲器的緩沖器大小和所述NoC站點(diǎn)的存儲轉(zhuǎn)發(fā)策略的至少一種。
16.根據(jù)權(quán)利要求13所述的方法，其中所述軟件輸出用于將所述NoC站點(diǎn)的所述軟IP接口與所述NoC站點(diǎn)的硬IP接口對接的寄存器傳輸級(RTL)代碼。
17.根據(jù)權(quán)利要求13所述的方法，其中所述至少一個QoS參數(shù)指定所述NoC站點(diǎn)的數(shù)據(jù)寬度，并且其中所述功能性包括: 將在所述NoC站點(diǎn)接收的、寬度大于指定數(shù)據(jù)寬度的數(shù)據(jù)分段成用于由所述NoC站點(diǎn)處理的較小的數(shù)據(jù)單元；以及 填充在所述NoC站點(diǎn)接收的、寬度小于指定數(shù)據(jù)寬度的數(shù)據(jù)，從而經(jīng)填充的數(shù)據(jù)可以由所述NoC站點(diǎn)處理。
18.根據(jù)權(quán)利要求13所述的方法，其中所述功能性包括至少部分地基于針對數(shù)據(jù)流的一個或多個QoS約束調(diào)節(jié)每個相應(yīng)數(shù)據(jù)流。
19.根據(jù)權(quán)利要求18所述的方法，其中所述調(diào)節(jié)包括多路復(fù)用所述數(shù)據(jù)流和交織所述數(shù)據(jù)流中的至少一種。
20.根據(jù)權(quán)利要求18所述的 方法，其中針對給定數(shù)據(jù)流的所述一個或多個QoS約束包括可用帶寬參數(shù)。
【文檔編號】G06F9/445GK103809999SQ201310538224
【公開日】2014年5月21日 申請日期:2013年11月4日 優(yōu)先權(quán)日:2012年11月2日
【發(fā)明者】M·D·赫頓, H·H·施密特, D·豪 申請人:阿爾特拉公司