具有特殊功能寄存器的片上系統(tǒng)及其操作方法
【專利摘要】示例性實施例公開了包括特殊功能寄存器（SFR）的片上系統(tǒng)（SoC）及其操作方法。SRF包括第一更新存儲元件、第二更新存儲元件、與第一更新存儲元件相對應(yīng)的第一更新邏輯、以及與第二更新存儲元件相對應(yīng)的第二更新邏輯，其中，響應(yīng)于第一更新邏輯被啟用，時鐘被供應(yīng)給第一更新存儲元件，而且響應(yīng)于第二更新邏輯被啟用，所述時鐘被供應(yīng)給第二更新存儲元件。
【專利說明】具有特殊功能寄存器的片上系統(tǒng)及其操作方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2012年12月11日向韓國知識產(chǎn)權(quán)局提交的第10-2012-0143770號韓國專利申請的優(yōu)先權(quán)，其全部公開通過引用并入本文。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及具有特殊功能寄存器(special function register, SFR)的片上系統(tǒng)(SoC)及其操作方法。
【背景技術(shù)】
[0004]特殊功能寄存器(SFR)是包括在控制器中的寄存器。SFR可以控制或監(jiān)視控制器的各種功能。例如，SFR可以在控制器中用作I/O控制寄存器、定時器、堆棧指針、程序計數(shù)器、返回地址寄存器、狀態(tài)寄存器或條件碼寄存器。

【發(fā)明內(nèi)容】

[0005]示例性實施例可以提供具有特殊功能寄存器的片上系統(tǒng)(SoC)，其可以通過根據(jù)操作模式和更新屬性來選通時鐘而使功耗最小化。
[0006]示例性實施例還可以提供具有特殊功能寄存器的片上系統(tǒng)(SoC)的操作方法，其可以通過根據(jù)操作模 式和更新屬性來選通時鐘來而使功耗最小化。
[0007]示例性實施例將在以下對優(yōu)選實施例的描述中被描述或者從對優(yōu)選實施例的描述中顯而易見。
[0008]根據(jù)示例性實施例的一方面，提供了一種包括特殊功能寄存器(SFR)的片上系統(tǒng)(SoC)，該SRF包括第一更新存儲元件、第二更新存儲元件、與第一更新存儲元件相對應(yīng)的第一更新邏輯、和與第二更新存儲元件相對應(yīng)的第二更新邏輯，其中，響應(yīng)于第一更新邏輯被啟用，時鐘被供應(yīng)給第一更新存儲元件，而且響應(yīng)于第二更新邏輯被啟用，所述時鐘被供應(yīng)給弟二更新存儲兀件。
[0009]根據(jù)示例性實施例的另一方面，提供了一種包括特殊功能寄存器(SFR)的片上系統(tǒng)(SoC)，該SRF包括:輸入端口，其被配置為接收主時鐘；第一更新存儲元件，其被配置為接收從主時鐘生成的第一時鐘；第二更新存儲元件，其被配置為接收從主時鐘生成的第二時鐘；其中，響應(yīng)于第一更新存儲元件和第二更新存儲元件之一被激活，第一時鐘和第二時鐘彼此不同。
[0010]根據(jù)示例性實施例的又一方面，提供了一種包括特殊功能寄存器(SFR)的片上系統(tǒng)(SoC)的操作方法，該SFR包括第一更新存儲元件、第二更新存儲元件和更新邏輯，該操作方法包括:在第一狀態(tài)中由更新邏輯向第一更新存儲元件供應(yīng)至少一個時鐘，在第二狀態(tài)中中斷由更新邏輯向第一更新存儲元件供應(yīng)至少一個時鐘，在第一狀態(tài)由更新邏輯向第二更新存儲元件供應(yīng)至少一個時鐘，在第二狀態(tài)中斷由更新邏輯向第二更新存儲元件供應(yīng)至少一個時鐘。[0011]根據(jù)示例性實施例的再一方面，提供了一種包括特殊功能寄存器(SFR)的片上系統(tǒng)(SoC)，該SoC包括:特殊功能寄存器(SFR);存儲器，其被配置為存儲數(shù)據(jù)；處理器，其被配置為使用SFR來處理數(shù)據(jù)；以及總線，其被配置為將處理器、存儲器和SFR相互連接，其中，所述SRF包括第一更新存儲元件、第二更新存儲元件、與第一更新存儲元件相對應(yīng)的第一更新邏輯、和與第二更新存儲元件相對應(yīng)的第二更新邏輯，而且響應(yīng)于第一更新邏輯被啟用，時鐘被供應(yīng)給第一更新存儲元件，而且響應(yīng)于第二更新邏輯被啟用，所述時鐘被供應(yīng)給第二更新存儲元件。
[0012]根據(jù)示例性實施例的再一方面，提供了一種特殊功能寄存器(SFR)的操作方法，包括:在初始時間期間向多個各個存儲元件中的各個存儲單元供應(yīng)多個時鐘，在經(jīng)過初始時間之后中斷向各個存儲單元供應(yīng)多個時鐘，檢測更新信號并且進入在經(jīng)過初始時間之后發(fā)生的探聽狀態(tài)，啟用與更新信號相對應(yīng)的總線更新邏輯并且進入翻轉(zhuǎn)狀態(tài)，在翻轉(zhuǎn)狀態(tài)下向總線更新存儲元件供應(yīng)時鐘，而且如果沒有檢測到其他更新信號，則中斷向總線更新存儲元件供應(yīng)時鐘并且進入探聽狀態(tài)。
【專利附圖】

【附圖說明】
[0013]通過參照附圖詳細(xì)描述示例性實施例的優(yōu)選實施例，示例性實施例的上述和其它特征和方面將變得更加明顯，在附圖中:
[0014]圖1是根據(jù)實施例的IP設(shè)備的框圖；
[0015]圖2是圖1中所示的特殊功能寄存器的框圖；
[0016]圖3是示出圖2中所示的存儲元件和更新邏輯的操作的框圖；
[0017]圖4是示出圖3中所示的總線更新邏輯的操作的框圖；
[0018]圖5是不出從圖1中所不的特殊功能寄存器供應(yīng)的時鐘的時序圖；
[0019]圖6是示出在圖1所示的特殊功能寄存器中選通的時鐘的狀態(tài)的狀態(tài)圖；
[0020]圖7是示出圖1中所示的特殊功能寄存器的操作方法的流程圖；
[0021]圖8是不出圖1中所不的特殊功能寄存器的時鐘樹的不意圖；
[0022]圖9是圖8中所示的時鐘樹的應(yīng)用例子的示圖；
[0023]圖10是示出包括圖1中所示的特殊功能寄存器的電子系統(tǒng)的框圖；
[0024]圖11是示出圖10中所示的電子系統(tǒng)的應(yīng)用例子的框圖；
[0025]圖12是示出包括圖1中所示的特殊功能寄存器的電子系統(tǒng)的另一應(yīng)用例子的框圖；以及
[0026]圖13是示出包括圖1中所示的特殊功能寄存器的電子系統(tǒng)的又一應(yīng)用例子的框圖。
【具體實施方式】
[0027]以下將參照示出了優(yōu)選實施例的附圖，更充分地描述示例性實施例。然而，示例性實施例可以以不同的形式具體實施，而且不應(yīng)被解釋為局限于這里所闡述的實施例。而是，提供這些示例性實施例以使得本公開將徹底和完整，并且向本領(lǐng)域的技術(shù)人員充分傳達示例性實施例的范圍。貫穿說明書，相同的參考標(biāo)記指示相同的組件。在附圖中，為了清楚起見，夸大了層和區(qū)的厚度。[0028]應(yīng)該理解，當(dāng)層被稱為“在”另一層或襯底“上”時，它可以直接在其他層或襯底上，或者也可以存在居間的層。相反，當(dāng)元素被稱為“直接在”另一元素“上”時，則不存在居間的元素。
[0029]這里，為了便于描述，可以使用諸如“在…之下”、“在…下面”、“較低”、“在…之上”和“上部”之類的空間相對術(shù)語來描述如附圖中所示的一個元素或特征與其他(多個)元素或(多個)特征的關(guān)系。應(yīng)該理解，除了圖中示出的方向以外，空間相對術(shù)語旨在包括使用或操作中的裝置的不同方向。例如，如果圖中的裝置翻轉(zhuǎn)，則被描述為在其它元素和特征“之下”或“下面”的元素則應(yīng)該指向為在其它元素或特征“之上”。因此，示例性術(shù)語“在…之下”可以包括上、下兩個方位。裝置還可以被另外定向(如旋轉(zhuǎn)90度或以其它方位)，并且由此理解這里所使用的空間相對描述詞。
[0030]在描述本發(fā)明的上下文中(特別是所附權(quán)利要求的上下文中)使用的術(shù)語“一”、“一個”、“所述”將被解釋為覆蓋單數(shù)和復(fù)數(shù)，除非另有指示或上下文明顯矛盾。術(shù)語“包括”、“具有”和“包含”將被解釋為開放式術(shù)語(即，意指“包括，但不限于”)，除非另有說明。
[0031]除非另有定義，這里使用的所有技術(shù)和科學(xué)術(shù)語具有與示例性實施例所屬領(lǐng)域的一般技術(shù)人員的普遍理解相同的含義。注意的是，這里提供的人愿意和所有例子和示例性術(shù)語的使用僅僅為了更好地示出示例性實施例，并且不限制示例性實施例的范圍，除非另有規(guī)定。此外，除非另有定義，否則在普遍使用的字典中定義的所有術(shù)語不可以被過度解釋。
[0032]示例性實施例將參照示出示例性實施例的優(yōu)選實施例的透視圖、剖視圖和/或平面圖進行描述。因此，可以根據(jù)制造技術(shù)和/或容限修改示例性視圖的剖面。換句話說，示例性實施例并不旨在限制示例性實施例的范圍，而是覆蓋可能由于制造工藝的變化所引起的所有改變和修改。因此，附圖中示出的區(qū)域以示意形式示出，而且區(qū)域的形狀通過示例而非限制的方式簡單地說明。
[0033]下文中，將參照附圖描述示例性實施例。在以下描述中，表述“供應(yīng)或提供時鐘”指的是翻轉(zhuǎn)(toggle)和輸入時鐘，而且表述“不供應(yīng)或提供時鐘”指的是不翻轉(zhuǎn)時鐘。
[0034]圖1是根據(jù)實施例的IP (Intellectual Property, IP)設(shè)備的框圖，而且圖2是圖1中所示的特殊功能寄存器的框圖。
[0035]在現(xiàn)有技術(shù)中，術(shù)語“知識產(chǎn)權(quán)(Intellectual Property, IP)”是半導(dǎo)體架構(gòu)和制造中采用的設(shè)計資產(chǎn)，是在半導(dǎo)體器件，例如片上系統(tǒng)(S0C)，中實現(xiàn)的預(yù)定功能塊。在示例性實施例的整個說明書中，IP設(shè)備被定義為半導(dǎo)體器件中用于執(zhí)行特殊功能的分立的電路塊。
[0036]參照圖1，根據(jù)實施例的IP設(shè)備100包括特殊功能寄存器(SFR) 110和內(nèi)部邏輯120。
[0037]SFRllO被配置為存儲用于執(zhí)行IP設(shè)備100的特殊功能的數(shù)據(jù)。
[0038]作為例子，SFRllO可以用作I/O控制寄存器、定時器、堆棧指針、程序計數(shù)器、返回地址寄存器、狀態(tài)寄存器或條件碼寄存器，但是示例性實施例的各方面不限于此。
[0039]內(nèi)部邏輯120是IP設(shè)備100內(nèi)用于處理數(shù)據(jù)的邏輯，并且被配置為使用SFRllO中存儲的數(shù)據(jù)處理多個操作。
[0040]參照圖2，SFRllO包括總線監(jiān)視邏輯111、總線接口邏輯112、讀訪問邏輯113、寫訪問邏輯114、參考邏輯115、存儲元件116和更新邏輯117。
[0041]讀訪問邏輯113被配置為讀取存儲在存儲元件116中的數(shù)據(jù)。讀訪問邏輯113通過總線處理讀訪問。另外，讀訪問邏輯113可以將從存儲元件116讀取的數(shù)據(jù)發(fā)送到總線接口邏輯112。
[0042]寫訪問邏輯114被配置為將數(shù)據(jù)寫到存儲元件116。寫訪問邏輯114通過總線處理寫訪問。另外，寫訪問邏輯114可以從總線接口邏輯112接收將被寫到存儲元件116的數(shù)據(jù)。
[0043]總線接口邏輯112被配置成讀訪問邏輯113和總線之間的接口，或者寫訪問邏輯114和總線之間的接口。總線接口邏輯112可以由多個邏輯組成，所述多個邏輯包括在讀訪問邏輯113和總線之間接口的第一總線接口邏輯和在寫訪問邏輯114和總線之間接口的第二總線接口邏輯。
[0044]總線監(jiān)視邏輯111被配置為通過檢測總線的訪問來執(zhí)行時鐘選通(clockgating),并且當(dāng)檢測到總線的訪問時，向讀訪問邏輯113、寫訪問邏輯114或總線接口邏輯112供應(yīng)時鐘。
[0045]當(dāng)總線對IP設(shè)備100執(zhí)行讀訪問時，總線監(jiān)視邏輯111向總線接口邏輯112和讀訪問邏輯113供應(yīng)時鐘。當(dāng)總線對IP設(shè)備100執(zhí)行寫訪問時，總線監(jiān)視邏輯111向總線接口邏輯112和寫訪問邏輯114供應(yīng)時鐘。當(dāng)不是由總線執(zhí)行訪問時，不向讀訪問邏輯113、寫訪問邏輯114和總線接口邏輯112供應(yīng)時鐘。
[0046]用于監(jiān)視操作的時鐘可以連續(xù)地供應(yīng)給總線監(jiān)視邏輯111。與總線接口邏輯112相對應(yīng)的總線監(jiān)視邏輯111可以包括多個邏輯?？偩€監(jiān)視邏輯111可以被配置為特定于總線類型。
[0047]存儲元件116對應(yīng)SFRllO內(nèi)用于存儲數(shù)據(jù)的存儲空間。存儲元件116包括用于存儲數(shù)據(jù)的多個存儲單元。作為例子，存儲單元可以對應(yīng)于一個或多個觸發(fā)器(flip-flop，F(xiàn)F)，但不限于示例性實施例的各個方面。多個存儲單元可以根據(jù)更新屬性被劃分成多個組，而且可以根據(jù)更新屬性被施加不同類型的時鐘選通。
[0048]參考邏輯(reference logic)115被配置為參考存儲在存儲元件116中的數(shù)據(jù)。參考邏輯115可以訪問存儲元件116的所有存儲單元。參考邏輯115可以向讀訪問邏輯113或內(nèi)部邏輯120供應(yīng)存儲在存儲元件116中的數(shù)據(jù)。
[0049]更新邏輯117被配置為更新存儲在存儲元件116中的數(shù)據(jù)。更新邏輯117可以對存儲元件116執(zhí)行時鐘選通。更新邏輯117可以被劃分成多個組，并且可以對劃分為多個組的存儲單元執(zhí)行不同類型的時鐘選通。用于執(zhí)行時鐘選通的時鐘可以不斷地供應(yīng)給更新邏輯117。
[0050]當(dāng)總線執(zhí)行讀訪問時，向讀訪問邏輯113和總線接口邏輯112供應(yīng)時鐘。此外，當(dāng)總線執(zhí)行寫訪問時，向?qū)懺L問邏輯114和總線接口邏輯112供應(yīng)時鐘。當(dāng)不是由總線執(zhí)行訪問時，不向讀訪問邏輯113、寫訪問邏輯114和總線接口邏輯112供應(yīng)時鐘。
[0051]雖然圖2中沒有清楚地示出，但是執(zhí)行時鐘選通的總線監(jiān)視邏輯111和更新邏輯117中的每一個都可以包括輸入主時鐘的輸入端口、以及多個時鐘選通單元。作為例子，主時鐘可以是從總線輸入的時鐘，而不限于示例性實施例的各個方面。
[0052]參照圖1和圖2，作為例子，在IP設(shè)備100的SFRllO中執(zhí)行的操作可以被劃分為需要時鐘的操作和不需要時鐘的操作。
[0053]由SFRllO執(zhí)行的一個操作是參考操作(reference operation)，其中供應(yīng)了將被使用的數(shù)據(jù)以允許IP設(shè)備100的內(nèi)部邏輯120處理多個操作。為了供應(yīng)將要由IP設(shè)備100的內(nèi)部邏輯120使用的數(shù)據(jù)，SFRl 10可以立即向內(nèi)部邏輯120供應(yīng)存儲在存儲元件116中的數(shù)據(jù)，或者可以在使用組合邏輯處理多個操作之后供應(yīng)數(shù)據(jù)。在這個操作中，在執(zhí)行這個操作時不必供應(yīng)時鐘。
[0054]在某些情況下，SFRllO可以向內(nèi)部邏輯120供應(yīng)由復(fù)雜時序邏輯(sequentiallogic)處理的數(shù)據(jù)。在這種情況下，必須供應(yīng)時鐘來執(zhí)行此操作。在示例性實施例中，時序邏輯可以不在SFRllO內(nèi)提供，但是可以被配置為內(nèi)部邏輯120的各個組件之一。此外，這也適用于向讀訪問邏輯113供應(yīng)數(shù)據(jù)的情況。
[0055]因此，SFRllO的參考操作可以被分類作不需要時鐘的操作。
[0056]由SFRllO執(zhí)行的另一操作是用戶通過總線訪問SFR110。通過總線訪問操作，總線可以讀取SFRllO的數(shù)據(jù)。必須供應(yīng)時鐘來執(zhí)行總線訪問操作。然而，基于IP設(shè)備100的整體操作時間，對于SFRl 10的讀訪問操作只需很短的時間。換句話說，在IP設(shè)備100的操作時間的大部分時間不執(zhí)行對于SFRllO的讀訪問操作。這種情況也適用于由總線執(zhí)行的寫訪問。
[0057]由SFRllO執(zhí)行的另一操作是更新存儲在SFRllO的存儲元件116中的數(shù)據(jù)。SFRllO的更新操作以各種方式執(zhí)行。換句話說，存儲元件116可以由用戶通過總線寫入數(shù)據(jù)來更新?？商鎿Q地，也可以響應(yīng)于幀同步信號等以幀為單位來更新存儲在SFRllO的存儲元件116中的數(shù)據(jù)?？商鎿Q地，也可以根據(jù)諸如中斷信號的預(yù)定的更新信號來更新存儲在SFRllO的存儲元件116中的數(shù)據(jù)。如上所述，SFRllO可以具有各種更新屬性。所有的更新操作都需要時鐘。
[0058]在示例性實施例中，由SFRllO執(zhí)行的操作被分類為多個操作模式，并且被分離成用于各個操作的塊(或模塊)。根據(jù)操作模式，SFRllO可以由分離的操作單元來配置，所述分離的操作單元包括用于向例如IP設(shè)備100的內(nèi)部邏輯120供應(yīng)數(shù)據(jù)的參考操作單元(reference operation unit)、用于通過總線訪問數(shù)據(jù)的總線操作單元、用于更新存儲在存儲元件116中的數(shù)據(jù)的更新操作單元?？梢詫⒉煌愋偷臅r鐘選通施加到各個操作單
J Li ο
[0059]由于參考操作單元(例如，參考邏輯115)由存儲元件116的輸出端口和組合邏輯組成，因此不向參考操作單元供應(yīng)時鐘。只有當(dāng)執(zhí)行總線訪問時，如上所述，才會向總線訪問操作部件，例如，讀訪問邏輯113、寫訪問邏輯114或總線接口邏輯112供應(yīng)時鐘。只有在更新時間期間，才會向更新操作單元，例如，存儲在其中的數(shù)據(jù)被更新的存儲單元，供應(yīng)時鐘。
[0060]圖3是示出圖2中所示的存儲元件和更新邏輯的操作的框圖，而且圖4是示出圖3中所示的總線更新邏輯的操作的框圖。
[0061]參照圖3，存儲元件116可以根據(jù)更新屬性被分成一個或多個組。作為例子，存儲元件116可以包括總線更新存儲元件116a、同步更新存儲元件116b、第一特殊更新存儲元件116c和第二特殊更新存儲元件116d。
[0062]作為例子，更新邏輯117可以包括與存儲元件116相對應(yīng)的總線更新邏輯117a、同步更新邏輯117b、第一特殊更新邏輯117c和第二特殊更新邏輯117d。
[0063]總線更新邏輯117a可以更新存儲在總線更新存儲元件116a中的數(shù)據(jù)，而且同步更新邏輯117b可以更新存儲在同步更新存儲元件116b中的數(shù)據(jù)。此外，第一特殊更新邏輯117c和第二特殊更新邏輯117d可以分別更新存儲在第一特殊更新存儲元件116c和第二特殊更新存儲元件116d中的數(shù)據(jù)。
[0064]根據(jù)總線的寫訪問可以更新總線更新存儲元件116a，而且根據(jù)例如幀同步信號的同步信號可以更新同步更新存儲元件116b。具體來說，根據(jù)幀同步信號可以更新用于多媒體的IP設(shè)備100的影子寄存器(shadow register)。
[0065]此外，可以根據(jù)中斷或自動清除功能利用固有的更新條件更新一些更新存儲元件。第一特殊更新存儲元件116c和第二特殊更新存儲元件116d可以對應(yīng)一些更新存儲元件。一些更新存儲元件可以具有多個更新條件。
[0066]在示例性實施例的一個實施例中，作為例子，存儲元件116的更新屬性被劃分為四種類型，而且各個更新存儲元件116也可以被單獨配置，但是示例性實施例的各個方面不限于此。在示例性實施例中，根據(jù)更新屬性，可以將不同類型的時鐘選通(clock gating)施加到總線更新存儲元件116a、同步更新存儲元件116b、第一特殊更新存儲元件116c和第二特殊更新存儲元件116d。
[0067]當(dāng)檢測到指示總線的更新時間的信號時，總線更新邏輯117a被啟用。只有當(dāng)總線更新邏輯117a被啟用時，才向總線更新存儲元件116a供應(yīng)時鐘以更新存儲在總線更新存儲元件116a中的數(shù)據(jù)。當(dāng)檢測到幀同步信號時，同步更新邏輯117b被啟用。只有當(dāng)同步更新邏輯117b被啟用時,才向同步更新存儲元件116b供應(yīng)時鐘以更新存儲在同步更新存儲元件116b中的數(shù)據(jù)。
[0068]當(dāng)檢測到用于確定各個更新條件的信號時，第一特殊更新邏輯117c和第二特殊更新邏輯117d也被啟用，而且向第一特殊更新存儲元件116c和第二特殊更新存儲元件116d供應(yīng)時鐘以更新存儲在其中的數(shù)據(jù)。如上所述，第一特殊更新邏輯117c和第二特殊更新邏輯117d可以確定多個更新條件。
[0069]參照圖4，主時鐘CLK被輸入到總線更新邏輯117a，而且從主時鐘CLK生成的更新時鐘UPDATE_CLK可以被供應(yīng)給總線更新存儲元件116a。
[0070]基于總線的寫訪問的使能信號EN可以被供應(yīng)給總線更新邏輯117a。如上參照圖3所述，使能信號EN可以是指示存儲單元的更新時間的信號?？偩€更新邏輯117a檢測使能信號EN并且選通主時鐘信號CLK。換句話說，只有當(dāng)檢測到使能信號EN時，總線更新邏輯117a才向總線更新存儲元件116a供應(yīng)更新時鐘UPDATE_CLK。因此，總線更新邏輯117a的時鐘選通單元可以包括公知元件，包括鎖存器、與(AND)門、或(OR)門等。
[0071]同步更新邏輯117b、第一特殊更新邏輯117c和第二特殊更新邏輯117d也可以以與總線更新邏輯117a大致相同的方式操作。因此，用于確定更新條件的信號也被供應(yīng)給這些更新邏輯117b、117c和117d。更新邏輯117b、117c和117d中的每一個選通主時鐘CLK，而且只有當(dāng)檢測到每個信號時，才可以向各個更新存儲元件116b、116c和116d供應(yīng)時鐘。
[0072]如上參照圖3和圖4所述，存儲元件116的多個存儲單元可以被劃分為物理上彼此分離的一個或多個組(例如，更新存儲元件)。時鐘選通通過用于檢測更新條件的各個邏輯被施加給各個組。各個邏輯中的每一個檢測指示更新條件的信號。僅當(dāng)檢測到信號時，才向相關(guān)組的存儲單元供應(yīng)時鐘。因此，時鐘被最少地供應(yīng)給所有的存儲元件116。
[0073]因此，在第一時間，向總線更新存儲元件116a供應(yīng)時鐘，但不向同步更新存儲元件116b供應(yīng)時鐘。在不同于第一時間的第二時間，可以不向總線更新存儲元件116a供應(yīng)時鐘，但是可以向同步更新存儲元件116b供應(yīng)時鐘。
[0074]各更新邏輯117被相互排他地啟用以進行時鐘選通，但是示例性實施例的各個方面不限于此。
[0075]當(dāng)總線更新存儲元件116a被激活時,更新邏輯117向總線更新存儲元件116a供應(yīng)主時鐘，而且可以中斷向其他更新存儲元件116b、116c和116d供應(yīng)主時鐘。
[0076]因此，向總線更新存儲兀件116a供應(yīng)的時鐘和向其他更新存儲兀件116b、116c和116d供應(yīng)的時鐘可以彼此不同。作為例子，向總線更新存儲元件116a供應(yīng)的時鐘可以是第一頻率，而向其他更新存儲元件116b、116c和116d供應(yīng)的時鐘可以是第二頻率。由于向滅活的更新存儲元件116b、116c和116d供應(yīng)的時鐘不被翻轉(zhuǎn)，因此當(dāng)更新存儲元件116b、116c和116d被滅活時第二頻率變?yōu)榻咏鼰o窮大。
[0077]圖5是不出從圖1中所不的特殊功能寄存器供應(yīng)的時鐘的時序圖。
[0078]參照圖5，主時鐘CLK被供應(yīng)給SFR110。主時鐘CLK可以是從總線供應(yīng)的時鐘。寫信號WRITE可以是根據(jù)總線的寫訪問被發(fā)送到SFRllO的命令信號?？偩€時鐘BUS_CLK是供應(yīng)給總線接口邏輯112和寫訪問邏輯114的時鐘。更新信號UPDATE是指示更新時間的信號。更新時鐘UPDATE_CLK是供應(yīng)給總線更新存儲元件116a的時鐘。更新時鐘UPDATE_CLK可以對應(yīng)于上面在圖4中描述的使能信號EN。
[0079]當(dāng)執(zhí)行時鐘選通(clock gating)時,總線監(jiān)視邏輯111不向總線接口邏輯112和寫訪問邏輯114供應(yīng)時鐘。當(dāng)輸入寫信號WRITE時，如果根據(jù)總線的寫訪問檢測到寫信號WRITE(圖5中的A)，則總線監(jiān)視邏輯111向總線接口邏輯112和寫訪問邏輯114供應(yīng)總線時鐘 BUS_CLK。
[0080]此外，當(dāng)執(zhí)行時鐘選通時，總線更新邏輯117a不向總線更新存儲元件116a供應(yīng)時鐘，并且不更新存儲在其中的數(shù)據(jù)。當(dāng)輸入指示更新時間的更新信號UPDATE時，如果檢測到更新信號UPDATE (圖5中的B)，則總線更新邏輯117a向總線更新存儲元件116a供應(yīng)更新時鐘 UPDATE_CLK。
[0081]圖6是示出在圖1所示的特殊功能寄存器中選通的時鐘的狀態(tài)的狀態(tài)圖。
[0082]參照圖6，SFRllO可以具有各種不同的狀態(tài)，包括初始狀態(tài)、探聽(snoop)狀態(tài)和翻轉(zhuǎn)(toggle)狀態(tài)。
[0083]當(dāng)SFRllO被復(fù)位時，時鐘可以被供應(yīng)給所有的塊，直到所有的存儲單元和邏輯穩(wěn)定為止?？偩€監(jiān)視邏輯111向總線接口邏輯112、讀訪問邏輯113和寫訪問邏輯114供應(yīng)時鐘。更新邏輯117向存儲元件116的所有的存儲單元供應(yīng)時鐘。在經(jīng)過初始時間(例如，初始時間激發(fā)(fire))之后，SFRllO轉(zhuǎn)換到探聽狀態(tài)。
[0084]在探聽狀態(tài)下，SFRllO的邏輯執(zhí)行對它們各個條件信號的時鐘選通監(jiān)視。如上所述，總線監(jiān)視邏輯111監(jiān)視讀訪問或?qū)懺L問，而且更新邏輯117監(jiān)視指示更新時間的信號。此后，如果檢測到條件信號，則SFRllO轉(zhuǎn)換到翻轉(zhuǎn)狀態(tài)以供應(yīng)時鐘。
[0085]在翻轉(zhuǎn)狀態(tài)下，SFRllO向需要時鐘的塊供應(yīng)時鐘以執(zhí)行正常操作。如果即使在經(jīng)過預(yù)定的探聽時間(探聽時間激發(fā))之后也沒有檢測到進一步的條件信號，則SFRllO轉(zhuǎn)換到探聽狀態(tài)。在探聽狀態(tài)下，SFRllO的邏輯再次執(zhí)行對它們各個條件信號的時鐘選通監(jiān)視。
[0086]現(xiàn)在將描述圖1中所示的SFR的操作方法。
[0087]圖7是示出圖1中所示的特殊功能寄存器的操作方法的流程圖。為了方便起見，下面的描述將集中于本實施例與以前實施例之間的差別。
[0088]參照圖7，在初始狀態(tài)下，更新邏輯117向存儲元件116的所有的存儲單元供應(yīng)時鐘(S131)。在經(jīng)過初始時間之后，更新邏輯117中斷向存儲元件116的所有的存儲單元供應(yīng)時鐘(S132)。
[0089]接著，在探聽狀態(tài)下，更新邏輯117檢測更新信號UPDATE (S133)。與更新信號UPDATE相應(yīng)地啟用總線更新邏輯117a。在翻轉(zhuǎn)狀態(tài)下，總線更新邏輯117a向總線更新存儲元件116a供應(yīng)時鐘(S134)。
[0090]如果即使在經(jīng)過預(yù)定的探聽時間之后也沒有檢測到進一步的更新信號，更新邏輯117轉(zhuǎn)換到探聽狀態(tài)，同時中斷向總線更新存儲元件的時鐘供應(yīng)(S135)。
[0091]接著，在探聽狀態(tài)下，更新邏輯117檢測同步信號SYNC (S136)。響應(yīng)于同步信號SYNC啟用同步更新邏輯117b，而且在翻轉(zhuǎn)狀態(tài)下向同步更新存儲元件116b供應(yīng)時鐘(S137)。
[0092]接著，如果即使在經(jīng)過探聽時間之后也沒有檢測到進一步的同步信號，更新邏輯117轉(zhuǎn)換到探聽狀態(tài)，同時中斷給同步更新存儲元件116b的時鐘供應(yīng)(S138)。
[0093]在下文中，將描述圖1中所示的SFR的時鐘樹。圖8是示出圖1中所示的特殊功能寄存器的時鐘樹的示意圖。為了方便起見，將省略重復(fù)的描述。
[0094]時鐘樹包括時鐘源11、時鐘緩沖器12a和12b、時鐘選通單元13a到13d、以及負(fù)載。時鐘源11供應(yīng)時鐘。時鐘緩沖器12a和12b緩沖從時鐘源11供應(yīng)的時鐘，并向負(fù)載供應(yīng)經(jīng)緩沖的時鐘。時鐘選通單元13a到13d根據(jù)條件可以供應(yīng)時鐘或者可以中斷時鐘供應(yīng)。負(fù)載可以對應(yīng)于存儲元件116的多個觸發(fā)器FF。
[0095]多個觸發(fā)器FF可以包括被選擇性地供應(yīng)時鐘的多個組。作為例子，多個觸發(fā)器FF可以分開配置為第一更新組141、第二更新組142、第三更新組143和第四更新組144。第一更新組141至第四次更新組144可以對應(yīng)于圖3中所示的更新存儲元件116a、116b、116c和 116d。
[0096]多個時鐘選通單元13a至13d可以在每個更新組141至144與每個時鐘緩沖器12a和12b之間的節(jié)點處形成。多個時鐘選通單元13a至13d可以被包括，作為圖3中所示的更新邏輯117的一些元件。更新邏輯117可以使用多個時鐘選通單元13a至13d，選擇性地向第一更新組141至第四次更新組144供應(yīng)時鐘。例如，圖8示出了僅向第一更新組141供應(yīng)時鐘。
[0097]圖9是圖8中所示的時鐘樹的應(yīng)用例子的示圖。為了方便起見，下面的描述將集中于圖8和圖9中所示的應(yīng)用例子之間的差別。
[0098]參照圖9，多個觸發(fā)器FF可以包括分層的組。作為例子，多個觸發(fā)器FF可以包括分開配置為第一更新組151和第二更新組152。
[0099]第一更新組151中包括的觸發(fā)器FF可以被劃分為第一子組161和第二子組162。類似地，第二更新組152中包括的觸發(fā)器FF可以被劃分為第三子組163和第四子組164。某些子組163和164也被分層，并且被劃分為第一部分171至第四部分174。[0100]多個時鐘選通單元14a、14b、15a至15d、和16a至16d可以在時鐘樹的節(jié)點處形成。多個時鐘選通單元14a、14b、15a至15d、和16a至16d可以被包括在圖3中所示的更新邏輯117的一些元件中。更新邏輯117可以使用多個時鐘選通單元14a、14b、15a至15d、和16a至16d,選擇性地向更新組、子組或部分單元供應(yīng)時鐘。
[0101]作為另一例子，根據(jù)示例性實施例的IP設(shè)備100可以適用于各種電子設(shè)備之一，諸如計算機、便攜式計算機、超移動PC (UMPC)、工作站、上網(wǎng)本、個人數(shù)字助理(PDA)、網(wǎng)絡(luò)平板計算機、無線電話、移動電話、智能電話、電子書、便攜式多媒體播放器(PMP)、便攜式游戲機、導(dǎo)航設(shè)備、黑盒、數(shù)碼相機、3維電視、數(shù)字音頻記錄器、數(shù)字圖像播放器、數(shù)字視頻錄像機、數(shù)字視頻播放器、無線發(fā)射機-接收機、家庭網(wǎng)絡(luò)設(shè)備、計算機網(wǎng)絡(luò)、遠(yuǎn)程信息服務(wù)(TELEMATIX)網(wǎng)絡(luò)、RFID設(shè)備、或者包括計算系統(tǒng)的各種元件之一。
[0102]同時，作為例子，特殊功能寄存器(SFR) 110、內(nèi)部邏輯120或IP設(shè)備100可以以不同的封裝裝配，諸如層疊封裝(PoP)、球柵陣列(BGA)、芯片規(guī)模封裝(CSP)、塑料式引線芯片承載封裝(PLCC)、塑料雙列直插式封裝(roiP)、晶片包中管芯封裝(Die in WafflePack)、晶片形式的管芯封裝(Die in Wafer Form)、板上芯片技術(shù)(COB)、陶瓷雙列直插式封裝(CERDIP)、塑料公制四方扁平封裝(MQFP)、薄型四方扁平封裝(TQFP)、小外型封裝(SOIC)、縮小外型封裝(SSOP)、薄型小尺寸封裝(TSOP)、薄型四方扁平封裝(TQFP)、單列直插式封裝(SIP)、多芯片封裝(MCP)、晶片級制造封裝(WFP)、或者晶片級處理堆疊封裝(WSP)。
[0103]圖10是示出包括圖1中所示的特殊功能寄存器的電子系統(tǒng)的框圖。
[0104]參照圖10，電子系統(tǒng)200可以包括處理器210、存儲器220和多個IP設(shè)備(IP)231至233。處理器210、存儲器220和多個IP設(shè)備231至233可以通過總線彼此連接?？偩€可以是數(shù)據(jù)通過它移動的路徑。電子系統(tǒng)200可以被配置成這樣的系統(tǒng)，其中，諸如處理器210、存儲器220、或執(zhí)行各種功能的多個IP設(shè)備231至233的分立的半導(dǎo)體被提供為片上系統(tǒng)(SoC)的半導(dǎo)體器件。
[0105]處理器210可以包括微處理器、數(shù)字信號處理器或執(zhí)行與這些處理器的功能類似的功能的邏輯元件中的至少一個。
[0106]存儲器220是存儲數(shù)據(jù)和/或命令的存儲設(shè)備。雖然未清楚地示出，但是電子系統(tǒng)200可以進一步包括改進處理器210的操作的操作存儲器，諸如高速DRAM和/或SRAM。
[0107]IP設(shè)備231至233可以是電子系統(tǒng)200中執(zhí)行特定功能的電路塊。IP設(shè)備231至233中的每一個可以包括特殊功能寄存器(SFR)。處理器210可以使用SFR來處理數(shù)據(jù)。IP設(shè)備231至233中的每一個可以對應(yīng)于圖1中所示的IP設(shè)備100。
[0108]圖11是示出圖10中所示的電子系統(tǒng)的應(yīng)用例子的框圖。為了方便起見，下面的描述將集中于圖10和圖11中所示的應(yīng)用例子之間的差別。
[0109]參照圖11，電子系統(tǒng)300可以包括處理器310、存儲器320、IP設(shè)備(IP)330、和特殊功能寄存器(SFR) 340。處理器310、存儲器320、IP設(shè)備330和SFR340可以通過總線彼此連接。
[0110]SFR340可以不被并入IP設(shè)備330，但是可以被提供為連接到總線的單獨的塊。處理器310可以使用SFR340來處理數(shù)據(jù)。IP設(shè)備330 (例如，IP的內(nèi)部邏輯)可以通過總線訪問SFR340，或者可以連接到SFR340的單獨的輸出端口以接收數(shù)據(jù)。[0111]圖12是示出包括圖1中所示的特殊功能寄存器的電子系統(tǒng)的另一應(yīng)用例子的框圖。為了方便起見，下面的描述將集中于圖10和圖12中所示的電子系統(tǒng)之間的差異。
[0112]參照圖12，電子系統(tǒng)400可以包括處理器410、存儲器420和IP塊430。處理器410、存儲器420和IP塊430可以通過總線彼此連接。
[0113]IP塊430可以由電路塊配置，所述電路塊包括分層的IP設(shè)備431至434。IP設(shè)備431至434中的每一個可以包括或者可以不包括特殊功能寄存器(SFR)。
[0114]圖13是示出包括圖1中所示的特殊功能寄存器的電子系統(tǒng)的又一應(yīng)用例子的框圖。
[0115]參照圖13，電子系統(tǒng)500包括控制器510和特殊功能寄存器(SFR) 520。控制器510可以是半導(dǎo)體器件，諸如包括處理器和存儲器的片上系統(tǒng)(SoC)。SFR520可以不被并入控制器510，但是可以被提供為連接到控制器510的單獨的塊。
[0116]除了連接到控制器510的SFR520，還可以在控制器510內(nèi)提供附加的SFR?？刂破?10可以使用SFR520來處理數(shù)據(jù)。
[0117]關(guān)于本文所公開的方面描述的方法或算法的步驟可以直接在硬件、由處理器運行的軟件模塊、或者硬件和軟件的組合中具體實施。軟件模塊可以駐留在RAM存儲器、快閃存儲器、ROM存儲器、EPROM存儲器、EEPROM存儲器、寄存器、硬盤、可移動盤、CD-ROM、或本領(lǐng)域中已知的任何其它形式的存儲介質(zhì)中。示例性存儲介質(zhì)可以耦合到處理器，以使得處理器可以從存儲介質(zhì)讀信息以及向存儲介質(zhì)寫輸入信息?？商鎿Q地，存儲介質(zhì)可以是處理器形成在一起。另外，在一些方面中，處理器和存儲介質(zhì)可以駐留在專用集成電路(ASIC)中?？商鎿Q地，ASIC可以駐留在用戶終端中?？商鎿Q地，處理器和存儲介質(zhì)可以作為分立的組件駐留在用戶終端中。
[0118]總結(jié)詳細(xì)描述，本領(lǐng)域技術(shù)人員將會理解，可以對優(yōu)選的實施例做出許多變化和修改而基本上不脫離示例性實施例的原理。因此，所公開的示例性實施例的優(yōu)選實施例僅在一般的和描述的意義上使用，而不是出于限制的目的。
【權(quán)利要求】
1.一種包括特殊功能寄存器(SFR)的片上系統(tǒng)(SoC)，其中，所述SRF包括: 第一更新存儲元件； 第二更新存儲元件； 與第一更新存儲元件相對應(yīng)的第一更新邏輯；以及 與第二更新存儲元件相對應(yīng)的第二更新邏輯， 其中，響應(yīng)于第一更新邏輯被啟用，時鐘被供應(yīng)給第一更新存儲元件，而且響應(yīng)于第二更新邏輯被啟用，所述時鐘被供應(yīng)給第二更新存儲元件。
2.如權(quán)利要求1所述的SoC，其中，在第一時間，所述時鐘被供應(yīng)給第一更新存儲元件而不被供應(yīng)給第二更新存儲元件，而且在不同于第一時間的第二時間，所述時鐘不被供應(yīng)給第一更新存儲元件而被供應(yīng)給第二更新存儲元件。
3.如權(quán)利要求2所述的SoC，其中，使用不同的使能信號來啟用第一更新邏輯和第二更新邏輯。
4.如權(quán)利要求1所述的SoC，其中，第一更新邏輯根據(jù)第一信號向第一更新存儲元件供應(yīng)至少一個時鐘，而且第二更新邏輯根據(jù)第二信號向第二更新存儲元件供應(yīng)至少一個時鐘。
5.如權(quán)利要求4所述的SoC，其中，第一更新邏輯根據(jù)第一信號更新存儲在第一更新存儲元件中的數(shù)據(jù)，而且第二更新邏輯根據(jù)第二信號更新存儲在第二更新存儲元件中的數(shù)據(jù)。
6.如權(quán)利要求1所述的SoC，其中，所述SFR還包括:` 讀訪問邏輯，其被配置為發(fā)送從第一更新存儲元件和第二更新存儲元件讀取的數(shù)據(jù)；寫訪問邏輯，其被配置為接收將被寫到第一更新存儲元件和第二更新存儲元件的數(shù)據(jù)；以及 總線接口邏輯，其被配置為讀訪問邏輯和總線之間或者寫訪問邏輯和總線之間的接□。
7.如權(quán)利要求6所述的SoC，其中，響應(yīng)于總線執(zhí)行讀訪問，時鐘被供應(yīng)給讀訪問邏輯和總線接口邏輯， 響應(yīng)于總線執(zhí)行寫訪問，時鐘被供應(yīng)給寫訪問邏輯和總線接口邏輯，以及 響應(yīng)于不是由總線執(zhí)行訪問，時鐘不被供應(yīng)給讀訪問邏輯、寫訪問邏輯和總線接口邏輯。
8.如權(quán)利要求7所述的SoC，其中，所述SFR還包括: 總線監(jiān)視邏輯，其被配置為檢測訪問，以及 響應(yīng)于檢測到總線的訪問，向總線接口邏輯和讀訪問邏輯或?qū)懺L問邏輯供應(yīng)至少一個時鐘。
9.如權(quán)利要求1所述的SoC，其中，所述SFR還包括: 參考邏輯，其被配置為向內(nèi)部邏輯發(fā)送存儲在第一更新存儲元件和第二更新存儲元件中的數(shù)據(jù)， 其中，不向參考邏輯供應(yīng)時鐘。
10.如權(quán)利要求1所述的SoC，其中，第一更新存儲元件和第二更新存儲元件中的每一個包括至少一個觸發(fā)器。
11.一種包括特殊功能寄存器(SFR)的片上系統(tǒng)(SoC)，其中，所述SRF包括: 輸入端口，其被配置為接收主時鐘； 第一更新存儲元件，其被配置為接收從主時鐘生成的第一時鐘； 第二更新存儲元件，其被配置為接收從主時鐘生成的第二時鐘； 其中，響應(yīng)于第一更新存儲元件和第二更新存儲元件之一被激活，第一時鐘和第二時鐘彼此不同。
12.如權(quán)利要求11所述的SoC，其中，響應(yīng)于第一更新存儲元件和第二更新存儲元件之一被激活，第一時鐘處于第一頻率，而第二時鐘處于不同于第一頻率的第二頻率。
13.如權(quán)利要求11所述的SoC，其中，所述SFR還包括更新邏輯，其被配置為通過選通主時鐘來向第一更新存儲元件和第二更新存儲元件供應(yīng)至少一個時鐘。
14.如權(quán)利要求13所述的SoC，其中，響應(yīng)于第一更新存儲元件和第二更新存儲元件之一被激活，更新邏輯向第一更新存儲元件和第二更新存儲元件中的激活的更新存儲元件供應(yīng)主時鐘，并且中斷向第一更新存儲元件和第二更新存儲元件中的滅活的更新存儲元件供應(yīng)主時鐘。
15.一種包括特殊功能寄存器(SFR)的片上系統(tǒng)(SoC)，其中，所述SRF包括: 特殊功能寄存器(SFR)； 存儲器，其被配置為存儲數(shù)據(jù)； 處理器，其被配置為使用SFR來處理數(shù)據(jù)；以及 總線，其被配置為將處理器、存儲器和SFR相互連接， 其中，所述SRF包括第一更新存儲元件、第二更新存儲元件、與第一更新存儲元件相對應(yīng)的第一更新邏輯、和與第二更新存儲元件相對應(yīng)的第二更新邏輯，而且響應(yīng)于第一更新邏輯被啟用，時鐘被供應(yīng)給第一更新存儲元件，而且響應(yīng)于第二更新邏輯被啟用，所述時鐘被供應(yīng)給弟~ 更新存儲兀件。
16.如權(quán)利要求15所述的SoC，其中，在第一時間，所述時鐘被供應(yīng)給第一更新存儲元件而不被供應(yīng)給第二更新存儲元件，而且在不同于第一時間的第二時間，所述時鐘不被供應(yīng)給第一更新存儲元件而被供應(yīng)給第二更新存儲元件。
17.如權(quán)利要求15所述的SoC，其中，第一更新邏輯根據(jù)第一信號向第一更新存儲元件供應(yīng)至少一個時鐘，而且第二更新邏輯根據(jù)第二信號向第二更新存儲元件供應(yīng)至少一個時鐘。
18.如權(quán)利要求15所述的SoC，其中，所述SFR還包括: 讀訪問邏輯，其被配置為發(fā)送從更新存儲元件讀取的數(shù)據(jù)；寫訪問邏輯，其被配置為接收將被寫到更新存儲元件的數(shù)據(jù)；以及總線接口邏輯，其被配置為讀訪問邏輯和總線之間或者寫訪問邏輯和總線之間的接口。
19.如權(quán)利要求18所述的SoC，其中，響應(yīng)于總線執(zhí)行讀訪問，時鐘被供應(yīng)給讀訪問邏輯和總線接口邏輯，響應(yīng)于總線執(zhí)行寫訪問，時鐘被供應(yīng)給寫訪問邏輯和總線接口邏輯，以及響應(yīng)于不是由總線執(zhí)行的訪問，時鐘不被供應(yīng)給讀訪問邏輯、寫訪問邏輯和總線接口邏輯。
20.如權(quán)利要求19所述的SoC，其中，所述SFR還包括: 總線監(jiān)視邏輯，其被配置為檢測總線的訪問，而且響應(yīng)于檢測到總線的訪問，向總線接口邏輯和讀訪問邏輯或?qū)懺L 問邏輯供應(yīng)至少一個時鐘。
【文檔編號】G06F15/76GK103870436SQ201310680410
【公開日】2014年6月18日 申請日期:2013年12月11日 優(yōu)先權(quán)日:2012年12月11日
【發(fā)明者】李東翰, 姜恩智, 孔在燮, 全基文 申請人:三星電子株式會社