一種基于pxi架構(gòu)的背板裝置及控制方法
【專利摘要】本發(fā)明提供一種基于PXI架構(gòu)的背板裝置及控制方法，包括PXI接口插槽、電源轉(zhuǎn)換電路、FPGA電路及接插件；所述PXI接口插槽，用于提供控制信號和供電電源；所述電源轉(zhuǎn)換電路，用于實現(xiàn)PXI接口控制；所述FPGA電路，用于實現(xiàn)100M時鐘、觸發(fā)、同步；所述接插件，用于提供的3.3V、5.0V以及±12.0V的四個電壓。采用上述方案，實現(xiàn)了PXI架構(gòu)背板裝置的通用性，使開發(fā)者只需一次開發(fā)，就可滿足絕大多數(shù)的使用，并且智能的控制，可以降低電源的干擾。
【專利說明】一種基于PXI架構(gòu)的背板裝置及控制方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于測試【技術(shù)領(lǐng)域】，尤其涉及的是一種基于PXI架構(gòu)的背板裝置及控制方法。
【背景技術(shù)】
[0002]自1998年來，PXI行業(yè)標準在自動測試系統(tǒng)領(lǐng)域迅速地獲得采用并且廣泛發(fā)展，所涉及的領(lǐng)域從軍事和航空航天、消費類電子產(chǎn)品，以及通信系統(tǒng)到過程控制和工業(yè)自動化等。PXi模塊儀器的小型、高效、合成儀器的特點深得用戶的喜歡，市場的需求導(dǎo)致原來很多臺式儀器現(xiàn)在需用PXI的模塊化實現(xiàn)，這給設(shè)計工作者帶來很大的困難。PXI架構(gòu)要求每個板卡的物理尺寸是IOcmX 16cm，而實際可用于布線、放置器件的空間不會大于
9.5cmX14.5cm，而且每個插卡還需要提供電源、總線接口等共性電路，能用于功能設(shè)計的面積可能會低于9.5cmX 10cm。而很多儀器又非常的復(fù)雜，本來就需要多塊板卡組合，在PXI的架構(gòu)下實現(xiàn)就更難。特別是PXI架構(gòu)要求背面的器件高度不能大于2mm，很多器件都可能高于這個限制。多種情況導(dǎo)致，PXI架構(gòu)在設(shè)計復(fù)雜儀器時需要設(shè)計非常多塊的板卡，板卡之間需要頻繁的互聯(lián)，對于高性能儀器是災(zāi)難性的。本發(fā)明通過設(shè)計一種通用的背板裝置，極大的拓展了可用空間，降低的板卡互聯(lián)的頻繁程度，并將共性功能集成，極大的提高開發(fā)效率，降低成本，提高了產(chǎn)品的可靠性。
[0003]目前的技術(shù)方案主要是兩種:第一個方案是將很多功能電路集成到一個前面板，將共性電路提出；第二個方案是根據(jù)需要配置電路，沒將共性電路提出。
[0004]上述方案中第一個方案，將很多功能電路集成到一個前面板，將共性電路提出，也增加了電路的使用空間，但使各個模塊不能獨立，不符合模塊化儀器的要求的合成儀器特點，降低了使用的靈活性。
[0005]上述方案中第二個方案，根據(jù)需要設(shè)計電路，會導(dǎo)致差不多的電路反復(fù)設(shè)計，降低了可靠性，增加了設(shè)計異常的不可預(yù)見性。而且，受限制與PXI架構(gòu)的結(jié)構(gòu)要求，不能最大化的利用空間，使電路在布線放置器件時帶來極大的麻煩。
[0006]上述兩種方案還有一個共性的缺點就是都沒有將最大化可能用到的關(guān)于電源、接口等共性電路設(shè)計成一通用的裝置，也沒有將背板的觸發(fā)、時鐘、同步等信號連接至前面板。
[0007]因此，現(xiàn)有技術(shù)存在缺陷，需要改進。

【發(fā)明內(nèi)容】

[0008]本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)的不足，提供一種基于PXI架構(gòu)的背板裝置及控制方法。
[0009]本發(fā)明的技術(shù)方案如下:
[0010]一種基于PXI架構(gòu)的背板裝置，其中，包括至少一個PXI接口插槽、電源轉(zhuǎn)換電路、FPGA電路及接插件；所述PXI接口插槽，用于提供控制信號和供電電源；所述電源轉(zhuǎn)換電路，用于實現(xiàn)PXI接口控制；所述FPGA電路，用于實現(xiàn)IOOM時鐘、觸發(fā)、同步；所述接插件，用于提供的3.3V、5.0V以及±12.0V的四個電壓。
[0011]所述的基于PXI架構(gòu)的背板裝置，其中，所述電源轉(zhuǎn)換電路，用于將3.3V、5.0V以及 ±12.0V 轉(zhuǎn)換為 6.1V,9.0V,3.3V、±12.0V、±28.0V、_7V、1.2V、±15.0V,2.5V、±16.0V和29V電壓。
[0012]所述的基于PXI架構(gòu)的背板裝置，其中，所述PXI接口插槽集成在FPGA電路內(nèi)部。
[0013]所述的基于PXI架構(gòu)的背板裝置，其中，所述電源轉(zhuǎn)換電路，用于將轉(zhuǎn)換完成的電源連接至接插件；所述FPGA電路，用于解析為單個的I/O控制管腳或轉(zhuǎn)換成串行總線傳至接插件。
[0014]所述的基于PXI架構(gòu)的背板裝置，其中，所述PXI接口插槽包括功能版和背板，所述背板與功能板之間距離為IOmm ;功能板與PXI接口插槽的邊緣之間保留4mm的空間；背板與PXI接口插槽的邊緣之間按照標準保留2mm。
[0015]所述的基于PXI架構(gòu)的背板裝置，其中，功能板與背板之間兩側(cè)平均預(yù)留了 2mm的空間，而與PXI接口插槽預(yù)留15mm的空間。
[0016]一種基于PXI架構(gòu)的背板裝置控制方法，其中，包括以下步驟:
[0017]步驟^fPXI總線的數(shù)據(jù)和地址命令通過FPGA進行串并轉(zhuǎn)換，解析成串行或者I/o控制信號；
[0018]步驟2，在FPGA內(nèi)部設(shè)置3.5ms的定時要求，將溫度監(jiān)控的數(shù)據(jù)，定時向上位機發(fā)送，設(shè)置當PXI接口忙碌時丟失·數(shù)據(jù)，等待FPGA的仲裁；
[0019]步驟3，根據(jù)上位機經(jīng)PXI總線輸入的數(shù)字信號命令，選擇斷或通的電源；
[0020]步驟4，根據(jù)上位機經(jīng)PXI總線輸入的數(shù)字信號命令，選擇觸發(fā)、100M時鐘和同步信號的是否導(dǎo)出以及校準。
[0021 ] 如權(quán)利要求7所述的控制方法，其特征在于，所述步驟4中的所述校準是通過調(diào)制FPGA內(nèi)部的延遲時鐘或者IO管腳約束實現(xiàn)。
[0022]采用上述方案，實現(xiàn)了 PXI架構(gòu)背板裝置的通用性，使開發(fā)者只需一次開發(fā)，就可滿足絕大多數(shù)的使用，并且智能的控制，可以降低電源的干擾；優(yōu)化的結(jié)構(gòu)設(shè)計，延展了PXI板卡的空間，空間的拓展，方便了屏蔽盒的設(shè)計以及器件的放置；背板信號的前面板導(dǎo)出，方便了系統(tǒng)的組合，基于FPGA的通/斷或校準控制，降低了信號的干擾，并且任意的延遲控制；隔3.5mm的溫度讀取，可以即準確的反映溫度的變化，又能夠降低總線占取。
【專利附圖】

【附圖說明】
[0023]圖1為本發(fā)明背板裝置實現(xiàn)框圖。
[0024]圖2為本發(fā)明一實施例的背板裝置結(jié)構(gòu)側(cè)視圖。
[0025]圖3為本發(fā)明一實施例的背板裝置結(jié)構(gòu)正視圖。
【具體實施方式】
[0026]以下結(jié)合附圖和具體實施例，對本發(fā)明進行詳細說明。
[0027]實施例1
[0028]如圖1-3所示，本發(fā)明裝置要由PXI接口插槽(圖中未示)提供的信號、電源轉(zhuǎn)換電路10、用于接口控制，電源轉(zhuǎn)換電路可以為任意類型，以及100M時鐘、觸發(fā)、同步等控制的FPGA電路11以及接插件12組成。基本原理以一個實施例說明:是將PXI的標準接插件提供的 3.3V、5.0V 以及 ±12.0V 的四個電壓，轉(zhuǎn)換成6.1V,9.0V,3.3V、±12.0V、±28.0V、_7V、
1.2V、±15.0V、2.5V、±16.0V和29V，通過接插件12提供給功能板20的具體的電路使用。FPGAll內(nèi)部實現(xiàn)PXI的接口、并實現(xiàn)將PXI接口內(nèi)容轉(zhuǎn)換成SPI串行總線、以及實現(xiàn)電源的智能控制和時鐘、觸發(fā)、同步的校準和控制。
[0029]智能電源主要是指可以實現(xiàn)某一路電源的斷開或連接，可以通過設(shè)置，將轉(zhuǎn)換完成的電源都連接至接插件12 ;還用于將控制命令通過FPGA解析，可以解釋成單個IO的控制管腳，也可以轉(zhuǎn)換成串行總線，傳至接插件12。IOOMHz的時鐘、觸發(fā)和同步信號，通過FPGAll實現(xiàn)PXI接口和前面板的轉(zhuǎn)接，可以實現(xiàn)通/斷，以及根據(jù)用戶不同的需要進行延遲的校準和調(diào)節(jié)。溫度傳感器將感知的溫度信息轉(zhuǎn)換成數(shù)字信號串行送至FPGA，然后顯示或其它應(yīng)用。
[0030]本發(fā)明的主要是通用性，包括:全面的電源轉(zhuǎn)換、優(yōu)化的結(jié)構(gòu)設(shè)計、背板信號的前面板導(dǎo)出以及這些信號基于FPGA的校準或延遲技術(shù)、PXI接口信號通過FPGA的信號解析或串行轉(zhuǎn)換、間隔3.5秒的溫度實時轉(zhuǎn)換和讀取。
[0031]全面的電源轉(zhuǎn)換，是指提供了6.1V、9.0V、3.3V、±12.0V, ±28.0V、_7V、1.2V、±15.0V、2.5V、±16.0V 和 29V 的供電電平。
[0032]上述中提到的優(yōu)化結(jié)構(gòu)設(shè)計，如圖2所示，所述PXI接口插槽包括背板30和功能版20，對于PXI接口插槽本裝置中可以多括多個，且每個PXI接口插槽的結(jié)構(gòu)均相同。在背板30和功能版20之間保留了 IOmm的空間，功能版20的另一面與槽邊緣保留4mm的空間；如圖3所示，裝置結(jié)構(gòu)的正面，功能版20與背板30之間的兩側(cè)平均預(yù)留了 2mm的空間，而功能版與PXI接口插槽的頂端或臨近處預(yù)留15mm的空間。
[0033]上述中的背板信號的前面板導(dǎo)出以及這些信號基于FPGA的校準或延遲技術(shù)，是通過背板通用裝置將背板的100M時鐘信號、觸發(fā)和同步信號，從前面板導(dǎo)出，并且提供了基于FPGA的信號的延遲或校準能力，并通過電平轉(zhuǎn)換增強驅(qū)動。
[0034]實施例2
[0035]在上述實施例的基礎(chǔ)上，如圖1-圖3所示，對本發(fā)明的背板裝置進一步說明，背板裝置，包括至少一個PXI接口插槽、電源轉(zhuǎn)換電路10、FPGA電路11及接插件12 ;所述PXI接口插槽，用于提供控制信號和供電電源；所述電源轉(zhuǎn)換電路10，用于實現(xiàn)PXI接口控制；所述FPGA電路11，用于實現(xiàn)100M時鐘、觸發(fā)、同步；所述接插件12，用于提供的3.3V、5.0V以及±12.0V的四個電壓。
[0036]所述電源轉(zhuǎn)換電路10，用于將3.3V、5.0V以及±12.0V轉(zhuǎn)換為6.1V,9.0V,3.3V、±12.0V、±28.0V、-7V、1.2V、±15.0V,2.5V、±16.0V 和 29V 電壓。
[0037]所述PXI接口插槽集成在FPGA電路11內(nèi)部。
[0038]所述電源轉(zhuǎn)換電路10，用于將轉(zhuǎn)換完成的電源連接至接插件；所述FPGA電路11，用于解析為單個的I/o控制管腳或轉(zhuǎn)換成串行總線傳至接插件。
[0039]所述PXI接口插槽包括功能版20和背板30，所述背板30與功能板20之間距離為IOmm ;功能板20與PXI接口插槽的邊緣之間保留4mm的空間；背板30與PXI接口插槽的邊緣之間按照標準保留2_。[0040]功能板20與背板30之間兩側(cè)平均預(yù)留了 2mm的空間，而與PXI接口插槽預(yù)留15mm的空間。
[0041]實施例3
[0042]在上述實施例的基礎(chǔ)上，本發(fā)明還提供一種通用的基于PXI架構(gòu)的背板裝置控制方法，包括以下步驟:
[0043]步驟^fPXI總線的數(shù)據(jù)和地址命令通過FPGA進行串并轉(zhuǎn)換，解析成串行或者I/o控制信號；
[0044]步驟2，在FPGA內(nèi)部設(shè)置3.5ms的定時要求，將溫度監(jiān)控的數(shù)據(jù)，定時向上位機發(fā)送，設(shè)置當PXI接口忙碌時丟失數(shù)據(jù)，等待FPGA的仲裁；
[0045]步驟3，根據(jù)上位機經(jīng)PXI總線輸入的數(shù)字信號命令，選擇斷或通的電源；
[0046]步驟4，根據(jù)上位機經(jīng)PXI總線輸入的數(shù)字信號命令，選擇觸發(fā)、100M時鐘和同步信號的是否導(dǎo)出以及校準。
[0047]所述步驟4中的所述校準是通過調(diào)制FPGA內(nèi)部的延遲時鐘或者IO管腳約束實現(xiàn)。
[0048]采用上述方案，實現(xiàn)了 PXI架構(gòu)背板裝置的通用性，使開發(fā)者只需一次開發(fā)，就可滿足絕大多數(shù)的使用，并且智能的控制，可以降低電源的干擾；優(yōu)化的結(jié)構(gòu)設(shè)計，延展了PXI板卡的空間，空間的拓展，方便了屏蔽盒的設(shè)計以及器件的放置；背板信號的前面板導(dǎo)出，方便了系統(tǒng)的組合，基于FPGA的通/斷或校準控制，降低了信號的干擾，并且任意的延遲控制；隔3.5mm的溫度讀取，可以即準確的反映溫度的變化，又能夠降低總線占取。
[0049]應(yīng)當理解的是，對本領(lǐng)域普通技術(shù)人員來說，可以根據(jù)上述說明加以改進或變換，而所有這些改進和變換都應(yīng)屬于本發(fā)明`所附權(quán)利要求的保護范圍。
【權(quán)利要求】
1.一種基于PXI架構(gòu)的背板裝置，其特征在于，包括至少一個PXI接口插槽、電源轉(zhuǎn)換電路、FPGA電路及接插件；所述PXI接口插槽，用于提供控制信號和供電電源；所述電源轉(zhuǎn)換電路，用于實現(xiàn)PXI接口控制；所述FPGA電路，用于實現(xiàn)IOOM時鐘、觸發(fā)、同步；所述接插件，用于提供的3.3V、5.0V以及±12.0V的四個電壓。
2.如權(quán)利要求1所述的基于PXI架構(gòu)的背板裝置，其特征在于，所述電源轉(zhuǎn)換電路，用于將 3.3V、5.0V 以及 ±12.0V 轉(zhuǎn)換為 6.1V,9.0V,3.3V、±12.0V、±28.0V、-7VU.2V、± 15.0V,2.5V、± 16.0V 和 29V 電壓。
3.如權(quán)利要求1所述的基于PXI架構(gòu)的背板裝置，其特征在于，所述PXI接口插槽集成在FPGA電路內(nèi)部。
4.如權(quán)利要求1所述的基于PXI架構(gòu)的背板裝置，其特征在于，所述電源轉(zhuǎn)換電路，用于將轉(zhuǎn)換完成的電源連接至接插件；所述FPGA電路，用于解析為單個的I/O控制管腳或轉(zhuǎn)換成串行總線傳至接插件。
5.如權(quán)利要求1所述的基于PXI架構(gòu)的背板裝置，其特征在于，所述PXI接口插槽包括功能版和背板，所述背板與功能板之間距離為IOmm ;功能板與PXI接口插槽的邊緣之間保留4mm的空間；背板與PXI接口插槽的邊緣之間按照標準保留2mm。
6.如權(quán)利要求1所述的基于PXI架構(gòu)的背板裝置，其特征在于，功能板與背板之間兩側(cè)平均預(yù)留了 2mm的空間，而與PXI接口插槽預(yù)留15mm的空間。
7.一種基于PXI架構(gòu)的背板裝置控制方法，其特征在于，包括以下步驟: 步驟I JfPXI總線的數(shù)據(jù)和地址命令通過FPGA進行串并轉(zhuǎn)換，解析成串行或者I/O控制信號； 步驟2，在FPGA內(nèi)部設(shè)置3.5ms的定時要求，將溫度監(jiān)控的數(shù)據(jù)，定時向上位機發(fā)送，設(shè)置當PXI接口忙碌時丟失數(shù)據(jù)，等待FPGA的仲裁； 步驟3，根據(jù)上位機經(jīng)PXI總線輸入的數(shù)字信號命令，選擇斷或通的電源； 步驟4，根據(jù)上位機經(jīng)PXI總線輸入的數(shù)字信號命令，選擇觸發(fā)、100M時鐘和同步信號的是否導(dǎo)出以及校準。
8.如權(quán)利要求7所述的控制方法，其特征在于，所述步驟4中的所述校準是通過調(diào)制FPGA內(nèi)部的延遲時鐘或者IO管腳約束實現(xiàn)。
【文檔編號】G06F11/267GK103678080SQ201310687612
【公開日】2014年3月26日 申請日期:2013年12月16日 優(yōu)先權(quán)日:2013年12月16日
【發(fā)明者】董建濤, 宋志剛, 薛沛祥, 繆國鋒, 劉磊, 王建中 申請人:中國電子科技集團公司第四十一研究所