專利名稱：一種符合VPX標準的RapidIO接口橋接器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種接口橋接器，特別涉及一種符合VPX標準的RapidIO接口橋接器。
背景技術(shù)：
VPX總線是VITA(VME International Trade Association, VME 國際貿(mào)易協(xié)會)組織于2007年在其VME總線基礎(chǔ)上提出的新一代高速串行總線標準。VPX總線的基本規(guī)范、機械結(jié)構(gòu)和總線信號等具體內(nèi)容均在ANSI/VITA46系列技術(shù)規(guī)范中定義。
VPX標準在結(jié)構(gòu)上仍然使用歐卡3U和6U尺寸。6U VPX板卡上定義I個8列7行RT2連接器PO和6個16列7行RT2連接器Pl P6。其中，PO為公用連接器，提供了維護管理總線、測試總線和電源信號；P1提供了 32對差分對信號和8個單端信號；P2 P6為用戶自定義連接器，既可以定義為差分信號，也可以定義為單端信號。通常的標準5槽VPX機箱內(nèi)，VITA46的開放互連結(jié)構(gòu)是Pl的RapidIO高速數(shù)據(jù)通道全互連，如圖1所示。其中，插槽I具有一路四通道RapidIO接口，插槽I中的1A、1B、1C、ID分別代表插槽I的一個通道RapidIO接口，ΙΑ、1B、1C、ID分別包含一個發(fā)送差分對和一個接收差分對。插槽2-插槽5具有與插槽I相同的結(jié)構(gòu)。這里，如圖1所示，通道RapidIO接口 1A、2A、3A、4A統(tǒng)稱為通道A，......，通道RapidIO接口 1D、2D、3D、4D統(tǒng)稱為通道D。當插槽之間的通道RapidIO接口進行連接時，一個發(fā)送差分對和一個接收差分對成為一條通道。如圖1中插槽I的通道RapidIO接口 IA與插槽2的通道RapidIO接口 2A進行連接時，通道RapidIO接口 IA的發(fā)送差分對與通道RapidIO接口 2A的接收差分對組成一條通道。圖1所示的RapidIO高速數(shù)據(jù)通道全互連是指每個插槽的四個通道RapidIO接口分別與其它四個插槽的一個通道RapidIO接口相連接，如圖1中插槽I的通道RapidIO接口 IA與插槽2的通道RapidIO接口 2A相連接，插槽I的通道RapidIO接口 IB與插槽3的通道RapidIO接口 3A相連接，插槽I的通道RapidIO接口 IC與插槽4的通道RapidIO接口 4A相連接，插槽I的通道RapidIO接口 ID與插槽5的通道RapidIO接口 5A相連接。其它插槽的連接情況與之類似，如圖1所示，不再贅述。目前RapidIO每條通道單方向信號速率最高可達2.5Gbps，即每路四個通道RapidIO接口的理論最高傳輸速率可達2.5GbpsX4=IOGbps0鑒于目前很多高速信息處理系統(tǒng)中的節(jié)點間帶寬需求已經(jīng)超過10G，僅僅一路四通道RapidIO接口已經(jīng)無法滿足要求。

實用新型內(nèi)容本實用新型所要解決的技術(shù)問題是如何充分利用機箱背板的物理鏈路，擴展任意插槽間的通信帶寬。本實用新型提出了一種RapidIO接口橋接器，其為接口符合6U VITA46標準的VPX板卡，用于插入5槽VPX機箱的插槽，其特征在于，該RapidIO接口橋接器包括:[0009]與5槽VPX機箱的通道A相對應的發(fā)送差分對A_TX和接收差分對A_RX，與5槽VPX機箱的通道B相對應的發(fā)送差分對B_TX和接收差分對B_RX，與5槽VPX機箱的通道C相對應的發(fā)送差分對C_TX和接收差分對C_RX，與5槽VPX機箱的通道D相對應的發(fā)送差分對D_TX和接收差分對D_RX，其中，發(fā)送差分對A_TX與接收差分對B_RX連接，接收差分對A_RX與發(fā)送差分對B_TX連接，發(fā)送差分對C_TX與接收差分對D_RX連接，接收差分對C_RX與發(fā)送差分對D_TX連接。本實用新型還提出了一種5槽VPX機箱，其特征在于，機箱內(nèi)的一個插槽或多個插槽插有如上所述的RapidIO接口橋接器。通過將本實用新型的RapidIO接口橋接器插入5槽VPX機箱的插槽上，能夠?qū)崿F(xiàn)一路四通道串行RapidIO的各通道之間發(fā)送差分對和接收差分對的兩兩交叉轉(zhuǎn)接。這樣通過將橋接器插入機箱的某一插槽里，建立特定槽位之間串行RapidIO的通道轉(zhuǎn)接，獲得直連鏈路之外的另外一條擴展鏈路。
圖1為現(xiàn)有技術(shù)中標準5槽VPX機箱內(nèi)VITA46的開放互連結(jié)構(gòu)示意圖；圖2為本實用新型的RapidIO接口橋接器結(jié)構(gòu)示意圖；圖3為本實用新型的安裝一個RapidIO接口橋接器的5槽VPX機箱結(jié)構(gòu)示意圖；圖4為本實用新型的安裝兩個RapidIO接口橋接器的5槽VPX機箱結(jié)構(gòu)示意圖。
具體實施方式
下面將結(jié)合本實用新型的附圖，對本實用新型的技術(shù)方案進行清楚、完整地描述。圖2為本實用新型的RapidIO接口橋接器結(jié)構(gòu)示意圖。RapidIO接口橋接器，其為接口符合6U VITA46標準的VPX板卡，用于插入5槽VPX機箱的插槽，該RapidIO接口橋接器包括與5槽VPX機箱的通道A相對應的發(fā)送差分對A_TX和接收差分對A_RX，與5槽VPX機箱的通道B相對應的發(fā)送差分對B_TX和接收差分對B_RX，與5槽VPX機箱的通道C相對應的發(fā)送差分對C_TX和接收差分對C_RX，與5槽VPX機箱的通道D相對應的發(fā)送差分對D_TX和接收差分對D_RX，其中，發(fā)送差分對A_TX與接收差分對B_RX連接，接收差分對A_RX與發(fā)送差分對B_TX連接， 發(fā)送差分對C_TX與接收差分對D_RX連接，接收差分對C_RX與發(fā)送差分對D_TX連接。圖3為本實用新型的安裝一個RapidIO接口橋接器的5槽VPX機箱結(jié)構(gòu)示意圖。將圖2所示的一個RapidIO接口橋接器插入5槽VPX機箱的插槽2中，則實現(xiàn)了插槽I和插槽3之間兩路RapidIO鏈路的建立，一路是插槽I和插槽3之間的原有鏈路，即通道RapidIO接口 IB到通道RapidIO接口 3A之間的鏈路，另一路是插槽I經(jīng)由插槽2到達插槽3的鏈路，即通道RapidIO接口 IA經(jīng)由通道RapidIO接口 2A、2B到達通道RapidIO接口 3B。類似的情況也同時實現(xiàn)了插槽4和插槽5之間兩路RapidIO鏈路的建立，一路是通道RapidIO接口 4D到通道RapidIO接口之間的鏈路，另一路是通道RapidIO接口 4B經(jīng)由通道RapidIO接口 2C、2D到達通道RapidIO接口 5B。圖4為本實用新型的安裝兩個RapidIO接口橋接器的5槽VPX機箱結(jié)構(gòu)示意圖。將圖2所示的兩個RapidIO接口橋接器插入5槽VPX機箱的插槽2和插槽4中，則實現(xiàn)了插槽1、插槽3和插槽5之間兩路RapidIO鏈路的全互連，即插槽1、插槽3和插槽5之間分別具有兩路RapidIO鏈路。所述鏈路連接情況與圖3所示使用一個RapidIO接口橋接器的情況類似，不再 贅述。
權(quán)利要求1.一種RapidIO接口橋接器，其為接口符合6U VITA46標準的VPX板卡，用于插入5槽VPX機箱的插槽，其特征在于，該RapidIO接口橋接器包括: 與5槽VPX機箱的通道A相對應的發(fā)送差分對A_TX和接收差分對A_RX， 與5槽VPX機箱的通道B相對應的發(fā)送差分對B_TX和接收差分對B_RX， 與5槽VPX機箱的通道C相對應的發(fā)送差分對C_TX和接收差分對C_RX， 與5槽VPX機箱的通道D相對應的發(fā)送差分對D_TX和接收差分對D_RX，其中， 發(fā)送差分對A_TX與接收差分對B_RX連接， 接收差分對A_RX與發(fā)送差分對B_TX連接， 發(fā)送差分對C_TX與接收差分對D_RX連接， 接收差分對C_RX與發(fā)送差分對D_TX連接。
2.—種5槽VPX機 箱，其特征在于，機箱內(nèi)的一個插槽或多個插槽插有如權(quán)利要求1所述的RapidIO接口橋接器。
專利摘要本實用新型提出了一種RapidIO接口橋接器，用于插入5槽VPX機箱的插槽，該RapidIO接口橋接器包括與5槽VPX機箱的通道A相對應的發(fā)送差分對A_TX和接收差分對A_RX，與通道B相對應的發(fā)送差分對B_TX和接收差分對B_RX，與相對應的發(fā)送差分對C_TX和接收差分對C_RX，與相對應的發(fā)送差分對D_TX和接收差分對D_RX，其中，發(fā)送差分對A_TX與接收差分對B_RX連接，接收差分對A_RX與發(fā)送差分對B_TX連接，發(fā)送差分對C_TX與接收差分對D_RX連接，接收差分對C_RX與發(fā)送差分對D_TX連接。該橋接器獲得了直連鏈路之外的擴展鏈路。
文檔編號G06F13/40GK203149565SQ20132014907
公開日2013年8月21日 申請日期2013年3月29日 優(yōu)先權(quán)日2013年3月29日
發(fā)明者張濤, 王金波 申請人:中國科學院空間應用工程與技術(shù)中心