Usb接口的國芯仿真器終端的制作方法
【專利摘要】本實用新型是一種USB接口的國芯仿真器終端，該仿真器終端包括主控模塊、USB接口、JTAG接口和LED指示燈；主控模塊包括C*Core3118處理器、CPLD可編程器件、NORFlash和電平轉(zhuǎn)換模塊；USB接口、LED指示燈、NORFlash和CPLD可編程器件分別與C*Core3118處理器連接，JTAG接口通過電平轉(zhuǎn)換模塊與CPLD可編程器件連接。本實用新型支持開源集成開發(fā)環(huán)境且價格便宜的國芯仿真器，調(diào)試者根據(jù)自身條件和使用習慣選用Eclipse、Insight、JARI-IDE或者第三方集成開發(fā)環(huán)境等軟件，用戶可以自由選擇Windows還是Linux上的集成開發(fā)環(huán)境；它設計了USB接口與集成開發(fā)環(huán)境IDE相連接，提供了高速通信的功能；它提供了在線FLASH編程的功能，大大減輕了用戶的使用難度。它的硬件方案成本低廉，為國芯處理器的大范圍應用提供了基本保障。
【專利說明】USB接口的國芯仿真器終端
【技術(shù)領域】
[0001]本實用新型涉及一種嵌入式系統(tǒng)中的調(diào)試裝置，特別是一種針對嵌入式國芯處理器調(diào)試的終端設備。
【背景技術(shù)】
[0002]自微處理器問世以來，嵌入式系統(tǒng)得到了飛速的發(fā)展，嵌入式處理器是嵌入式系統(tǒng)的核心，可以運行嵌入式系統(tǒng)軟件和應用軟件，它的推廣應用離不開配套的開發(fā)工具。嵌入式處理器的開發(fā)需要特殊的開發(fā)環(huán)境，一般包括交叉編譯器、交叉調(diào)試器、集成開發(fā)環(huán)境(IDE)等。交叉調(diào)試器有兩種實現(xiàn)方式:一種是片上調(diào)試，另一種是在目標機處理器上運行監(jiān)控程序來完成調(diào)試。前者需要處理器的硬件調(diào)試模塊支持，如MIPS處理器的EJTAG，國芯處理器的OnCE等，通過上述模塊可以在裸機狀態(tài)下，對硬件系統(tǒng)和軟件系統(tǒng)進行調(diào)試，而后者只能在處理器正常工作后才可以使用的一種調(diào)試手段，如uBoot和Yamon等監(jiān)控程序。
[0003]國芯處理器是中國信息產(chǎn)業(yè)部和摩托羅拉公司在中國合作的結(jié)晶，是蘇州國芯科技有限公司接受摩托羅拉低功耗、高性能32位RISC嵌入式M*Core技術(shù)及其SoC設計方法的基礎上，研制的具有自主知識產(chǎn)權(quán)的C*Core系列處理器，已經(jīng)獲得多項國家專利和軟件著作權(quán)，是國家核高基項目。國芯OCore系列處理器中實現(xiàn)了 OnCE調(diào)試模塊，目前只有國外的仿真器支持國芯處理器的調(diào)試，國內(nèi)用戶使用該仿真器具有以下的問題:仿真器價格昂貴，還需要另外購買付費集成開發(fā)環(huán)境IDE;該仿真器只能通過硬件串口和調(diào)試主機的IDE通信，速度很慢；不支持FLASH器件的在線編程。國芯處理器的大范圍應用受到開發(fā)工具的制約。

【發(fā)明內(nèi)容】

[0004]本實用新型所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)的不足，提供使用條件制約低、應用范圍廣、高速、支持更多集成開發(fā)環(huán)境的USB接口的國芯仿真器終端。
[0005]本實用新型所要解決的技術(shù)問題是通過以下的技術(shù)方案來實現(xiàn)的。本實用新型是一種USB接口的國芯仿真器終端，其特點是，該仿真器終端包括主控模塊、USB接口、JTAG接口和LED指示燈；主控模塊包括C*Core 3118處理器、CPLD可編程器件、NOR Flash和電平轉(zhuǎn)換模塊；所述的USB接口、LED指示燈、NOR Flash和CPLD可編程器件分別與OCore 3118處理器連接，JTAG接口通過電平轉(zhuǎn)換模塊與CPLD可編程器件連接。
[0006]本實用新型所要解決的技術(shù)問題還可以通過以下的技術(shù)方案來進一步實現(xiàn)。以上所述的一種USB接口的國芯仿真器終端，其特點是:所述的CPLD可編程器件采用EPM570T144C5N芯片，通過總線方式連接到C*Core 3118處理器的外部總線接口模塊上；所述總線包括地址總線A[22:17]和A[ll:0]，數(shù)據(jù)總線D[31:0]以及控制總線；所述控制線包括EB [3:0]信號、R/W信號、OE信號和CS3信號；其中，EB信號表示字節(jié)使能選擇，低電平有效，EBO對于數(shù)據(jù)總線D [7:0], EBl對于數(shù)據(jù)總線D [15:8]，EB2對于數(shù)據(jù)總線D [23:16]，EB3對于數(shù)據(jù)總線D[31:24] ;R/W信號表示讀寫，低電平信號表示寫有效，高電平信號表不讀有效；0E信號表不輸出使能,低電平有效；CS3表不片選信號使能信號,低電平有效；上述所有總線信號都連接到CPLD可編程器件的I/O管腳上。
[0007]本實用新型所要解決的技術(shù)問題還可以通過以下的技術(shù)方案來進一步實現(xiàn)。以上所述的一種USB接口的國芯仿真器終端，其特點是:所述的NOR Flash采用AM29LV640D芯片，通過總線方式連接到C*Core 3118處理器的外部總線接口模塊上；所述總線包括地址總線A[22:1]，數(shù)據(jù)總線D[31:16]以及控制總線；所述控制線包括EBO信號、R/W信號、OE信號、CSO信號，其中CSO表示片選使能信號，低電平有效。
[0008]本實用新型所要解決的技術(shù)問題還可以通過以下的技術(shù)方案來進一步實現(xiàn)。以上所述的一種USB接口的國芯仿真器終端，其特點是:所述的電平轉(zhuǎn)換模塊采用74LVC1T45GW芯片，通過JTAG接口與CPLD可編程器件相連接，產(chǎn)生1.2V到5V的電平信號；所述JTAG信號包括TRST信號、TDI信號、TDO信號、TCK信號和TMS信號。
[0009]本實用新型所要解決的技術(shù)問題還可以通過以下的技術(shù)方案來進一步實現(xiàn)。以上所述的一種USB接口的國芯仿真器終端，其特點是:所述的JTAG接口通過所述JTAG信號和電平轉(zhuǎn)換芯片相連接，JTAG接口還包括RST信號、電源輸入和接地輸入；所述RST信號通過CPLD可編程器件生成Open Drain輸出信號，電源輸入和接地輸入來自目標板；電平轉(zhuǎn)換芯片以電源輸入為電平基準，產(chǎn)生與目標機電平相同的電平信號；
[0010]本實用新型所要解決的技術(shù)問題還可以通過以下的技術(shù)方案來進一步實現(xiàn)。以上所述的一種USB接口的國芯仿真器終端，其特點是:所述的USB接口采用SL811HS芯片，通過總線方式連接到C*Core 3118處理器的外部總線接口模塊上；所述總線包括地址總線A0，數(shù)據(jù)總線D[31:24]以及控制總線；所述控制線包括R/W信號、OE信號、CS2信號，其中CS2表示片選使能信號，低電平有效。
[0011]本實用新型所要解決的技術(shù)問題還可以通過以下的技術(shù)方案來進一步實現(xiàn)。以上所述的一種USB接口的國芯仿真器終端，其特點是:所述的LED指示燈有兩個小燈，包括Status指示燈和Target指示燈,與CPLD可編程器件的I/O管腳相連接。本實用新型通過兩個指示燈的常亮、熄滅和閃爍等組合狀態(tài)表示仿真器的工作狀態(tài)。本實用新型插入PC主機的USB接口時,Status指示燈常亮、Target指示燈熄滅,表示系統(tǒng)處于與USB主機的初始化狀態(tài)，當Status指示燈熄滅、Target指示燈常亮或閃爍時表示系統(tǒng)初始化成功、與USB主機的連接正常；當本實用新型與Eclipse、Insight或者第三方集成開發(fā)環(huán)境進行數(shù)據(jù)通信時Status指示燈閃爍，沒有數(shù)據(jù)通信時，Status指示燈熄滅；當目標板的國芯處理器進入調(diào)試狀態(tài)時，Target指示燈常亮；當目標板的國芯處理器退出調(diào)試狀態(tài)進入運行狀態(tài)時，Target指示燈閃爍。
[0012]本實用新型通過一根數(shù)據(jù)電纜把JTAG接口和目標機的國芯處理器JTAG調(diào)試接口相連接，運行在任意平臺上Eclipse、Insight或者第三方集成開發(fā)環(huán)境等軟件通過網(wǎng)絡協(xié)議TCP連接到本實用新型的提供的網(wǎng)絡服務代理中，集成開發(fā)環(huán)境等軟件與本實用新型的通訊滿足標準的Remote⑶B協(xié)議；集成開發(fā)環(huán)境等軟件發(fā)送的命令請求包通過網(wǎng)絡服務代理傳輸?shù)奖緦嵱眯滦偷闹骺啬K中，主控模塊解析命令請求包，通過與CPLD進行數(shù)據(jù)通信，產(chǎn)生控制國芯處理器的JTAG控制信號序列，主控模塊把命令請求的結(jié)果返回給集成開發(fā)環(huán)境等軟件，一個命令請求和響應構(gòu)成集成開發(fā)環(huán)境等軟件與本實用新型交互的一個基本過程，在此過程中，LED指示燈會依據(jù)調(diào)試狀態(tài)進行常亮、熄滅或閃爍，向調(diào)試者報告本實用新型的實時工作狀態(tài)。
[0013]本實用新型通過USB接口對外提供數(shù)據(jù)通信通道，Eclipse、Insight或者第三方集成開發(fā)環(huán)境等軟件通過SOCKET接口連接到網(wǎng)絡服務代理中，網(wǎng)絡服務代理通過USB接口連接到本實用新型，本實用新型通過JTAG接口控制、采集目標機中國芯處理器的信息，并把處理結(jié)果通過USB接口的網(wǎng)絡服務代理反饋到集成開發(fā)環(huán)境IDE中。網(wǎng)絡通信協(xié)議與主機平臺無關，Eclipse、Insight和第三方集成開發(fā)環(huán)境等軟件可以在任意的主機平臺上連接到本實用新型提供的USB接口的網(wǎng)絡服務代理中。Eclipse、Insight或第三方集成開發(fā)環(huán)境等軟件集成全功能的ELF解析模塊，交叉調(diào)試時產(chǎn)生⑶B請求包，通過SOCKET接口與本實用新型進行通信，本實用新型負責解析GDB請求包，生成滿足OnCE標準的JTAG命令序列，通過控制及采集目標國芯處理器狀態(tài)，響應GDB請求包，最終完成交叉調(diào)試過程。
[0014]與現(xiàn)有技術(shù)相比，本實用新型的優(yōu)點是:本實用新型提供了一種支持開源集成開發(fā)環(huán)境且價格便宜的國芯仿真器，調(diào)試者根據(jù)自身條件和使用習慣選用Eclipse、lnsight、JAR1-1DE或者第三方集成開發(fā)環(huán)境等軟件，它和用戶使用的操作系統(tǒng)無關，用戶可以自由選擇Windows還是Linux上的集成開發(fā)環(huán)境；本實用新型設計了 USB接口與集成開發(fā)環(huán)境IDE相連接，提供了高速通信的功能；本實用新型提供了在線FLASH編程的功能，大大減輕了用戶的使用難度。本實用新型的硬件方案成本低廉，為國芯處理器的大范圍應用提供了基本保障。
【專利附圖】

【附圖說明】
[0015]圖1為本實用新型的一種結(jié)構(gòu)示意框圖；
[0016]圖2為本實用新型使用時的連接示意圖。
【具體實施方式】
[0017]以下參照附圖，進一步描述本實用新型的具體技術(shù)方案，以便于本領域的技術(shù)人員進一步地理解本實用新型，而不構(gòu)成對其權(quán)利的限制。
[0018]實施例1，參照圖1和2，一種USB接口的國芯仿真器終端，該仿真器終端包括主控模塊、USB接口、JTAG接口和LED指示燈；主控模塊包括C*Core 3118處理器、CPLD可編程器件、NOR Flash和電平轉(zhuǎn)換模塊；所述的USB接口、LED指示燈、NOR Flash和CPLD可編程器件分別與C*Core 3118處理器連接，JTAG接口通過電平轉(zhuǎn)換模塊與CPLD可編程器件連接。
[0019]實施例2，實施例1所述的一種USB接口的國芯仿真器終端中:所述的CPLD可編程器件采用EPM570T144C5N芯片，通過總線方式連接到C*Core 3118處理器的外部總線接口模塊上；所述總線包括地址總線A[22:17]和A[ll:0]，數(shù)據(jù)總線D[31:0]以及控制總線；所述控制線包括EB [3:0]信號、R/W信號、OE信號和CS3信號；其中，EB信號表示字節(jié)使能選擇，低電平有效，EBO對于數(shù)據(jù)總線D [7:0]，EBl對于數(shù)據(jù)總線D [15:8]，EB2對于數(shù)據(jù)總線D[23:16]，EB3對于數(shù)據(jù)總線D[31:24] ;R/W信號表示讀寫，低電平信號表示寫有效，高電平信號表不讀有效；0E信號表不輸出使能,低電平有效；CS3表不片選信號使能信號,低電平有效；上述所有總線信號都連接到CPLD可編程器件的I/O管腳上。[0020]實施例3，實施例1或2所述的一種USB接口的國芯仿真器終端中:所述的NORFlash采用AM29LV640D芯片，通過總線方式連接到OCore 3118處理器的外部總線接口模塊上；所述總線包括地址總線A[22:1]，數(shù)據(jù)總線D[31:16]以及控制總線；所述控制線包括EBO信號、R/W信號、OE信號、CSO信號，其中CSO表示片選使能信號，低電平有效。
[0021]實施例4，實施例1或2或3所述的一種USB接口的國芯仿真器終端中:所述的電平轉(zhuǎn)換模塊采用74LVC1T45GW芯片，通過JTAG接口與CPLD可編程器件相連接，產(chǎn)生1.2V到5V的電平信號；所述JTAG信號包括TRST信號、TDI信號、TDO信號、TCK信號和TMS信號。
[0022]實施例5，實施例1-4任何一項所述的一種USB接口的國芯仿真器終端中:所述的JTAG接口通過所述JTAG信號和電平轉(zhuǎn)換芯片相連接，JTAG接口還包括RST信號、電源輸入和接地輸入；所述RST信號通過CPLD可編程器件生成Open Drain輸出信號，電源輸入和接地輸入來自目標板；電平轉(zhuǎn)換芯片以電源輸入為電平基準，產(chǎn)生與目標機電平相同的電平信號;
[0023]實施例6，實施例1-5任何一項所述的一種USB接口的國芯仿真器終端中:所述的USB接口采用SL81IHS芯片，通過總線方式連接到C*Core 3118處理器的外部總線接口模塊上；所述總線包括地址總線A0，數(shù)據(jù)總線D [31:24]以及控制總線；所述控制線包括R/W信號、OE信號、CS2信號，其中CS2表示片選使能信號，低電平有效。
[0024]實施例7，實施例1-6任何一項所述的一種USB接口的國芯仿真器終端中:所述的LED指示燈有兩個小燈，包括Status指示燈和Target指示燈，與CPLD可編程器件的I/O管腳相連接。
【權(quán)利要求】
1.一種USB接口的國芯仿真器終端，其特征在于，該仿真器終端包括主控模塊、USB接口、JTAG接口和LED指示燈；主控模塊包括C*Core 3118處理器、CPLD可編程器件、NORFlash和電平轉(zhuǎn)換模塊；所述的USB接口、LED指示燈、NOR Flash和CPLD可編程器件分別與C*Core 3118處理器連接，JTAG接口通過電平轉(zhuǎn)換模塊與CPLD可編程器件連接。
2.根據(jù)權(quán)利要求1所述的一種USB接口的國芯仿真器終端，其特征在于:所述的CPLD可編程器件采用EPM570T144C5N芯片，通過總線方式連接到OCore 3118處理器的外部總線接口模塊上；所述總線包括地址總線A[22:17]和A[ll:0]，數(shù)據(jù)總線D[31:0]以及控制總線；所述控制線包括EB [3:0]信號、R/W信號、OE信號和CS3信號；其中，EB信號表示字節(jié)使能選擇，低電平有效，EBO對于數(shù)據(jù)總線D [7:0]，EBl對于數(shù)據(jù)總線D [15:8]，EB2對于數(shù)據(jù)總線D[23:16]，EB3對于數(shù)據(jù)總線D[31:24] ;R/W信號表示讀寫，低電平信號表示寫有效，高電平信號表不讀有效；0E信號表不輸出使能,低電平有效；CS3表不片選信號使能信號，低電平有效；上述所有總線信號都連接到CPLD可編程器件的I/O管腳上。
3.根據(jù)權(quán)利要求1所述的一種USB接口的國芯仿真器終端，其特征在于:所述的NORFlash采用AM29LV640D芯片，通過總線方式連接到OCore 3118處理器的外部總線接口模塊上；所述總線包括地址總線A[22:1]，數(shù)據(jù)總線D[31:16]以及控制總線；所述控制線包括EBO信號、R/W信號、OE信號、CSO信號，其中CSO表示片選使能信號，低電平有效。
4.根據(jù)權(quán)利要求1所述的一種USB接口的國芯仿真器終端，其特征在于:所述的電平轉(zhuǎn)換模塊采用74LVC1T45GW芯片，通過JTAG接口與CPLD可編程器件相連接，產(chǎn)生1.2V到5V的電平信號；所述JTAG信號包括TRST信號、TDI信號、TDO信號、TCK信號和TMS信號。
5.根據(jù)權(quán)利要求1所述的一種USB接口的國芯仿真器終端，其特征在于:所述的JTAG接口通過所述JTAG信號和電平轉(zhuǎn)換芯片相連接，JTAG接口還包括RST信號、電源輸入和接地輸入；所述RST信號通過CPLD可編程器件生成Open Drain輸出信號，電源輸入和接地輸入來自目標板；電平轉(zhuǎn)換芯片以電源輸入為電平基準，產(chǎn)生與目標機電平相同的電平信號。
6.根據(jù)權(quán)利要求1所述的一種USB接口的國芯仿真器終端，其特征在于:所述的USB接口采用SL811HS芯片，通過總線方式連接到C*Core 3118處理器的外部總線接口模塊上；所述總線包括地址總線A0，數(shù)據(jù)總線D[31:24]以及控制總線；所述控制線包括R/W信號、OE信號、CS2信號，其中CS2表示片選使能信號，低電平有效。
7.根據(jù)權(quán)利要求1所述的一種USB接口的國芯仿真器終端，其特征在于:所述的LED指示燈有兩個小燈，包括Status指示燈和Target指示燈，與CPLD可編程器件的I/O管腳相連接。
【文檔編號】G06F9/455GK203480502SQ201320389759
【公開日】2014年3月12日 申請日期:2013年7月2日 優(yōu)先權(quán)日:2013年7月2日
【發(fā)明者】朱建培, 楊光年, 郭榮亮, 吳茂傳, 胡昌平, 田亞麗, 郭陽 申請人:連云港杰瑞深軟科技有限公司