單總線接收邏輯結(jié)構(gòu)的制作方法
【專(zhuān)利摘要】本實(shí)用新型公開(kāi)了單總線接收邏輯結(jié)構(gòu)，包括邊緣觸發(fā)模塊、時(shí)鐘發(fā)生模塊和復(fù)位模塊，所述邊緣觸發(fā)模塊分別與復(fù)位模塊、時(shí)鐘發(fā)生模塊相連接，所述復(fù)位模塊與時(shí)鐘發(fā)生模塊相連接，所述邊緣觸發(fā)模塊連接單總線信號(hào)輸入端，用于識(shí)別數(shù)碼串起始邊緣并使能時(shí)鐘發(fā)生模塊開(kāi)始時(shí)鐘計(jì)時(shí)；所述時(shí)鐘發(fā)生模塊與系統(tǒng)時(shí)鐘相連接，用于時(shí)鐘計(jì)時(shí)，并按照預(yù)先設(shè)定的脈寬和幀位數(shù)，輸出預(yù)先設(shè)定好的片選時(shí)鐘信號(hào)、位時(shí)鐘信號(hào)和幀復(fù)位信號(hào)。本實(shí)用新型取得的技術(shù)效果是：可以由硬件可編程器件實(shí)現(xiàn)該功能，硬件消耗資源少，時(shí)延小，處理速度快，實(shí)時(shí)性強(qiáng)，純硬件執(zhí)行不會(huì)發(fā)生軟件死機(jī)，接收比特率不受MCU機(jī)器周期影響，可以實(shí)現(xiàn)對(duì)高速碼率的接收。
【專(zhuān)利說(shuō)明】單總線接收邏輯結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及電子領(lǐng)域，具體涉及單總線接收邏輯結(jié)構(gòu)。
技術(shù)背景
[0002]傳統(tǒng)的基于MCU軟件編程采樣的方法來(lái)接收單總線信號(hào)，需要消耗CPU資源，接收碼率的速度受限于CPU的運(yùn)行時(shí)鐘周期，執(zhí)行效果完全取決于CPU性能。而簡(jiǎn)單的數(shù)字邏輯電路并沒(méi)有現(xiàn)成的成熟的通用邏輯芯片或者電路能解決自動(dòng)接收高速數(shù)據(jù)碼串?dāng)?shù)據(jù)的能力。
實(shí)用新型內(nèi)容
[0003]針對(duì)現(xiàn)有技術(shù)的不足，本實(shí)用新型要解決的技術(shù)方案是提供一種，可以由硬件可編程器件實(shí)現(xiàn)的，硬件消耗資源少，時(shí)延小，處理速度快、實(shí)時(shí)性強(qiáng)、硬件執(zhí)行不會(huì)發(fā)生軟件死機(jī)、接收比特率不受MCU機(jī)器周期影響，可以實(shí)現(xiàn)對(duì)高速碼率接收的單總線接收邏輯結(jié)構(gòu)。
[0004]為解決上述技術(shù)問(wèn)題，本實(shí)用新型采用的技術(shù)方案是單總線接收邏輯結(jié)構(gòu)，包括邊緣觸發(fā)模塊、時(shí)鐘發(fā)生模塊和復(fù)位模塊，所述邊緣觸發(fā)模塊分別與復(fù)位模塊、時(shí)鐘發(fā)生模塊相連接，所述復(fù)位模塊與時(shí)鐘發(fā)生模塊相連接，所述邊緣觸發(fā)模塊連接單總線信號(hào)輸入端，用于識(shí)別數(shù)碼串起始邊緣并使能時(shí)鐘發(fā)生模塊開(kāi)始時(shí)鐘計(jì)時(shí)；所述復(fù)位模塊用于為上電開(kāi)始時(shí)提供復(fù)位信號(hào)并控制其余信號(hào)的使能其接收端接收幀復(fù)位信號(hào)；所述時(shí)鐘發(fā)生模塊與系統(tǒng)時(shí)鐘相連接，用于時(shí)鐘計(jì)時(shí)，并按照預(yù)先設(shè)定的脈寬和幀位數(shù)，輸出預(yù)先設(shè)定好的片選時(shí)鐘信號(hào)、位時(shí)鐘信號(hào)和幀復(fù)位信號(hào)。
[0005]作為優(yōu)選方案，所述單總線接收邏輯結(jié)構(gòu)包括串并轉(zhuǎn)換模塊，所述串并轉(zhuǎn)換模塊與時(shí)鐘發(fā)生模塊相連接，用于將時(shí)鐘發(fā)生模塊輸出的SPI信號(hào)轉(zhuǎn)換成并口信號(hào)輸出。
[0006]作為優(yōu)選方案，所述邊緣觸發(fā)模塊是具有復(fù)位功能的邊緣觸發(fā)器、RS觸發(fā)器、高速米樣表決器。
[0007]作為優(yōu)選方案，所述邊緣觸發(fā)模塊是具有復(fù)位功能的可編程邏輯芯片。
[0008]作為優(yōu)選方案，所述時(shí)鐘發(fā)生模塊是具有使能和清零功能的計(jì)數(shù)器。
[0009]作為優(yōu)選方案，所述時(shí)鐘發(fā)生模塊是具有使能和清零功能的可編程邏輯芯片。
[0010]本實(shí)用新型具有自動(dòng)接收高速數(shù)據(jù)碼串單總線數(shù)據(jù)的能力，另外配合內(nèi)部的時(shí)鐘發(fā)生器本實(shí)用新型還能以非常低的延遲將高速碼串(比如:單總線)數(shù)據(jù)格式轉(zhuǎn)向標(biāo)準(zhǔn)的SPI格式輸出，實(shí)現(xiàn)向SPI接口器件通信的無(wú)縫連接。和傳統(tǒng)的方法比較具有的積極效果是:消耗資源少，處理速度快，實(shí)時(shí)性強(qiáng)，硬件執(zhí)行不會(huì)發(fā)生軟件死機(jī)，接收比特率不受MCU機(jī)器周期影響，可以實(shí)現(xiàn)對(duì)高速碼率的接收。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0011]圖1是本實(shí)用新型單總線接收邏輯結(jié)構(gòu)原理圖[0012]圖2是本實(shí)用新型一種實(shí)施例圖
[0013]圖3是本實(shí)用新型單總線接收邏輯結(jié)構(gòu)時(shí)序圖
[0014]圖4是本實(shí)用新型本實(shí)用新型單總線接收邏輯結(jié)構(gòu)工作流程圖
【具體實(shí)施方式】
[0015]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本實(shí)用新型進(jìn)一步詳細(xì)描述。
[0016]如圖1所示總線接收邏輯結(jié)構(gòu)原理圖，包括邊緣觸發(fā)模塊、時(shí)鐘發(fā)生模塊和復(fù)位模塊，其中邊緣觸發(fā)模塊分別與時(shí)鐘發(fā)生模塊和復(fù)位模塊相連接，時(shí)鐘發(fā)生模塊與復(fù)位模塊相連接，時(shí)鐘發(fā)生模塊與系統(tǒng)時(shí)鐘相連接，所述邊緣觸發(fā)模塊連接到單總線信號(hào)輸入端，用于識(shí)別數(shù)據(jù)碼串起始邊緣并使能時(shí)鐘發(fā)生器開(kāi)始時(shí)鐘計(jì)數(shù)，復(fù)位模塊在系統(tǒng)上電伊始給全局提供復(fù)位信號(hào)并控制輸出信號(hào)的使能其接收端接收幀復(fù)位信號(hào)，時(shí)鐘發(fā)生模塊在邊緣觸發(fā)模塊送來(lái)使能信號(hào)后開(kāi)始計(jì)數(shù)，并按照預(yù)先設(shè)定的的脈寬和幀位數(shù)，輸出預(yù)先設(shè)定好的片選時(shí)鐘信號(hào)，位時(shí)鐘信號(hào)和幀復(fù)位信號(hào)。
[0017]作為優(yōu)選方案，如圖1可以在時(shí)鐘發(fā)生模塊后面連接一串并轉(zhuǎn)換模塊，串并轉(zhuǎn)換模塊將時(shí)鐘發(fā)生模塊輸出的SPI信號(hào)轉(zhuǎn)換成并口信號(hào)后輸出。
[0018]圖2為一具有復(fù)位功能的RS觸發(fā)器、一復(fù)位模塊芯片和一具有使能和清零功能的計(jì)數(shù)器電路連接圖。圖3是總線接收邏輯結(jié)構(gòu)工作時(shí)序圖，圖中data_in為單總線輸入信號(hào)；rst_n為鐘發(fā)生模塊的復(fù)位與使能信號(hào)；clk_cs為輸出SPI信號(hào)的片選信號(hào)；clk_bit為輸出SPI信號(hào)的位時(shí)鐘信；data_out為SPI輸出的數(shù)據(jù)信號(hào)；clk_rst為幀復(fù)位信號(hào)。
[0019]下面結(jié)合圖4總線接收邏輯結(jié)構(gòu)工作流程圖進(jìn)一步詳細(xì)描述本實(shí)用新型結(jié)構(gòu)的工作原理，在上電伊始，復(fù)位模塊初始化邊緣觸發(fā)模塊即進(jìn)行復(fù)位和時(shí)鐘發(fā)生模塊內(nèi)部計(jì)數(shù)器清零。然后系統(tǒng)處于等待接收數(shù)據(jù)串碼的狀態(tài)。當(dāng)數(shù)據(jù)串碼的第一個(gè)起始邊緣開(kāi)始導(dǎo)致電平變化時(shí)，邊緣觸發(fā)模塊被觸發(fā)置位，同時(shí)啟動(dòng)時(shí)鐘發(fā)生模塊的使能，時(shí)鐘發(fā)生模塊在本地時(shí)鐘的驅(qū)使下開(kāi)始計(jì)數(shù)，根據(jù)預(yù)先設(shè)定的格式(包括脈寬，幀位數(shù)等信息)產(chǎn)片選信號(hào)即幀時(shí)鐘，在數(shù)據(jù)串碼每一位的合適位置同時(shí)同步產(chǎn)生位時(shí)鐘等時(shí)鐘信號(hào)。這樣實(shí)現(xiàn)將數(shù)據(jù)串碼轉(zhuǎn)換成標(biāo)準(zhǔn)的SPI信號(hào)。時(shí)鐘發(fā)生模塊還具有一個(gè)功能是產(chǎn)生幀復(fù)位信號(hào)，其目的是當(dāng)一幀信號(hào)傳輸結(jié)束之后通知復(fù)位模塊復(fù)位全局，以便等待接收下一幀數(shù)據(jù)串碼。如果有必要還可以將SPI信號(hào)通過(guò)串并轉(zhuǎn)換成并口信號(hào)輸出，這樣后續(xù)的設(shè)備就可以直接讀取獲得完整一幀的信息。
[0020]以上具體實(shí)施例僅描述了本方案的主要特征和創(chuàng)新點(diǎn)。本領(lǐng)域的技術(shù)人員應(yīng)該了解，本方案不受上述實(shí)施例的限制。在不脫離本創(chuàng)新點(diǎn)和保護(hù)范圍的前提下，本方案還會(huì)有各種變化，這些變化和改進(jìn)都將落入本方案要求保護(hù)的范圍內(nèi)。本方案要求保護(hù)的范圍由所附的權(quán)利要求書(shū)及其等效物限定。
[0021]應(yīng)當(dāng)注意，上述實(shí)施例是為了說(shuō)明而不是限制本實(shí)用新型，那些本領(lǐng)域技術(shù)人員將能夠在不背離所附權(quán)利要求的范圍的條件下設(shè)計(jì)許多可選實(shí)施例。詞語(yǔ)“包含”不排除那些與權(quán)利要求中列出的元件或步驟不同的元件或步驟的存在。元件前的詞語(yǔ)“一”或“一個(gè)”不排除多個(gè)這種元件的存在，在列舉幾種電路權(quán)利要求中，這些裝置中的幾個(gè)可以由一個(gè)來(lái)表現(xiàn)，硬件項(xiàng)也是同樣，僅僅因?yàn)槟承┓椒ㄊ窃诓煌膹膶贆?quán)利要求中描述的，并不說(shuō)明這些方法的組合不能用來(lái)獲利。[0022]需要說(shuō)明的是，在本文中，諸如第一和第二等的關(guān)系術(shù)語(yǔ)僅僅用來(lái)將一個(gè)實(shí)體或者操作與另一個(gè)實(shí)體或操作區(qū)分開(kāi)來(lái)，而不一定要求或者暗示這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序，而且，術(shù)語(yǔ)“包含”、“包括”或者任何其他變體意在涵蓋非排他性的包含，從而使得包含一系列要素的過(guò)程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括那些明確列出的其他要素，或者是還包括為這種過(guò)程、方法、物品或者設(shè)備所固有的要素，術(shù)語(yǔ)“相連”、“連接”、“連接到”或者其他變體，不僅僅包括將兩個(gè)實(shí)體直接相連接，也包括通過(guò)具有有益改善效果 的其他實(shí)體間接相連接。
【權(quán)利要求】
1.單總線接收邏輯結(jié)構(gòu)，其特征在于:包括邊緣觸發(fā)模塊、時(shí)鐘發(fā)生模塊和復(fù)位模塊，所述邊緣觸發(fā)模塊分別與復(fù)位模塊、時(shí)鐘發(fā)生模塊相連接，所述復(fù)位模塊與時(shí)鐘發(fā)生模塊相連接，所述邊緣觸發(fā)模塊連接單總線信號(hào)輸入端，用于識(shí)別數(shù)碼串起始邊緣并使能時(shí)鐘發(fā)生模塊開(kāi)始時(shí)鐘計(jì)時(shí)；所述復(fù)位模塊用于為上電開(kāi)始時(shí)提供復(fù)位信號(hào)并控制其余信號(hào)的使能其接收端接收幀復(fù)位信號(hào)；所述時(shí)鐘發(fā)生模塊與系統(tǒng)時(shí)鐘相連接，用于時(shí)鐘計(jì)時(shí)，并按照預(yù)先設(shè)定的脈寬和幀位數(shù)，輸出預(yù)先設(shè)定好的片選時(shí)鐘信號(hào)、位時(shí)鐘信號(hào)和幀復(fù)位信號(hào)。
2.根據(jù)權(quán)利要求1所述的單總線接收邏輯結(jié)構(gòu)，其特征在于:包括串并轉(zhuǎn)換模塊，所述串并轉(zhuǎn)換模塊與時(shí)鐘發(fā)生模塊相連接，用于將時(shí)鐘發(fā)生模塊輸出的SPI信號(hào)轉(zhuǎn)換成并口信號(hào)輸出。
3.根據(jù)權(quán)利要求1所述的單總線接收邏輯結(jié)構(gòu)，其特征在于:所述邊緣觸發(fā)模塊是具有復(fù)位功能的邊緣觸發(fā)器、RS觸發(fā)器、高速采樣表決器。
4.根據(jù)權(quán)利要求1所述的單總線接收邏輯結(jié)構(gòu)，其特征在于:所述邊緣觸發(fā)模塊是具有復(fù)位功能的可編程邏輯芯片。
5.根據(jù)權(quán)利要求1所述的單總線接收邏輯結(jié)構(gòu)，其特征在于:時(shí)鐘發(fā)生模塊是具有使能和清零功能的計(jì)數(shù)器。
6.根據(jù)權(quán)利要求1所述的單總線接收邏輯結(jié)構(gòu)，其特征在于:時(shí)鐘發(fā)生模塊是具有使能和清零功能的可編程邏輯芯片。
【文檔編號(hào)】G06F13/40GK203376748SQ201320487576
【公開(kāi)日】2014年1月1日 申請(qǐng)日期:2013年8月9日 優(yōu)先權(quán)日:2013年8月9日
【發(fā)明者】鮑長(zhǎng)君 申請(qǐng)人:上海龍誠(chéng)自動(dòng)化系統(tǒng)有限公司