一種lvds數(shù)傳數(shù)據(jù)采集設(shè)備的制作方法
【專利摘要】本實用新型公開了一種LVDS數(shù)傳數(shù)據(jù)采集設(shè)備，包括FPGA，所述FPGA上設(shè)置有LVDS數(shù)據(jù)采集卡、1553B總線通訊卡、AD數(shù)據(jù)采集卡，OCIO功能板卡和存儲器，所述LVDS數(shù)據(jù)采集卡的輸出端、所述1553B總線通訊卡的輸出端、所述AD數(shù)據(jù)采集卡的輸出端和所述OCIO功能板卡的輸出端分別與所述FPGA的輸入端連接，所述存儲器的數(shù)據(jù)端口與所述FPGA的數(shù)據(jù)端口連接。本實用新型能夠兼容多種數(shù)據(jù)采集方式，通過多種數(shù)據(jù)采集板卡實現(xiàn)對數(shù)據(jù)的轉(zhuǎn)化通過FPGA把采集之后的數(shù)據(jù)直接寫入到Flash陣列存儲器中，實現(xiàn)較高速度的采集，同時流盤的速度也可以達到接近300MB/S。
【專利說明】一種LVDS數(shù)傳數(shù)據(jù)采集設(shè)備
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及數(shù)據(jù)采集傳輸領(lǐng)域，尤其涉及一種LVDS數(shù)傳數(shù)據(jù)采集設(shè)備。
【背景技術(shù)】
[0002]LVDS 又稱低電壓信號裝置(Low VoltageDifferential SignalingDevice))使用了平衡式差分信號，其‘0’和‘I’之間的跳動電壓的標稱值只有350mV，這種低電壓的跳動降低了上升和下降沿的時間，在數(shù)據(jù)采集領(lǐng)域，越來越多的應(yīng)用對采樣率和分辨率都提出了更高的要求。其主流產(chǎn)品方案是基于PCL架構(gòu)的控制主機加上基于PXI/PXIe總線的高速數(shù)據(jù)采集卡和RAID磁盤陣列卡來實現(xiàn)的，但是功能擴展性不強，只能支持單一的數(shù)據(jù)采集輸入。
實用新型內(nèi)容
[0003]本實用新型的目的就在于為了解決上述問題而提供一種結(jié)構(gòu)簡單，提高數(shù)據(jù)傳輸效率的LVDS數(shù)傳數(shù)據(jù)采集設(shè)備。
[0004]本實用新型通過以下技術(shù)方案來實現(xiàn)上述目的:
[0005]本實用新型包括FPGA，所述FPGA上設(shè)置有LVDS數(shù)據(jù)采集卡、1553B總線通訊卡、AD數(shù)據(jù)采集卡，OCIO功能板卡和存儲器，所述LVDS數(shù)據(jù)采集卡的輸出端、所述1553B總線通訊卡的輸出端、所述AD數(shù)據(jù)采集卡的輸出端和所述OCIO功能板卡的輸出端分別與所述FPGA的輸入端連接，所述存儲器的數(shù)據(jù)端口與所述FPGA的數(shù)據(jù)端口連接。
[0006]進一步地，所述存儲器為多個陣列排序的FLASH芯片。
[0007]具體地，所述1553B總線通訊卡設(shè)置有4路1553B總線輸出接口和4路CAN總線輸出接口。
[0008]進一步地，所述AD數(shù)據(jù)采集卡設(shè)置有96路A/D輸出。
[0009]具體地，所述OCIO功能板卡設(shè)置有192路OC數(shù)據(jù)輸出。
[0010]本實用新型的有益效果在于:
[0011]本實用新型能夠兼容多種數(shù)據(jù)采集方式，通過多種數(shù)據(jù)采集板卡實現(xiàn)對數(shù)據(jù)的轉(zhuǎn)化通過FPGA把采集之后的數(shù)據(jù)直接寫入到Flash陣列存儲器中，實現(xiàn)較高速度的采集，同時流盤的速度也可以達到接近300MB/S。
【專利附圖】

【附圖說明】
[0012]圖1是本實用新型的結(jié)構(gòu)示意圖；
【具體實施方式】
[0013]下面結(jié)合附圖對本實用新型作進一步說明:
[0014]如圖1所示，本實用新型包括FPGA，所述FPGA上設(shè)置有LVDS數(shù)據(jù)采集卡、1553B總線通訊卡、AD數(shù)據(jù)采集卡，OCIO功能板卡和存儲器，所述LVDS數(shù)據(jù)采集卡的輸出端、所述1553B總線通訊卡的輸出端、所述AD數(shù)據(jù)采集卡的輸出端和所述OCIO功能板卡的輸出端分別與所述FPGA的輸入端連接，所述存儲器的數(shù)據(jù)端口與所述FPGA的數(shù)據(jù)端口連接。
[0015]所述存儲器為多個陣列排序的FLASH芯片，所述1553B總線通訊卡設(shè)置有4路1553B總線輸出接口和4路CAN總線輸出接口，所述AD數(shù)據(jù)采集卡設(shè)置有96路A/D輸出，所述OCIO功能板卡設(shè)置有192路OC數(shù)據(jù)輸出。
[0016]以上僅為本實用新型的較佳實施例而已，并不用以限制本實用新型，凡在本實用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本實用新型的保護范圍內(nèi)。
【權(quán)利要求】
1.一種LVDS數(shù)傳數(shù)據(jù)采集設(shè)備，其特征在于:包括FPGA，所述FPGA上設(shè)置有LVDS數(shù)據(jù)采集卡、1553B總線通訊卡、AD數(shù)據(jù)采集卡，OCIO功能板卡和存儲器，所述LVDS數(shù)據(jù)采集卡的輸出端、所述1553B總線通訊卡的輸出端、所述AD數(shù)據(jù)采集卡的輸出端和所述OCIO功能板卡的輸出端分別與所述FPGA的輸入端連接，所述存儲器的數(shù)據(jù)端口與所述FPGA的數(shù)據(jù)端口連接。
2.根據(jù)權(quán)利要求1所述的所述一種LVDS數(shù)傳數(shù)據(jù)采集設(shè)備，其特征在于:所述存儲器為多個陣列排序的FLASH芯片。
3.根據(jù)權(quán)利要求1所述的所述一種LVDS數(shù)傳數(shù)據(jù)采集設(shè)備，其特征在于:所述1553B總線通訊卡設(shè)置有4路1553B總線輸出接口和4路CAN總線輸出接口。
4.根據(jù)權(quán)利要求1所述的所述一種LVDS數(shù)傳數(shù)據(jù)采集設(shè)備，其特征在于:所述AD數(shù)據(jù)采集卡設(shè)置有96路A/D輸出。
5.根據(jù)權(quán)利要求1所述的所述一種LVDS數(shù)傳數(shù)據(jù)采集設(shè)備，其特征在于:所述OCIO功能板卡設(shè)置有192路OC數(shù)據(jù)輸出。
【文檔編號】G06F13/40GK203561991SQ201320735739
【公開日】2014年4月23日 申請日期:2013年11月20日 優(yōu)先權(quán)日:2013年11月20日
【發(fā)明者】葉明 , 何建樑, 曾軍華 申請人:成都旋極歷通信息技術(shù)有限公司