改善地址總線的完整性的制作方法
【專利摘要】本發(fā)明提供一種用于改善存儲(chǔ)器系統(tǒng)中的地址完整性的方法，所述方法產(chǎn)生對(duì)應(yīng)于存儲(chǔ)器地址的錯(cuò)誤校正數(shù)據(jù)。所述錯(cuò)誤校正數(shù)據(jù)是與通過命令總線發(fā)射無操作指令同時(shí)地通過地址總線發(fā)射到存儲(chǔ)器裝置。
【專利說明】改善地址總線的完整性

【技術(shù)領(lǐng)域】
[0001]本發(fā)明實(shí)施例一般涉及存儲(chǔ)器，且特定實(shí)施例涉及改善存儲(chǔ)器的地址總線的完整性。

【背景技術(shù)】
[0002]存儲(chǔ)器通常是以形成于半導(dǎo)體裸片中及/或半導(dǎo)體裸片上的集成電路(不論是單獨(dú)地還是結(jié)合另一集成電路)的形式來提供，且通?？梢娪谟?jì)算機(jī)或其它電子裝置中。存在許多不同類型的存儲(chǔ)器，包含隨機(jī)存取存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)及快閃存儲(chǔ)器。
[0003]快閃存儲(chǔ)器已發(fā)展成為用于廣泛范圍的電子應(yīng)用的非易失性存儲(chǔ)器的流行來源?？扉W存儲(chǔ)器通常使用允許高存儲(chǔ)器密度、高可靠性及低功率消耗的單晶體管存儲(chǔ)器單元。通過電荷存儲(chǔ)結(jié)構(gòu)(例如，浮動(dòng)?xùn)艠O或陷阱層)的編程或其它物理現(xiàn)象進(jìn)行的對(duì)所述單元的閾值電壓的改變確定每個(gè)單元的數(shù)據(jù)狀態(tài)?？扉W存儲(chǔ)器的常見使用包含個(gè)人計(jì)算機(jī)、數(shù)碼相機(jī)、數(shù)字媒體播放器、數(shù)字記錄器、游戲、器具、運(yùn)載工具、無線裝置、蜂窩式電話及可卸除式存儲(chǔ)器模塊。
[0004]圖1圖解說明并有快閃存儲(chǔ)器100的典型現(xiàn)有技術(shù)系統(tǒng)的一個(gè)實(shí)例。所述系統(tǒng)還包含耦合到存儲(chǔ)器裝置100的控制器101。
[0005]控制器101經(jīng)展示為通過數(shù)據(jù)總線105、控制總線106及地址總線107耦合到存儲(chǔ)器裝置100。在一個(gè)實(shí)施例中，數(shù)據(jù)總線可為32位及/或16位寬雙倍數(shù)據(jù)速率(DDR)總線。
[0006]如果圖1的系統(tǒng)并入到嘈雜的電子環(huán)境(例如，汽車或飛船)中，那么其由于點(diǎn)火系統(tǒng)及/或通信系統(tǒng)而經(jīng)受大量噪聲。因此，各種總線105到107的完整性可受到損害。已實(shí)施各種標(biāo)準(zhǔn)(例如，IS026262)以通過提供關(guān)于所建議的完整性標(biāo)準(zhǔn)的準(zhǔn)則來確?？偩€上的信息的完整性。
[0007]出于上文所敘述的原因及出于所屬領(lǐng)域的技術(shù)人員在閱讀并理解本說明書后將變得顯而易見的其它原因，所述領(lǐng)域中需要增加系統(tǒng)中的總線中的一或多者的完整性。

【專利附圖】

【附圖說明】
[0008]圖1展示典型的現(xiàn)有技術(shù)系統(tǒng)。
[0009]圖2展示讀取操作的典型的現(xiàn)有技術(shù)實(shí)施方案的框圖。
[0010]圖3展示根據(jù)圖2的實(shí)施例的典型的現(xiàn)有技術(shù)命令及地址序列的時(shí)序圖。
[0011]圖4展示根據(jù)圖5的實(shí)施例的命令及地址序列的一個(gè)實(shí)施例的時(shí)序圖。
[0012]圖5展示讀取操作的實(shí)施方案的一個(gè)實(shí)施例的框圖。
[0013]圖6展示用于改善存儲(chǔ)器系統(tǒng)中的地址完整性的方法的一個(gè)實(shí)施例的流程圖?！揪唧w實(shí)施方式】
[0014]在以下詳細(xì)描述中，參考形成詳細(xì)描述的一部分的附圖且在所述附圖中，通過圖解說明展示特定實(shí)施例。在圖式中，相似數(shù)字描述貫穿若干個(gè)視圖的實(shí)質(zhì)上類似組件?？衫闷渌鼘?shí)施例且在不脫離本發(fā)明的范圍的情況下可作出結(jié)構(gòu)、邏輯及電氣改變。以下詳細(xì)描述因此不應(yīng)按限制性意義來理解。
[0015]圖2圖解說明非易失性存儲(chǔ)器裝置中的讀取操作的典型的現(xiàn)有技術(shù)電子裝置工程聯(lián)合委員會(huì)(JEDEC)實(shí)施方案的框圖。如所屬領(lǐng)域中熟知的，JEDEC標(biāo)準(zhǔn)提供電子組件(例如，非易失性存儲(chǔ)器、控制器)的標(biāo)準(zhǔn)化，使得來自一個(gè)制造商的一個(gè)符合JEDEC的存儲(chǔ)器裝置或控制器可用來自另一個(gè)制造商的類似的符合JEDEC的存儲(chǔ)器裝置或控制器替換。雖然用于改善地址總線的完整性的實(shí)施例的后續(xù)論述涉及命令、地址及數(shù)據(jù)格式的JEDEC實(shí)施方案，但是本發(fā)明實(shí)施例不限于任一種標(biāo)準(zhǔn)或格式。
[0016]在JEDEC實(shí)施方案中，將地址A[n:0]劃分為兩個(gè)部分。這樣的兩個(gè)部分隨后被稱為第一部分的行地址I (RAl)及第二部分的行地址2 (RA2)。RAl存儲(chǔ)在標(biāo)記為RABO到RAB3的一組行地址緩沖器201中的一者中。JEDEC控制信號(hào)BA[1:0]是緩沖器選擇信號(hào)，其通過控制多路復(fù)用器203的哪一個(gè)輸出連接到輸入地址A[n:0]來選擇將選擇哪一個(gè)行地址緩沖器201來存儲(chǔ)RAl。
[0017]控制信號(hào)BA[1:0]在預(yù)有效及有效時(shí)間段期間是有效的(如隨后參看圖3所論述)，以便選擇需要從存儲(chǔ)器陣列200讀取哪一個(gè)特定頁。此信號(hào)可具有四個(gè)不同狀態(tài)(例如，00、01、10、11)中的一者，以便選擇四個(gè)地址緩沖器201中的一者?？刂菩盘?hào)BA[1:0]還用以控制耦合到的輸出多路復(fù)用器204，且選擇行地址緩沖器201的輸出中的一者。
[0018]在讀取操作期間，地址的第一部分及第二部分兩者(RAl及RA2)通過另一多路復(fù)用器205被輸入到存儲(chǔ)器陣列200。存儲(chǔ)器陣列200還耦合到行讀出電路211，其讀出響應(yīng)于所述兩個(gè)行地址部分而選擇的特定存儲(chǔ)器單元的狀態(tài)。
[0019]行讀出電路211的輸出通過通過BA[1:0]來控制的多路復(fù)用器206耦合到一組行數(shù)據(jù)緩沖器202RDB0到RDB3。因此，BA [I:0]信號(hào)選擇將讀出的數(shù)據(jù)輸入到哪一個(gè)行數(shù)據(jù)緩沖器202中。類似地，BA[1:0]信號(hào)用作到輸出多路復(fù)用器207的控制輸入，輸出多路復(fù)用器207耦合到行數(shù)據(jù)緩沖器202的輸出以選擇哪一個(gè)緩沖器輸出耦合到數(shù)據(jù)輸出多路復(fù)用器221。
[0020]雙倍數(shù)據(jù)速率(DDR)突發(fā)引擎220耦合到數(shù)據(jù)輸出多路復(fù)用器221的控制輸入。DDR突發(fā)引擎220使用時(shí)鐘、行地址(A[n:0])及模式寄存器設(shè)置(MRS)中的一些配置位來控制來自DQ多路復(fù)用器221的數(shù)據(jù)(DQ)的突發(fā)輸出。
[0021]圖3圖解說明根據(jù)圖2的實(shí)施例的典型的現(xiàn)有技術(shù)命令及地址序列的時(shí)序圖。此圖展示在存儲(chǔ)器裝置與外部控制器之間的命令、地址及數(shù)據(jù)總線中的每一者上發(fā)生的情形。
[0022]參看圖2及3兩者，命令總線最初具有JEDEC預(yù)有效指令(P-ACT)。此指令指導(dǎo)存儲(chǔ)器裝置接受地址總線上的行地址的第一部分RAl。行地址的第一部分基于BA總線上的選定存儲(chǔ)體存取BA[1:0]信號(hào)而輸入到行地址緩沖器201RAB0到RAB3。
[0023]在P-ACT指令之后，命令總線具有JEDEC有效(ACT)指令，其指導(dǎo)存儲(chǔ)器裝置接受地址總線上的行地址的第二部分RA2。此外，在ACT指令期間，將RA2施加到具有行地址的第一部分RAl的存儲(chǔ)器陣列。ACT指令還起始陣列讀出。
[0024]在ACT指令之后，命令總線上可具有一或多個(gè)NOP指令。如果NOP指令在命令總線上，那么地址總線在此時(shí)間期間處于不關(guān)心狀態(tài)。命令總線接著具有讀取指令(RD)，其指導(dǎo)存儲(chǔ)器裝置基于BA總線上的選定存儲(chǔ)體存取BA[1:0]信號(hào)選擇選定行數(shù)據(jù)緩沖器202RDB0到RDB3的第一頁。將選定數(shù)據(jù)輸出到DQ輸出。
[0025]在讀取指令RD之后，命令總線還包含多個(gè)無操作(NOP)指令。NOP指令是作為特定JEDEC標(biāo)準(zhǔn)的部分而包含，以增加在通過地址總線發(fā)射RA2之后在選定讀取數(shù)據(jù)于數(shù)據(jù)總線上可用于控制器之前的延時(shí)。在所圖解說明的實(shí)施例中，在命令總線上使用兩個(gè)NOP指令產(chǎn)生為3的列地址選通延時(shí)。然而，使用其它標(biāo)準(zhǔn)的替代實(shí)施例可使用更多或更少的NOP指令來調(diào)整延時(shí)。
[0026]選定讀取數(shù)據(jù)(RD)現(xiàn)在在數(shù)據(jù)總線上可用。圖3展示如通過突發(fā)長(zhǎng)度確定的多個(gè)讀取數(shù)據(jù)(RD)。突發(fā)長(zhǎng)度是控制器請(qǐng)求讀取的數(shù)據(jù)字的數(shù)目。
[0027]圖3還展示表示ACT指令與RD指令之間的時(shí)間的時(shí)間tKQ)。這個(gè)時(shí)間是由任何符合裝置進(jìn)行適當(dāng)操作應(yīng)考慮的特定JEDEC標(biāo)準(zhǔn)(例如，非易失性低功率雙倍數(shù)據(jù)速率(NVM-LPDDR))設(shè)置的預(yù)定時(shí)間。特定JEDEC標(biāo)準(zhǔn)允許將NOP指令插入于命令總線上的指令之間，所述命令總線調(diào)整ACT指令與RD指令之間的時(shí)間以便滿足此時(shí)間規(guī)范。
[0028]為了改善存儲(chǔ)器系統(tǒng)中的地址總線的完整性，可由控制器(其可為任何數(shù)目個(gè)不同的發(fā)射裝置)針對(duì)對(duì)應(yīng)地址產(chǎn)生錯(cuò)誤校正碼(ECC)數(shù)據(jù)。ECC數(shù)據(jù)是在(例如)發(fā)射對(duì)應(yīng)地址之后通過地址總線發(fā)射到存儲(chǔ)器裝置。存儲(chǔ)器裝置接著可使用ECC數(shù)據(jù)來校正所接收地址。
[0029]圖4圖解說明時(shí)序圖，其中在ACT指令與RD指令之間使用NOP，從而允許與NOP指令同時(shí)地通過地址總線發(fā)射ECC數(shù)據(jù)(例如，如果NOP指令已經(jīng)是操作指令，那么在對(duì)NOP指令的至少一部分且在一些實(shí)施例中對(duì)全部NOP指令進(jìn)行操作時(shí)，發(fā)射ECC數(shù)據(jù)的至少一部分且在一些實(shí)施例中發(fā)射全部ECC數(shù)據(jù)；此情形可包含(但不限于)例如同時(shí)發(fā)射ECC數(shù)據(jù)及NOP指令)。接著可使用ECC數(shù)據(jù)來改善地址總線完整性，如隨后所描述。在本發(fā)明實(shí)施例中，可使用以地址模式檢測(cè)并校正錯(cuò)誤的任何方法。例如，可使用2位檢測(cè)及I位校正算法產(chǎn)生ECC數(shù)據(jù)。隨后參看圖5論述存儲(chǔ)器裝置中的ECC數(shù)據(jù)的使用。
[0030]圖4展示命令總線具有P-ACT指令，而地址總線具有行地址的第一部分(RAl)且存儲(chǔ)體存取總線(BA)具有存儲(chǔ)體選擇信號(hào)BA[1:0]。P-ACT指令指導(dǎo)存儲(chǔ)器裝置接受地址總線上的行地址的第一部分RAl。
[0031 ] 在P-ACT指令之后，命令總線具有有效ACT指令，其指導(dǎo)存儲(chǔ)器裝置接受地址總線上的RA2。存儲(chǔ)體存取信號(hào)BA[1:0]在BA總線上。ACT指令還起始陣列讀出。
[0032]NOP指令在命令總線上在ACT指令之后。命令總線上的NOP指令允許同時(shí)通過地址總線發(fā)射ECC數(shù)據(jù)。ECC數(shù)據(jù)包含用于先前所發(fā)射的地址的錯(cuò)誤校正數(shù)據(jù)。如果啟用地址完整性特征，那么存儲(chǔ)器裝置的內(nèi)部控制器551 (圖5)可接受ECC數(shù)據(jù)并將其存儲(chǔ)在寄存器中，如隨后所論述。如果停用地址完整性特征，那么內(nèi)部控制器551可忽略ECC數(shù)據(jù)。
[0033]ECC數(shù)據(jù)的大小可取決于所配置的突發(fā)頁長(zhǎng)度。在一個(gè)實(shí)施例中，ECC數(shù)據(jù)的大小至少等于地址線的數(shù)目。例如，對(duì)于128位的地址，ECC將為至少7位且256位的地址對(duì)于ECC數(shù)據(jù)將使用至少8位。使用其它錯(cuò)誤檢測(cè)及校正算法的替代實(shí)施例可對(duì)錯(cuò)誤校正位使用不同大小。
[0034]地址完整性特征可通過設(shè)置寄存器中的位來開啟或關(guān)閉。例如，外部控制器可將控制字發(fā)射到存儲(chǔ)器裝置中的模式寄存器，其設(shè)置指示存儲(chǔ)器裝置將接受用于地址的錯(cuò)誤校正數(shù)據(jù)的位。在替代實(shí)施例中，存儲(chǔ)器裝置中的內(nèi)部控制器可設(shè)置模式寄存器中的地址完整性位以開啟此特征。外部控制器接著可讀取此位，其指示外部控制器應(yīng)通過地址總線產(chǎn)生及/或發(fā)射地址錯(cuò)誤校正數(shù)據(jù)，如圖4中所展示。
[0035]再次參看圖4，在第一 NOP指令之后，命令總線可具有一或多個(gè)額外NOP指令以便滿足tKm。在此時(shí)間期間，地址總線處于不關(guān)心狀態(tài)。隨后，命令總線具有讀取指令RD，其指導(dǎo)存儲(chǔ)器裝置基于BA[1:0]信號(hào)選擇選定行數(shù)據(jù)緩沖器RDBO到RDB3的第一頁。將選定數(shù)據(jù)輸出到DQ輸出。
[0036]在讀取指令RD之后，命令總線還包含多個(gè)無操作(NOP)指令。NOP指令是作為所實(shí)施的JEDEC標(biāo)準(zhǔn)的部分而包含，以增加在通過地址總線發(fā)射RA2之后在選定讀取數(shù)據(jù)于數(shù)據(jù)總線上可用于控制器之前的延時(shí)。在所圖解說明的實(shí)施例中，在命令總線上使用兩個(gè)NOP指令產(chǎn)生為3的列地址選通延時(shí)。然而，使用其它標(biāo)準(zhǔn)的替代實(shí)施例可使用更多或更少的NOP指令來調(diào)整延時(shí)。
[0037]選定讀取數(shù)據(jù)(DATA0到DATAx)現(xiàn)在在數(shù)據(jù)總線上可用。圖4展示如通過突發(fā)長(zhǎng)度確定的多個(gè)讀取數(shù)據(jù)。突發(fā)長(zhǎng)度是控制器請(qǐng)求由控制器讀取的數(shù)據(jù)字的數(shù)目。在一個(gè)實(shí)施例中，控制器可將設(shè)置突發(fā)長(zhǎng)度的命令發(fā)射到存儲(chǔ)器裝置。
[0038]圖5圖解說明使用如圖4中圖解說明的地址完整性特征實(shí)施的讀取操作的JEDEC實(shí)施方案的一個(gè)實(shí)施例的框圖。替代實(shí)施例可使用不同于所圖解說明的JEDEC標(biāo)準(zhǔn)的標(biāo)準(zhǔn)實(shí)施地址完整性特征。
[0039]參看圖4及5兩者，在P-ACT指令期間，行地址的第一部分(RAl)存儲(chǔ)在行地址緩沖器501RAB0到RAB3中的一者中。將地址Α[η:0]施加到通過JEDEC控制信號(hào)BA[1:0]來控制的地址多路復(fù)用器503。地址多路復(fù)用器503接著僅接受RAl以用于存儲(chǔ)在如通過BA [I:0]來控制的選定行地址緩沖器501RAB0到RAB3中。多路復(fù)用器503的輸出各自耦合到行地址緩沖器RAO到RA3中的不同的行地址緩沖器。
[0040]在ACT指令期間，地址的第二部分(RA2)存儲(chǔ)在地址寄存器550的字段522中。RAl地址中的選定地址(如通過BA [I:0]通過輸出多路復(fù)用器504從行地址緩沖器RAO到RA3中的一者中選擇的)也同時(shí)存儲(chǔ)在地址寄存器550的字段521中。ACT指令起始通過讀出電路511進(jìn)行的存儲(chǔ)器陣列500讀出。
[0041]在NOP指令期間(假設(shè)啟用地址完整性特征)，ECC數(shù)據(jù)存儲(chǔ)在地址寄存器550的k位字段523中。如圖4的時(shí)序圖中可見，ECC數(shù)據(jù)通過地址總線A[n:0]輸入到地址寄存器550。如果沒有啟用地址完整性特征，那么ECC字段523可留空或經(jīng)編程為不關(guān)心數(shù)據(jù)。
[0042]在一個(gè)實(shí)施例中，地址寄存器550包括多個(gè)字段521到523，其僅包括RA1、RA2及ECC數(shù)據(jù)。在另一實(shí)施例中，可在地址寄存器550中使用另一字段520以在必要時(shí)按照任何特定JEDEC標(biāo)準(zhǔn)將RAl及RA2地址字段521、522的長(zhǎng)度增加到η位字段。額外字段520中的數(shù)據(jù)可為不關(guān)心數(shù)據(jù)。
[0043]地址寄存器550耦合到ECC引擎510，所述ECC引擎讀取地址寄存器550中的數(shù)據(jù)且校正地址RAl及RA2，如通過ECC數(shù)據(jù)指示。如果ECC數(shù)據(jù)指示地址RAl及RA2并不含有一或多個(gè)錯(cuò)誤，那么ECC引擎510通過多路復(fù)用器505將所述地址施加到存儲(chǔ)器陣列500。此地址用以選擇特定存儲(chǔ)器單元以供行讀出電路511讀出。如果ECC數(shù)據(jù)指示地址RAl及RA2含有一或多個(gè)錯(cuò)誤，那么ECC引擎510嘗試在將地址施加到存儲(chǔ)器陣列500之前校正地址。
[0044]存儲(chǔ)器陣列500可包括多種技術(shù)中的一者。例如，存儲(chǔ)器陣列可為NOR、NAND或PCM非易失性存儲(chǔ)器陣列。存儲(chǔ)器陣列500還可為易失性存儲(chǔ)器陣列，例如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。其它存儲(chǔ)器技術(shù)還可使用所述方法來改善地址完整性。
[0045]行讀出電路511的輸出被輸入到一組行數(shù)據(jù)緩沖器502RDB0到RDB3。通過BA[1:O]控制信號(hào)來控制的多路復(fù)用器506確定將數(shù)據(jù)存儲(chǔ)在哪個(gè)行數(shù)據(jù)緩沖器RDBO到RDB3中。類似地，BA[1:0]信號(hào)用作到輸出多路復(fù)用器507的控制輸入，輸出多路復(fù)用器507耦合到行數(shù)據(jù)緩沖器502的輸出以選擇哪個(gè)緩沖器輸出耦合到數(shù)據(jù)輸出多路復(fù)用器531。
[0046]雙倍數(shù)據(jù)速率(DDR)突發(fā)引擎530耦合到數(shù)據(jù)輸出多路復(fù)用器531的控制輸入。DDR突發(fā)引擎530使用時(shí)鐘、行地址(A[n:0])及模式寄存器設(shè)置(MRS)中的一些配置位來控制來自數(shù)據(jù)輸出多路復(fù)用器531的數(shù)據(jù)(DQ)的突發(fā)輸出。在一個(gè)實(shí)施例中，外部控制器可通過設(shè)置寄存器(例如，MRS寄存器)中的特定位來設(shè)置突發(fā)長(zhǎng)度及速率。
[0047]圖6圖解說明用于改善存儲(chǔ)器系統(tǒng)中的地址完整性的方法的一個(gè)實(shí)施例的流程圖。外部控制器確定是否啟用地址完整性特征601。此操作可通過讀取具有地址完整性位的存儲(chǔ)器裝置中的模式寄存器來完成。在一個(gè)實(shí)施例中，當(dāng)此位被設(shè)置為邏輯I時(shí)，啟用地址完整性特征，且當(dāng)所述位被設(shè)置為邏輯O時(shí)，停用地址完整性特征。
[0048]如果啟用地址完整性特征，那么外部控制器產(chǎn)生用于經(jīng)發(fā)射的地址的錯(cuò)誤校正碼(例如，錯(cuò)誤校正數(shù)據(jù)、ECC數(shù)據(jù))606。在讀取操作的命令序列期間，外部控制器接著與通過地址總線發(fā)射行地址同時(shí)地通過命令總線發(fā)射P-ACT命令607。接著與通過地址總線發(fā)射RA2同時(shí)地通過命令總線發(fā)射ACT命令609。接著與針對(duì)先前通過地址總線發(fā)射的地址產(chǎn)生的ECC數(shù)據(jù)同時(shí)地通過命令總線發(fā)射NOP指令611。
[0049]如果用于改善地址完整性的方法是讀取操作的部分，那么所述方法可通過確定是否滿足613而繼續(xù)。如果不滿足，那么發(fā)射NOP指令與“不關(guān)心”數(shù)據(jù)620。如果滿Strai 613，那么外部控制器通過命令總線將讀取指令發(fā)射到存儲(chǔ)器裝置614。取決于所實(shí)施的標(biāo)準(zhǔn)所需的CAS延時(shí)，讀取指令后續(xù)可接著一或多個(gè)NOP指令。存儲(chǔ)器裝置接著可通過數(shù)據(jù)總線將數(shù)據(jù)突發(fā)發(fā)射到外部控制器，且外部控制器接收數(shù)據(jù)615。
[0050]如果沒有啟用(例如，停用)地址完整性特征，那么可發(fā)射不具有ECC數(shù)據(jù)的地址603。在一個(gè)實(shí)施例中，也不通過命令總線來發(fā)射NOP指令。在另一實(shí)施例中，通過命令總線發(fā)射NOP指令且通過地址總線發(fā)射ECC數(shù)據(jù)，但是存儲(chǔ)器裝置忽略ECC數(shù)據(jù)。
[0051]P-ACT及ACT命令是與標(biāo)準(zhǔn)的特定JEDEC實(shí)施方案相關(guān)聯(lián)的命令。替代實(shí)施例取決于所實(shí)施的標(biāo)準(zhǔn)而可能不使用此類命令，但是仍然可與通過地址總線發(fā)射ECC數(shù)據(jù)同時(shí)地通過命令總線發(fā)射NOP指令。
[0052]結(jié)論
[0053]總之，一或多個(gè)實(shí)施例包含可改善存儲(chǔ)器系統(tǒng)中的地址總線的完整性的可選擇地址完整性特征。控制器產(chǎn)生對(duì)應(yīng)于地址的錯(cuò)誤校正碼。可與通過命令總線發(fā)射NOP指令同時(shí)地通過地址總線將錯(cuò)誤校正碼發(fā)射到存儲(chǔ)器裝置。
[0054]雖然本文中已圖解說明并描述了特定實(shí)施例，但是所屬領(lǐng)域的技術(shù)人員將了解，可用計(jì)劃用于實(shí)現(xiàn)相同目的的任何布置取代所展示的特定實(shí)施例。所屬領(lǐng)域的技術(shù)人員將顯而易見對(duì)本發(fā)明的許多改動(dòng)。因此，本申請(qǐng)案希望涵蓋本發(fā)明的任何改動(dòng)或變化。
【權(quán)利要求】
1.一種用于改善系統(tǒng)中的地址完整性的方法，所述方法包括: 產(chǎn)生對(duì)應(yīng)于地址的錯(cuò)誤校正數(shù)據(jù)；以及 通過地址總線將所述錯(cuò)誤校正數(shù)據(jù)發(fā)射到存儲(chǔ)器裝置。
2.根據(jù)權(quán)利要求1所述的方法且所述方法進(jìn)一步包括: 確定是否啟用地址完整性特征。
3.根據(jù)權(quán)利要求2所述的方法，其中確定是否啟用所述地址完整性特征包括通過外部控制器讀取所述存儲(chǔ)器裝置中的模式寄存器。
4.根據(jù)權(quán)利要求3所述的方法且所述方法進(jìn)一步包括通過所述存儲(chǔ)器裝置的外部控制器設(shè)置所述模式寄存器中的位以指示所述存儲(chǔ)器裝置將接受用于地址的錯(cuò)誤校正數(shù)據(jù)。
5.根據(jù)權(quán)利要求2所述的方法且所述方法進(jìn)一步將控制字從外部控制器發(fā)射到所述存儲(chǔ)器裝置中的模式寄存器，其中所述控制字包括地址完整性位。
6.根據(jù)權(quán)利要求2所述的方法，其中外部控制器通過控制總線及所述地址總線耦合到所述存儲(chǔ)器裝置，且通過所述地址總線發(fā)射所述錯(cuò)誤校正數(shù)據(jù)進(jìn)一步包括: 與通過所述控制總線發(fā)射無操作指令同時(shí)地通過所述地址總線發(fā)射所述錯(cuò)誤校正數(shù)據(jù)。
7.根據(jù)權(quán)利要求1所述的方法，其中發(fā)射所述錯(cuò)誤校正數(shù)據(jù)包括在通過所述地址總線發(fā)射所述對(duì)應(yīng)地址之后通過所述地址總線發(fā)射所述錯(cuò)誤校正數(shù)據(jù)。
8.一種用于改善系統(tǒng)中的地址完整性的方法，所述方法包括: 確定是否啟用地址完整性特征； 產(chǎn)生對(duì)應(yīng)于地址的錯(cuò)誤校正數(shù)據(jù)； 通過命令總線發(fā)射無操作指令；以及 與發(fā)射所述無操作指令同時(shí)地通過地址總線發(fā)射所述錯(cuò)誤校正數(shù)據(jù)，其中產(chǎn)生錯(cuò)誤校正數(shù)據(jù)、發(fā)射錯(cuò)誤校正數(shù)據(jù)或忽略所述經(jīng)發(fā)射的錯(cuò)誤校正數(shù)據(jù)中的至少一者是響應(yīng)于啟用所述地址完整性特征而進(jìn)行。
9.根據(jù)權(quán)利要求8所述的方法，其中所述命令總線及所述地址總線將外部控制器耦合到存儲(chǔ)器裝置，且所述方法進(jìn)一步包括，當(dāng)停用所述地址完整性特征時(shí)，所述存儲(chǔ)器裝置忽略所述錯(cuò)誤校正數(shù)據(jù)。
10.根據(jù)權(quán)利要求8所述的方法且所述方法進(jìn)一步包括在發(fā)射所述錯(cuò)誤校正數(shù)據(jù)之前通過所述地址總線發(fā)射所述地址。
11.根據(jù)權(quán)利要求8所述的方法，其中所述地址包括第一行地址及第二行地址，且所述方法進(jìn)一步包括在發(fā)射所述錯(cuò)誤校正數(shù)據(jù)之前通過所述地址總線發(fā)射所述第一行地址及所述第二行地址。
12.一種用于執(zhí)行讀取操作的方法，所述方法包括: 與通過地址總線發(fā)射地址的第一部分同時(shí)地通過命令總線將第一指令發(fā)射到存儲(chǔ)器裝置； 與通過所述地址總線發(fā)射所述地址的第二部分同時(shí)地通過所述命令總線將第二指令發(fā)射到所述存儲(chǔ)器裝置； 與通過所述地址總線發(fā)射對(duì)應(yīng)于所述地址的錯(cuò)誤校正數(shù)據(jù)同時(shí)地通過所述命令總線將無操作指令發(fā)射到所述存儲(chǔ)器裝置；以及 通過所述命令總線將讀取指令發(fā)射到所述存儲(chǔ)器裝置。
13.根據(jù)權(quán)利要求12所述的方法且所述方法進(jìn)一步包括在發(fā)射所述讀取指令之后通過所述命令總線發(fā)射多個(gè)無操作指令。
14.根據(jù)權(quán)利要求13所述的方法且所述方法進(jìn)一步包括在發(fā)射所述讀取指令之后通過數(shù)據(jù)總線從所述存儲(chǔ)器裝置讀取數(shù)據(jù)。
15.根據(jù)權(quán)利要求14所述的方法，其中來自所述數(shù)據(jù)總線的所述數(shù)據(jù)包括特定突發(fā)長(zhǎng)度。
16.根據(jù)權(quán)利要求15所述的方法，其中所述突發(fā)長(zhǎng)度是響應(yīng)于外部控制器設(shè)置所述存儲(chǔ)器裝置中的位而確定。
17.一種用于執(zhí)行讀取操作的方法，所述方法包括: 接收地址總線上的地址， 與接收所述地址總線上的錯(cuò)誤校正數(shù)據(jù)同時(shí)地接收命令總線上的無操作指令，所述錯(cuò)誤校正數(shù)據(jù)對(duì)應(yīng)于所述地址； 響應(yīng)于所述錯(cuò)誤校正數(shù)據(jù)校正所述地址；以及 響應(yīng)于所述經(jīng)校正地址存取存儲(chǔ)器陣列。
18.根據(jù)權(quán)利要求17所述的方法且所述方法進(jìn)一步包括在校正所述地址之前將所述地址及所述錯(cuò)誤校正數(shù)據(jù)存儲(chǔ)在寄存器中。
19.根據(jù)權(quán)利要求18所述的方法且所述方法進(jìn)一步包括將所述地址按所述地址的第一部分及所述地址的第二部分的形式存儲(chǔ)在所述寄存器中。
20.根據(jù)權(quán)利要求19所述的方法且所述方法進(jìn)一步包括: 存儲(chǔ)來自多個(gè)行地址緩沖器中的一者的所述地址的所述第一部分；以及存儲(chǔ)來自所述地址總線的所述地址的所述第二部分，其中所述地址的所述第二部分是在所述地址的所述第一部分之后接收。
21.根據(jù)權(quán)利要求18所述的方法且所述方法進(jìn)一步包括將不關(guān)心數(shù)據(jù)與所述地址及所述錯(cuò)誤校正數(shù)據(jù)一起存儲(chǔ)在所述寄存器中使得所述不關(guān)心數(shù)據(jù)將所述寄存器中的數(shù)據(jù)量擴(kuò)展到特定長(zhǎng)度。
22.根據(jù)權(quán)利要求17所述的方法，其中所述錯(cuò)誤校正數(shù)據(jù)包括響應(yīng)于所述地址總線的地址線的數(shù)目的長(zhǎng)度。
23.根據(jù)權(quán)利要求17所述的方法，其中響應(yīng)于所述經(jīng)校正地址存取所述存儲(chǔ)器陣列包括: 響應(yīng)于所述經(jīng)校正地址從所述存儲(chǔ)器陣列讀出數(shù)據(jù)； 將所述所讀出數(shù)據(jù)存儲(chǔ)在多個(gè)行數(shù)據(jù)緩沖器中；以及 按數(shù)據(jù)的突發(fā)長(zhǎng)度將所述所存儲(chǔ)數(shù)據(jù)從所述行數(shù)據(jù)緩沖器輸出。
24.一種存儲(chǔ)器裝置，其包括: 存儲(chǔ)器陣列； 寄存器，其經(jīng)配置以存儲(chǔ)存儲(chǔ)器地址及對(duì)應(yīng)于所述存儲(chǔ)器地址的錯(cuò)誤校正數(shù)據(jù)；以及錯(cuò)誤校正引擎，其耦合到所述存儲(chǔ)器陣列且經(jīng)配置以響應(yīng)于所述錯(cuò)誤校正數(shù)據(jù)而校正所述存儲(chǔ)器地址中的錯(cuò)誤，所述錯(cuò)誤校正引擎經(jīng)進(jìn)一步配置以將所述經(jīng)校正存儲(chǔ)器地址施加到所述存儲(chǔ)器陣列。
25.根據(jù)權(quán)利要求24所述的存儲(chǔ)器裝置，其中所述存儲(chǔ)器陣列包括NAND、NOR或AND非易失性存儲(chǔ)器架構(gòu)中的一者。
26.根據(jù)權(quán)利要求24所述的存儲(chǔ)器裝置，其中所述存儲(chǔ)器陣列包括易失性存儲(chǔ)器架構(gòu)。
27.根據(jù)權(quán)利要求24所述的存儲(chǔ)器裝置，其中所述寄存器包括耦合到存儲(chǔ)器地址線的錯(cuò)誤校正數(shù)據(jù)字段，經(jīng)配置以存儲(chǔ)所述存儲(chǔ)器地址的第一部分的第一地址字段，經(jīng)配置以存儲(chǔ)所述存儲(chǔ)器地址的第二部分的第二地址字段。
28.根據(jù)權(quán)利要求27所述的存儲(chǔ)器裝置且所述存儲(chǔ)器裝置進(jìn)一步包括耦合到所述第一地址字段的多個(gè)行地址緩沖器。
29.根據(jù)權(quán)利要求28所述的存儲(chǔ)器裝置，其中所述多個(gè)行地址緩沖器通過第一多路復(fù)用器耦合到所述存儲(chǔ)器地址線且通過第二多路復(fù)用器耦合到所述寄存器，其中所述第一多路復(fù)用器及所述第二多路復(fù)用器的輸出是通過控制信號(hào)來控制。
30.根據(jù)權(quán)利要求24所述的存儲(chǔ)器裝置且所述存儲(chǔ)器裝置進(jìn)一步包括通過讀出電路耦合到所述存儲(chǔ)器陣列的多個(gè)行數(shù)據(jù)緩沖器。
31.一種系統(tǒng)，其包括: 外部控制器，其經(jīng)配置以控制所述系統(tǒng)；以及 存儲(chǔ)器裝置，其通過命令總線及地址總線耦合到所述外部控制器，所述存儲(chǔ)器裝置包括: 存儲(chǔ)器陣列； 寄存器，其經(jīng)配置以存儲(chǔ)來自所述地址總線的存儲(chǔ)器地址及錯(cuò)誤校正數(shù)據(jù)；以及錯(cuò)誤校正引擎，其耦合在所述存儲(chǔ)器陣列與所述寄存器之間，所述錯(cuò)誤校正引擎經(jīng)配置以響應(yīng)于所述錯(cuò)誤校正數(shù)據(jù)而校正所述存儲(chǔ)器地址中的錯(cuò)誤，所述錯(cuò)誤校正引擎經(jīng)進(jìn)一步配置以將所述經(jīng)校正存儲(chǔ)器地址施加到所述存儲(chǔ)器陣列。
32.根據(jù)權(quán)利要求31所述的系統(tǒng)，其中所述外部控制器經(jīng)配置以與通過所述地址總線發(fā)射所述錯(cuò)誤校正數(shù)據(jù)同時(shí)地通過所述命令總線發(fā)射無操作指令。
33.根據(jù)權(quán)利要求31所述的系統(tǒng)，其中所述存儲(chǔ)器裝置進(jìn)一步包括模式寄存器，且所述外部控制器經(jīng)進(jìn)一步配置以將控制字發(fā)射到所述模式寄存器，其中所述控制字包括地址完整性位。
34.根據(jù)權(quán)利要求33所述的系統(tǒng)，其中所述存儲(chǔ)器裝置進(jìn)一步包括內(nèi)部控制器，所述內(nèi)部控制器經(jīng)配置以讀取所述模式寄存器且響應(yīng)于所述地址完整性位而忽略所述地址總線上的所述錯(cuò)誤校正數(shù)據(jù)。
35.根據(jù)權(quán)利要求31所述的系統(tǒng)，其中所述外部控制器經(jīng)進(jìn)一步配置以產(chǎn)生對(duì)應(yīng)于所述存儲(chǔ)器地址的所述錯(cuò)誤校正數(shù)據(jù)。
【文檔編號(hào)】G06F13/38GK104428756SQ201380037117
【公開日】2015年3月18日 申請(qǐng)日期:2013年6月4日 優(yōu)先權(quán)日:2012年6月7日
【發(fā)明者】阿爾貝托·特羅亞 申請(qǐng)人:美光科技公司