一種新型的stt-mram緩存設(shè)計(jì)方法
【專利摘要】一種新型的STT-MRAM緩存設(shè)計(jì)方法，該方法有三大步驟。本發(fā)明利用MTJ尺寸與寫入電流和寫入能耗的關(guān)系，設(shè)計(jì)了一種新型的STT-MRARM緩存結(jié)構(gòu)，分別用不同尺寸的MTJ存儲(chǔ)單元實(shí)現(xiàn)L1Cache和L2Cache。與只用一種尺寸的MTJ存儲(chǔ)單元相比，降低了寫入能耗，提升了性能。與SRAM和STT-MRAM混合的結(jié)構(gòu)相比，顯著降低了靜態(tài)功耗。由于L1Cache是用小尺寸的MTJ存儲(chǔ)單元構(gòu)成，面積更小，存儲(chǔ)密度更高，Cache的缺失率（missrate)顯著低于SRAM?Cache，提高了訪存性能。此外，該發(fā)明只采用STT-MRAM生產(chǎn)工藝，提高了芯片良率，降低了生產(chǎn)成本。
【專利說明】—種新型的STT-MRAM緩存設(shè)計(jì)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明利用STT-MRAM存儲(chǔ)器件替代傳統(tǒng)的SRAM器件作為芯片的緩存，提出了一種新型的STT-MRAM緩存(Cache)設(shè)計(jì)方法，降低芯片功耗，提升芯片性能。屬于非易失性存儲(chǔ)器設(shè)計(jì)【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]隨著片上晶體管集成密度的不斷提高，多核處理器開始獲得廣泛應(yīng)用。例如IBMPower7, Intel的酷睿系列處理器以及Tilera公司的Tile-GX系列處理器等。雖然多核處理器極大提升了計(jì)算機(jī)的性能，它需要大容量片上緩存的支持以解決“存儲(chǔ)墻”瓶頸。目前工業(yè)界普遍采用隨機(jī)靜態(tài)存儲(chǔ)器(SRAM)作為片上緩存(Cache)。為了降低處理器功耗，片上供電電壓不斷降低。SRAM中的晶體管亞閾值漏電流顯著增加，導(dǎo)致芯片的靜態(tài)功耗急劇增大，而且隨著器件工藝尺寸的不斷減小，該問題會(huì)變的愈加嚴(yán)重。
[0003]近年來，研究人員提出了自旋轉(zhuǎn)移力矩磁性存儲(chǔ)技術(shù)(STT-MRAM)。與SRAM相比，該技術(shù)具有如下優(yōu)勢(shì):
[0004]1.STT-MRAM利用磁性隧道結(jié)(MTJ)存儲(chǔ)數(shù)據(jù)，是一種非揮發(fā)性存儲(chǔ)器件，即使斷電，數(shù)據(jù)也不會(huì)丟失；
[0005]2.STT-MRAM利用磁性材料而非電荷存儲(chǔ)數(shù)據(jù)，幾乎沒有漏電流，具有極低的靜態(tài)功耗；
[0006]3.STT-MRAM存儲(chǔ)單元的面積為SRAM的1/4，同樣的面積可以集成更大容量的片上緩存，可以顯著提高系統(tǒng)的性能。
[0007]因此，許多研究人員提出利用STT-MRAM替代SRAM作為片上緩存。然而簡(jiǎn)單的直接替換，芯片的性能和功耗不一定會(huì)降低。這是因?yàn)橐鵖TT-MRAM的存儲(chǔ)單元中寫入數(shù)據(jù)，需要一個(gè)較大的電流(幾十微安至幾百微安)，和較長(zhǎng)的時(shí)間(一般為十幾到幾十納秒)，遠(yuǎn)遠(yuǎn)高于SRAM的寫入電流和時(shí)間。片上緩存與處理器核心的數(shù)據(jù)交互最為頻繁。如果程序執(zhí)行的過程中，需要頻繁寫數(shù)據(jù)到緩存中，寫功耗和寫延遲會(huì)非常大，有可能抵消掉采用STT-MRAM所帶來的好處。
[0008]為了解決上述問題，研究人員和設(shè)計(jì)者提出采用SRAM和STT-MRAM并存的混合存儲(chǔ)結(jié)構(gòu)。對(duì)于需要頻繁進(jìn)行數(shù)據(jù)寫入的Cache用SRAM存儲(chǔ)，其它Cache用STT-MRAM存儲(chǔ)。盡管這些技術(shù)可以在一定程度上提升芯片的性能，同時(shí)與完全用SRAM實(shí)現(xiàn)的Cache相比，降低了靜態(tài)功耗，但也存在如下問題。
[0009]第一，SRAM和STT-MRAM的生產(chǎn)工藝不同，將它們集成同一個(gè)芯片上，會(huì)降低芯片良率，增加生產(chǎn)成本；
[0010]第二，SRAM的存在會(huì)增大芯片的靜態(tài)功耗；
[0011]第三，如何確定STT-MRAM和SRAM各自的容量也是一個(gè)難以解決的問題，因?yàn)椴煌膽?yīng)用和程序，訪存的行為不同，因而很難有一個(gè)普遍有效的解決方案。
【發(fā)明內(nèi)容】

[0012]1.發(fā)明目的:本發(fā)明的目的是提供了一種新型的STT-MRAM緩存設(shè)計(jì)方法，避免了SRAM帶來的靜態(tài)功耗問題，同時(shí)可以顯著提升處理器的性能。
[0013]2.技術(shù)方案:一般的，片上多核處理器包含有多級(jí)Cache。上一級(jí)的Cache的容量更小，但要求訪問速度更快。而STT-MRAM存儲(chǔ)單元的寫入電流、寫入時(shí)間和磁性隧道結(jié)尺寸的關(guān)系可用如下公式刻畫:
【權(quán)利要求】
1.一種新型的STT-MRAM緩存設(shè)計(jì)方法，其特征在于:該方法具體步驟如下: 步驟一:在芯片制造過程中，針對(duì)物理版圖中L1STT-MRAM部分，采用小尺寸的MTJ生產(chǎn)工藝；針對(duì)物理版圖中L2STT-MRAM部分采用正常尺寸的MTJ生產(chǎn)工藝； 步驟二:芯片工作時(shí)，訪存指令執(zhí)行時(shí)，處理器向LlCache發(fā)出物理地址，LI的標(biāo)記表項(xiàng)與物理地址的對(duì)應(yīng)部分進(jìn)行比較，如果比較命中，則不需要訪問L2Cache ;如果是讀操作，則STT-MRAM的讀能耗與SRAM相差不大；如果是寫操作，則由于LlCache的STT-MRAM尺寸較小，寫能耗得到顯著降低，同時(shí)由于相同面積內(nèi)集成更多數(shù)目的小尺寸MTJ，LlCache的容量更大，較少了 LlCache的缺失率，提高了處理器性能； 步驟三:如果訪問LlCache不命中，需要將L2Cache中的數(shù)據(jù)復(fù)制到LlCache中；如果LlCache已滿，需要將某些LlCache中的數(shù)據(jù)替換出來；如果被替換的數(shù)據(jù)沒有被修改，則不需要復(fù)制到L2Cache中；如果已經(jīng)被修改，則需要將該數(shù)據(jù)寫入L2Cache中；由于LlCache的容量比較大，所以處理器與L2Cache的交互次數(shù)顯著減少，避免寫較大尺寸的L2Cache帶來的性能損失和能耗開銷。
【文檔編號(hào)】G06F12/08GK103810118SQ201410072210
【公開日】2014年5月21日 申請(qǐng)日期:2014年2月28日 優(yōu)先權(quán)日:2014年2月28日
【發(fā)明者】成元慶, 郭瑋, 趙巍勝, 張有光 申請(qǐng)人:北京航空航天大學(xué)