用于識(shí)別相關(guān)的方法【專利摘要】本發(fā)明涉及用于識(shí)別相關(guān)的方法。提出一種用于識(shí)別至少第二環(huán)形振蕩器（10,50）的相關(guān)的方法和一種用于執(zhí)行該方法的裝置(200)。在所述方法中使用存儲(chǔ)區(qū)（202），在所述存儲(chǔ)區(qū)中給關(guān)聯(lián)的組合分別分配比特?！緦＠f(shuō)明】用于識(shí)別相關(guān)的方法【
技術(shù)領(lǐng)域：
】[0001]本發(fā)明涉及一種用于識(shí)別至少兩個(gè)環(huán)形振蕩器的相關(guān)的方法和一種用于執(zhí)行所提出的方法的裝置。所考察的環(huán)形振蕩器在此用作為隨機(jī)發(fā)生器。【
背景技術(shù)：
】[0002]對(duì)于許多應(yīng)用來(lái)說(shuō)需要被稱為隨機(jī)元件的結(jié)果的隨機(jī)數(shù)。為了產(chǎn)生隨機(jī)數(shù)采用所謂的隨機(jī)發(fā)生器。隨機(jī)發(fā)生器是提供隨機(jī)數(shù)序列的方法。隨機(jī)數(shù)的決定性標(biāo)準(zhǔn)是，生成的結(jié)果是否能夠被看作為與較早的結(jié)果無(wú)關(guān)。[0003]例如對(duì)于密碼方法來(lái)說(shuō)需要隨機(jī)數(shù)。這些隨機(jī)數(shù)被用于為加密方法生成密鑰。對(duì)用于密碼方法的密鑰提出了在隨機(jī)特性方面的高要求。因此，例如通過(guò)LFRS(linearfeedbackshiftregister,線性反饋移位寄存器）代表的偽隨機(jī)數(shù)發(fā)生器（pseudorandomnumbergenerator,PRNG)不適于此目的。僅僅真隨機(jī)數(shù)發(fā)生器或TRNG(truerandomnumbergenerator)滿足所提出的要求。在該真隨機(jī)數(shù)發(fā)生器或TRNG情況下利用自然噪聲過(guò)程來(lái)獲得不可預(yù)測(cè)的結(jié)果。常見(jiàn)的是如下噪聲發(fā)生器，其利用電阻或半導(dǎo)體的熱噪聲或勢(shì)壘、例如pn結(jié)處的散粒（Schrot)噪聲。另一可能性是利用同位素的放射性衰變。[0004]盡管"經(jīng)典的"方法使用模擬元件、諸如電阻作為噪聲源，但是在不久的過(guò)去常常采用數(shù)字元件、諸如反相器。所述數(shù)字元件具有電路布局方面的較少花費(fèi)的優(yōu)點(diǎn)，因?yàn)槠渥鳛闃?biāo)準(zhǔn)元件存在。此外也可以在可自由編程的電路、諸如FPGA中采用這樣的電路。[0005]例如已知采用是電子振蕩器電路的環(huán)形振蕩器。在所述環(huán)形振蕩器情況下奇數(shù)數(shù)目的反相器互連成環(huán)，由此形成具有自然頻率的振蕩。所述自然頻率在此取決于環(huán)中的反相器數(shù)目、反相器特性、互連的條件（也即線路電容、運(yùn)行電壓和溫度)。由于反相器的噪聲形成相對(duì)于理想振蕩器頻率的隨機(jī)相移，該隨機(jī)相移被用作對(duì)于TRNG的隨機(jī)過(guò)程。要注意的是，環(huán)形振蕩器自主振蕩并且不需要諸如電容器或者線圈的外部部件。[0006]在利用隨機(jī)（Zufall)時(shí)的問(wèn)題通過(guò)如下方式形成，即必須盡可能在預(yù)期的理想的邊沿附近對(duì)環(huán)形振蕩器采樣，以便獲得隨機(jī)的采樣值。為此在出版物BockH.，BucciM.，LuzziR.:AnOffset-compensatedOscillator-basedRandomBitSourceforSecurityApplications,CHES2005中展示出一種如何通過(guò)采樣時(shí)間點(diǎn)的規(guī)則移位（geregelteVerschieben)總是在振蕩器邊沿的附近進(jìn)行采樣的可能性。[0007]從印刷品EP1686458B1中已知一種用于借助于環(huán)形振蕩器來(lái)產(chǎn)生隨機(jī)數(shù)的方法，其中提供第一和第二信號(hào)，其中通過(guò)第二信號(hào)觸發(fā)地對(duì)第一信號(hào)進(jìn)行采樣。在所述方法中，多次采樣環(huán)形振蕩器，其中總是僅僅利用非反相延遲、也即偶數(shù)數(shù)目的反相器作為延遲元件。在此，振蕩器環(huán)從起始點(diǎn)開始總是在偶數(shù)數(shù)目的反相器之后同時(shí)或互相延遲地被采樣。由此可以放棄采樣時(shí)間點(diǎn)的移位；替代于此地分析多重采樣信號(hào)。[0008]在Bucci,M.和Luzzi,R.的出版物"DesignofTestableRandomBitGenerators"（CHES2005)中提出了一種方法，利用該方法可以確定出隨機(jī)源的影響。借此可以預(yù)防攻擊。但是，隨機(jī)值和確定性的值之間的直接區(qū)分因此是不可能的。[0009]另一可能性通過(guò)使用多個(gè)環(huán)形振蕩器來(lái)給出。這例如在Sunar，B.等人的出版物：AproveableSecureTrueRandomNumberGeneratorwithBuiltInToleranceAttacks,IEEETrans,onComputers,1/2007中論述。在此彼此關(guān)聯(lián)（verkniipfen)和分析多個(gè)環(huán)形振蕩器的米樣值。[0010]在此問(wèn)題是，例如通過(guò)來(lái)自外部的影響可能發(fā)生環(huán)形振蕩器的相關(guān)，使得所獲得的結(jié)果不具有期望尺度的熵?！?br/>發(fā)明內(nèi)容】[0011]以此為背景提出一種具有權(quán)利要求1的特征的方法和一種根據(jù)權(quán)利要求8的裝置。另外的實(shí)施由從屬權(quán)利要求和說(shuō)明書得出。[0012]利用所提出的方法可以確保，與采樣頻率無(wú)關(guān)地最小墑總是可用。這可歸因于在彼此不相關(guān)的情況下至少一個(gè)振蕩器也不與其他基準(zhǔn)時(shí)鐘、例如系統(tǒng)時(shí)鐘或者頻率注入時(shí)鐘相關(guān)。墑的估計(jì)基于如下假設(shè)進(jìn)行，即采樣時(shí)鐘不與振蕩器時(shí)鐘相關(guān)。只有當(dāng)在振蕩器周期上存在均勻分布的采樣時(shí)，才可以實(shí)現(xiàn)估計(jì)的墑值。如果兩個(gè)振蕩器分別與另一時(shí)鐘相關(guān)，則它們也互相相關(guān)。[0013]所提出的方法使得能夠識(shí)別，是否互相存在環(huán)形振蕩器的相關(guān)并且因此能夠陳述墑的尺度。對(duì)此可以預(yù)先給定閾值，在達(dá)到所述閾值或在低于或超過(guò)所述閾值時(shí)確定出相關(guān)。[0014]本發(fā)明的另外的優(yōu)點(diǎn)和構(gòu)型由說(shuō)明書和附圖得出。[0015]不言而喻，前面提到的和后面仍要闡述的特征不僅可以以分別說(shuō)明的組合、而且可以以其他組合或者單獨(dú)地使用，而不脫離本發(fā)明的范圍?！緦＠綀D】【附圖說(shuō)明】[0016]圖1示出用于執(zhí)行所提出的方法的環(huán)形振蕩器的一種實(shí)施。[0017]圖2示出環(huán)形振蕩器的另一實(shí)施。[0018]圖3示出兩個(gè)環(huán)形振蕩器的可能布線。[0019]圖4示出所提出的裝置的一種實(shí)施，所述裝置用于確定或識(shí)別兩個(gè)環(huán)形振蕩器的相關(guān)。[0020]圖5示出用于監(jiān)視兩個(gè)振蕩器來(lái)識(shí)別相關(guān)的另一裝置?！揪唧w實(shí)施方式】[0021]本發(fā)明根據(jù)實(shí)施方式在附圖中示意性示出并且在下面參照附圖詳盡地予以描述。[0022]圖1示出用于執(zhí)行所述方法的環(huán)形振蕩器的實(shí)施，該環(huán)形振蕩器總體上用附圖標(biāo)記10來(lái)表示。環(huán)形振蕩器10具有一個(gè)NAND構(gòu)件14和八個(gè)反相器18并且因此具有九個(gè)反相元件。因此環(huán)形振蕩器10擁有奇數(shù)數(shù)目的反相元件和三個(gè)抽頭或采樣點(diǎn)。[0023]環(huán)形振蕩器10可以利用第一輸入端20來(lái)開始和停止。此外，圖示示出第一采樣點(diǎn)22、第二采樣點(diǎn)24和第三采樣點(diǎn)26。采樣速率經(jīng)由第二輸入端28被預(yù)先給定。這意味著，從第一采樣點(diǎn)22開始總是在奇數(shù)數(shù)目的反相元件之后進(jìn)行采樣。但是這對(duì)于所提出的方法來(lái)說(shuō)不一定是必要的。[0024]第一采樣點(diǎn)22利用第一觸發(fā)器30被采樣，得出采樣值slO。第二采樣點(diǎn)24利用第二觸發(fā)器32被采樣，得出采樣值sll。第三采樣點(diǎn)26利用第三觸發(fā)器34被采樣，得出采樣值sl2。給第一觸發(fā)器30分配另外的第四觸發(fā)器40。這履行存儲(chǔ)器功能并且輸出值slO'，該值slO'在時(shí)間上在值slO之前，也就是slO和slO'是第一采樣點(diǎn)22的在時(shí)間上相繼的采樣值。對(duì)應(yīng)地，給第二觸發(fā)器32分配輸出sir的第五觸發(fā)器42,并且給第三觸發(fā)器34分配輸出sl2'的第六觸發(fā)器44。觸發(fā)器40、42和44適于分辨觸發(fā)器30、32和34的準(zhǔn)穩(wěn)狀態(tài)。準(zhǔn)穩(wěn)狀態(tài)通過(guò)以下方式形成，即在采樣點(diǎn)22、24或26的邊沿期間在輸入端28處進(jìn)行信號(hào)的轉(zhuǎn)換。觸發(fā)器30、32和34于是需要特定的時(shí)間，直至達(dá)到穩(wěn)定的最終狀態(tài)。該時(shí)間在本示例中通過(guò)如下方式來(lái)保證，即在輸入端28處的信號(hào)的接下來(lái)的有效邊沿時(shí)觸發(fā)器30、32和34的在此期間穩(wěn)定的值才被接管到觸發(fā)器40、42和44中。[0025]原則上因此可以由例如九個(gè)反相器18構(gòu)建環(huán)形振蕩器10。在此，這些反相器18之一可以被NAND元件14代替，以便能夠停止（anhalten)環(huán)形振蕩器10?？商鎿Q地，該NAND元件14也可以被N0R元件代替。[0026]環(huán)形振蕩器10的值在所示實(shí)施的情況下在三個(gè)不同反相器處同時(shí)被存儲(chǔ)在各一個(gè)觸發(fā)器（FF)30、32、34中。這些抽頭應(yīng)當(dāng)盡可能相同地分布在環(huán)形振蕩器10的元件上。因此對(duì)于環(huán)形振蕩器10中的九個(gè)反相級(jí)的情況，分別在三個(gè)反相元件之后設(shè)置抽頭或采樣點(diǎn)22、24、26。如已經(jīng)提到的，但是這對(duì)于所提出的方法不是必要的。也可能的是，在偶數(shù)數(shù)目的反相元件之后再次設(shè)置抽頭。[0027]環(huán)形振蕩器10中的反相器級(jí)的數(shù)目確定振蕩器的頻率并且因此應(yīng)當(dāng)被選擇為使得觸發(fā)器可以存儲(chǔ)相應(yīng)的信號(hào)值。當(dāng)使用盡可能高的振蕩器頻率時(shí)，在采樣時(shí)處于邊沿的附近的概率較高。因此在振蕩器環(huán)中選擇盡可能少數(shù)目的反相器，但是選得如此多，使得觸發(fā)器對(duì)于所實(shí)現(xiàn)的頻率是有工作能力的。對(duì)于180nm技術(shù)，模擬地對(duì)于具有9個(gè)反相器18的環(huán)形振蕩器12確定大約1GHz的頻率。觸發(fā)器可以存儲(chǔ)該頻率時(shí)的信號(hào)值，如被證明的那樣。[0028]所提出的方法可以利用對(duì)應(yīng)于圖1的環(huán)形振蕩器10來(lái)執(zhí)行，該環(huán)形振蕩器10具有奇數(shù)數(shù)目的反相元件，其中在環(huán)形振蕩器的至少兩個(gè)采樣點(diǎn)處截取值，并且其中在至少兩個(gè)直接相繼的采樣點(diǎn)之間分別有奇數(shù)數(shù)目的反相元件。[0029]對(duì)于環(huán)形振蕩器10,可以確定出與系統(tǒng)時(shí)鐘以及因此與由此獲得的采樣時(shí)鐘的相關(guān)。即使分頻器的約數(shù)（Teiler)值能被振蕩器環(huán)中的反相元件的數(shù)目除盡，在此也不是所有相關(guān)都能通過(guò)sl0、sll、sl2與slO'、sll'、sl2'的比較來(lái)確定。在此可能出現(xiàn)，分別在任意或恒定數(shù)目的采樣之后總是又在振蕩器循環(huán)中的相同位置處進(jìn)行采樣。如果該數(shù)目不同時(shí)是振蕩器中的反相元件的數(shù)目的約數(shù)，則通過(guò)前述比較不得到對(duì)于當(dāng)前相關(guān)的提示。于是盡管如此，當(dāng)將所有采樣都與當(dāng)前取樣比較時(shí)可以確定出相關(guān)。但是這是非常耗費(fèi)的。[0030]當(dāng)在FPGA中使用環(huán)形振蕩器的情況下，不存在例如通過(guò)由電阻引起振蕩器運(yùn)行電壓的降低影響頻率的可能性。因此尤其是對(duì)于FPGA建議使用兩個(gè)環(huán)形振蕩器，這兩個(gè)環(huán)形振蕩器互相監(jiān)視并且其輸出端被彼此關(guān)聯(lián)。這兩個(gè)振蕩器的相關(guān)可以被識(shí)別，但是不一定能被阻止。在此可能引起到兩個(gè)振蕩器之間的耦合的相關(guān)、到與系統(tǒng)時(shí)鐘的共同相關(guān)的相關(guān)或者引起攻擊。認(rèn)為，由于兩個(gè)FPGA振蕩器中的不同的線路延遲而存在多樣性，該多樣性保證邊緣上（marginal)不同的頻率。但是這在ASIC中更難保證。如果兩者的頻率變得恰好相同，則識(shí)別到攻擊。[0031]如果存在以共同的約數(shù)頻率為出發(fā)點(diǎn)的相關(guān)，所述約數(shù)頻率例如通過(guò)所謂頻率注入攻擊（frequencyinjectionattack)引起，貝U這些相關(guān)不被發(fā)現(xiàn)。因此建議使用具有不同數(shù)目反相元件的兩個(gè)振蕩器或者至少在構(gòu)造上如此構(gòu)成振蕩器，使得達(dá)到明顯偏離的目標(biāo)頻率。兩個(gè)振蕩器應(yīng)該盡可能地具有相同數(shù)目的抽頭，例如3個(gè)，所述抽頭盡可能均勻地在振蕩器元件上分布并且在分別兩個(gè)抽頭之間的反相元件的數(shù)目應(yīng)該例如相差偶數(shù)個(gè)，例如2個(gè)。如果一個(gè)振蕩器具有9個(gè)反相器，則第二反相器應(yīng)于是應(yīng)該具有15個(gè)。[0032]圖2示出具有1個(gè)NAND構(gòu)件54和14個(gè)反相器58的這種環(huán)形振蕩器50，因此該環(huán)形振蕩器50具有15個(gè)反相元件。環(huán)形振蕩器50利用第一輸入端60開始和停止。該圖不此外不出第一米樣點(diǎn)62、第二米樣點(diǎn)64和第三米樣點(diǎn)66。米樣速率經(jīng)由第二輸入端68被預(yù)先給定。[0033]第一觸發(fā)器70輸出米樣值s20,第二觸發(fā)器72輸出米樣值s21,并且第三觸發(fā)器74輸出米樣值s22。第四觸發(fā)器80對(duì)應(yīng)于圖1中的實(shí)施輸出值s20'，第五觸發(fā)器82輸出值s21'以及第六觸發(fā)器84輸出值s22'。[0034]圖3示出用于關(guān)聯(lián)或布線的裝置100，具有來(lái)自圖1的環(huán)形振蕩器10和來(lái)自圖2的環(huán)形振蕩器50，所述裝置100具有用于開始的第一輸入端102和用于預(yù)先給定采樣時(shí)鐘的第二輸入端104。[0035]兩個(gè)環(huán)形振蕩器10和50的輸出端在對(duì)應(yīng)的位置處彼此逐比特地EX0R關(guān)聯(lián)(構(gòu)件104，異或)。但是也可以的是，所述輸出端彼此無(wú)關(guān)地進(jìn)入到所謂的postprocessing、即后處理中。[0036]兩個(gè)環(huán)形振蕩器10和50具有相同的采樣時(shí)鐘，但是必要時(shí)具有不同的開始信號(hào)，以便還有使用僅僅一個(gè)環(huán)形振蕩器10或50或者檢查僅僅一個(gè)環(huán)形振蕩器的可能性。這用于電流節(jié)省或者認(rèn)證（Zertifizieren)。具有附圖標(biāo)記siO、sil和si2的第一觸發(fā)器30、32、34或70、72、74用于分辨準(zhǔn)穩(wěn)定性。僅僅使用輸出端siO'、sil'和si2'作為穩(wěn)定的輸出端。兩個(gè)環(huán)形振蕩器10和50中反相元件的數(shù)目應(yīng)當(dāng)盡可能被抽頭的數(shù)目除盡，以便可以實(shí)現(xiàn)抽頭的均勻分布。具有較少數(shù)目反相元件的環(huán)形振蕩器10或50通常具有較高頻率，但是所述頻率應(yīng)當(dāng)對(duì)于所使用的技術(shù)被選擇為使得所使用的觸發(fā)器仍可以良好地遵循該頻率。在使用數(shù)字標(biāo)準(zhǔn)元件--例如反相器、NAND、觸發(fā)器--時(shí)要注意的是，通常按照開關(guān)速度來(lái)優(yōu)化這些元件的幾何尺寸。但是由此這些元件具有對(duì)于兩個(gè)邊沿0-1或1-0不等的驅(qū)動(dòng)強(qiáng)度。在此，網(wǎng)絡(luò)節(jié)點(diǎn)、線路或者觸發(fā)器的內(nèi)部狀態(tài)的充電通常比它們的放電持續(xù)時(shí)間長(zhǎng)。在均勻采樣的情況下，于是將會(huì)比高值更頻繁地采樣內(nèi)部觸發(fā)器節(jié)點(diǎn)處的低值。當(dāng)觸發(fā)器的輸出由內(nèi)部節(jié)點(diǎn)的反相構(gòu)成時(shí)，在那里更頻繁地得出高值。對(duì)于0和1(低和高）的概率的這種移位稱為偏置。只要對(duì)于振蕩器周期存在如下采樣范圍，對(duì)于所述采樣范圍存在一個(gè)0和將會(huì)對(duì)1采樣所針對(duì)的那些0，則只要邊沿的區(qū)域與其抖動(dòng)不重疊，該移位對(duì)于墑值不起作用。對(duì)于0和1的概率盡管是不同的，但是當(dāng)在抖動(dòng)區(qū)域范圍內(nèi)的邊沿期間進(jìn)行采樣時(shí)總是得出取決于抖動(dòng)并且因此取決于噪聲的值。在其他相同的條件下，可以在邊沿處在相同時(shí)刻分別采樣不同的值。[0037]要注意的是，環(huán)形振蕩器50相對(duì)于環(huán)形振蕩器10具有顯著較小的自然頻率。[0038]當(dāng)對(duì)于環(huán)形振蕩器i使用下面的值時(shí)：fi:振蕩器i的頻率ni:振蕩器i中的反相元件的數(shù)目可以利用下式來(lái)粗略地估計(jì)頻率關(guān)系：nl*fl=n2*f2或者f2=fl*nl/n2。[0039]在具體情況下，f2=9/15*fl。如果fl=lGHz，則得出f2=600MHz。[0040]Π和f2的最大共同約數(shù)是200MHz。利用對(duì)應(yīng)于200MHz的整數(shù)部分的每個(gè)頻率，當(dāng)將該頻率施加于振蕩器的供給電壓時(shí)，可以在理論上影響兩個(gè)環(huán)形振蕩器10和50。當(dāng)供給電壓在此不超過(guò)用于運(yùn)行的運(yùn)行電壓的指定極限值時(shí)，這常常已經(jīng)足夠了。[0041]-般在9個(gè)或15個(gè)反相器情況下，頻率是快速頻率的1/5,這應(yīng)當(dāng)是慢速頻率的1/3,總是是合適的操縱基礎(chǔ)。通過(guò)將該頻率饋入到兩個(gè)振蕩器的供給電壓上，這兩個(gè)振蕩器可以利用該頻率的多倍（5倍或3倍)振蕩并且在此可以消除每個(gè)抖動(dòng)。這可能是不利的，因?yàn)橛谑请S機(jī)以及因此所獲得的墑將會(huì)趨于零。因此重要的是識(shí)別該狀態(tài)。[0042]因此應(yīng)當(dāng)規(guī)定一種方法，利用該方法當(dāng)振蕩器的頻率相同時(shí)可以確定出所述兩個(gè)振蕩器的相關(guān)。但是前提是，兩個(gè)振蕩器的標(biāo)稱頻率是類似大。盡管該方法尤其適用于FPGA實(shí)現(xiàn)，但是也可以將相同的方法學(xué)用于ASIC實(shí)現(xiàn)。[0043]對(duì)于不同的振蕩器頻率的情況，這樣的方法并不觸及。在前面提到的具有1GHz和600MHz的示例中，具有200HMZ的模擬可能引起，兩個(gè)振蕩器相關(guān)，而不能識(shí)別到這一點(diǎn)。因?yàn)樵?00MHz周期內(nèi)存在環(huán)形振蕩器10的恰好5個(gè)相同的狀態(tài)，其中環(huán)形振蕩器50分別具有不同的采樣值，因此情況如此?，F(xiàn)在可以嘗試存儲(chǔ)這5個(gè)值并且將當(dāng)前的取樣值分別與所有所存儲(chǔ)的值進(jìn)行比較。這首先是非常耗費(fèi)的并且其次不是一般性足夠的：僅當(dāng)在振蕩器頻率和分頻率之間存在約數(shù)因子5時(shí)這導(dǎo)致成功。但是在一般情況下，可能的約數(shù)因子不是精確已知的，或者還存在多個(gè)這樣的因子。攻擊者例如可能嘗試用122.5MHz進(jìn)行攻擊并且因此將振蕩器1拉到980MHz以及將振蕩器2拉到612.5MHz。為了識(shí)別出這一點(diǎn)，必須在0SC1處附加地考慮因子8。這在實(shí)踐中不可能或者僅能用不相稱地高的花費(fèi)來(lái)保證。[0044]因此建議一種方法，該方法與振蕩器的頻率無(wú)關(guān)地工作。在此認(rèn)為，在頻率不相關(guān)時(shí)兩個(gè)振蕩器彼此間的所有可能的星座（Konstellation)可以出現(xiàn)。兩個(gè)振蕩器在采樣點(diǎn)處的狀態(tài)通過(guò)值s00'、s0r、s02'、sl0'、sir、sl2'來(lái)確定。在具有64比特的存儲(chǔ)區(qū)中給這些26個(gè)布局或組合中的每一個(gè)分配一個(gè)比特。該比特開始時(shí)例如被設(shè)為0。該存儲(chǔ)區(qū)通過(guò)下面的表1來(lái)表明：【權(quán)利要求】1.用于識(shí)別至少兩個(gè)環(huán)形振蕩器（10,50)的相關(guān)的方法，所述環(huán)形振蕩器利用相同的米樣時(shí)鐘被米樣，其中在每次米樣時(shí)所米樣的值分別在環(huán)形振蕩器（10,50)的輸出端處被彼此關(guān)聯(lián)，其中在其情況下進(jìn)行關(guān)聯(lián)的每次采樣表示事件，其中對(duì)于關(guān)聯(lián)得出多個(gè)可能組合，其中定義存儲(chǔ)區(qū)（202,308)，在所述存儲(chǔ)區(qū)中給關(guān)聯(lián)的可能組合分別分配存儲(chǔ)區(qū)(202,308)中的至少一個(gè)比特，其中在開始時(shí)將每個(gè)比特設(shè)為起始值，其中每個(gè)事件引起事件計(jì)數(shù)器（204,310)的遞增并且在第一次出現(xiàn)關(guān)聯(lián)的可能組合中的每一個(gè)時(shí)改寫所分配的比特，其中起始值的每次改寫引起零計(jì)數(shù)器（206,312)的遞增，并且其中為了識(shí)別相關(guān)分析零計(jì)數(shù)器（206,312)的值。2.根據(jù)權(quán)利要求1所述的方法，其中在第一次出現(xiàn)可能關(guān)聯(lián)的每一個(gè)時(shí)使所分配的比特遞增。3.根據(jù)權(quán)利要求1或2所述的方法，其中設(shè)置兩個(gè)環(huán)形振蕩器（10,50)并且分開地檢查這兩個(gè)環(huán)形振蕩器（10,50)。4.根據(jù)權(quán)利要求3所述的方法，其中對(duì)于確定多個(gè)可能組合考慮單個(gè)環(huán)形振蕩器(10,50)的檢查的結(jié)果。5.根據(jù)權(quán)利要求1所述的方法，其中識(shí)別三個(gè)環(huán)形振蕩器（10,50)的相關(guān)，其方式是將所有三個(gè)環(huán)形振蕩器（10,50)的所采樣的值彼此關(guān)聯(lián)并且使用存儲(chǔ)區(qū)（202,308)，在該存儲(chǔ)區(qū)中給關(guān)聯(lián)的可能組合分別分配存儲(chǔ)區(qū)（202,308)中的至少一個(gè)比特。6.根據(jù)權(quán)利要求5所述的方法，其中單個(gè)地考察所述三個(gè)環(huán)形振蕩器（10,50)，并且考慮在確定多個(gè)可能組合時(shí)的結(jié)果。7.根據(jù)權(quán)利要求1至6之一所述的方法，其中在識(shí)別出相關(guān)時(shí)輸出警告。8.用于識(shí)別至少兩個(gè)環(huán)形振蕩器（10,50)的相關(guān)的裝置，尤其是用于執(zhí)行根據(jù)權(quán)利要求1至7之一所述的方法，具有存儲(chǔ)區(qū)（202,308)和至少一個(gè)第一計(jì)數(shù)器和至少一個(gè)第二計(jì)數(shù)器，其中第一計(jì)數(shù)器用作事件計(jì)數(shù)器（204,310)并且第二計(jì)數(shù)器用作零計(jì)數(shù)器(206,312)。9.根據(jù)權(quán)利要求8所述的裝置，其中給每個(gè)環(huán)形振蕩器（10,50)分配第一和第二計(jì)數(shù)器。10.根據(jù)權(quán)利要求8所述的裝置，其中設(shè)置恰好一個(gè)第一計(jì)數(shù)器和恰好一個(gè)第二計(jì)數(shù)器。11.根據(jù)權(quán)利要求8至10之一的裝置，其中為了識(shí)別相關(guān)設(shè)置表，所述表分配計(jì)數(shù)器讀數(shù)?！疚臋n編號(hào)】G06F11/32GK104050072SQ201410086999【公開日】2014年9月17日申請(qǐng)日期:2014年3月11日優(yōu)先權(quán)日:2013年3月12日【發(fā)明者】M.劉易斯,E.貝爾申請(qǐng)人:羅伯特·博世有限公司