一種內(nèi)嵌可配置ip核的防復(fù)制系統(tǒng)及防復(fù)制方法
【專利摘要】本發(fā)明公開(kāi)一種內(nèi)嵌可配置IP核的防復(fù)制系統(tǒng)及防復(fù)制方法，該系統(tǒng)包括被保護(hù)的嵌入式芯片以及與之連接的防復(fù)制電路。本發(fā)明在防復(fù)制電路中增加了可配置IP核并將嵌入式芯片中部分程序存儲(chǔ)在其中，使得防復(fù)制電路能夠協(xié)助嵌入式芯片完成部分運(yùn)算工作，二者協(xié)同組成完整的防復(fù)制系統(tǒng)，解決了嵌入式芯片本身防護(hù)能力弱，易被不法者破解嵌入式芯片中的完整代碼這一難題。本發(fā)明通過(guò)從AD模塊讀數(shù)的方法產(chǎn)生真隨機(jī)數(shù)，采用完全隨機(jī)的定時(shí)中斷，使嵌入式芯片在運(yùn)行過(guò)程中，能夠隨機(jī)地和防復(fù)制電路間進(jìn)行多次加密驗(yàn)證，以防止復(fù)制者模擬啟動(dòng)信號(hào)，驅(qū)動(dòng)嵌入式芯片正常運(yùn)行。本發(fā)明的防復(fù)制系統(tǒng)及方法具有設(shè)計(jì)靈活、不易被破解的優(yōu)點(diǎn)。
【專利說(shuō)明】—種內(nèi)嵌可配置IP核的防復(fù)制系統(tǒng)及防復(fù)制方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種以保護(hù)嵌入式系統(tǒng)及其內(nèi)部代碼不被非法復(fù)制的裝置，特別涉及一種內(nèi)嵌可配置IP核以保護(hù)嵌入式系統(tǒng)核心代碼的防復(fù)制系統(tǒng)，以及基于該防復(fù)制系統(tǒng)的防復(fù)制方法。
【背景技術(shù)】
[0002]在近些年集成電路芯片技術(shù)飛速發(fā)展，電子產(chǎn)品設(shè)計(jì)業(yè)也越來(lái)越像計(jì)算機(jī)行業(yè)，很多產(chǎn)品的硬件解決方案已成為一種公開(kāi)的資料，在這樣的時(shí)代背景之下，嵌入式操作系統(tǒng)中的核心技術(shù)大多集中在嵌入式應(yīng)用軟件內(nèi).在硬件技術(shù)逐漸成熟和公開(kāi)的今天，保護(hù)產(chǎn)品的設(shè)計(jì)、版權(quán)，實(shí)際上轉(zhuǎn)化成了對(duì)嵌入式應(yīng)用軟件的保護(hù).然而，嵌入式系統(tǒng)的FLASH等存儲(chǔ)器和信號(hào)線傳輸?shù)臄?shù)據(jù)對(duì)于復(fù)制者幾乎是透明的，可以被輕易破解，并獲得其中數(shù)據(jù)、代碼，所以需要額外的防復(fù)制方法來(lái)實(shí)現(xiàn)對(duì)嵌入式產(chǎn)品版權(quán)的保護(hù)
市場(chǎng)上流行的防復(fù)制方式主要采用邏輯加密方式和簡(jiǎn)單的對(duì)比認(rèn)證模式完成系統(tǒng)間(嵌入式芯片和防復(fù)制電路間)的通信驗(yàn)證。第一種方式通常是米用一個(gè)EEPROM加上外圍邏輯電路，通過(guò)簡(jiǎn)單邏輯認(rèn)證口令進(jìn)行保護(hù)認(rèn)證，保護(hù)效果較差。第二種方式是受保護(hù)的嵌入式芯片同防復(fù)制電路之間在上電時(shí)進(jìn)行通信驗(yàn)證。但由于通信線路上傳輸?shù)臄?shù)據(jù)容易被檢測(cè)，從而破解其驗(yàn)證過(guò)程。更高級(jí)的保護(hù)方法采用口令認(rèn)證的方式.防復(fù)制電路和嵌入式芯片內(nèi)置相同密鑰和對(duì)稱算法，通過(guò)發(fā)送數(shù)據(jù)并加密返回的方式來(lái)進(jìn)行對(duì)比驗(yàn)證，能有效的保護(hù)芯片內(nèi)的主程序。但是由于每次發(fā)送的是固定的或者周期性的數(shù)據(jù)，這種方法還具有安全隱患，例如，可通過(guò)監(jiān)控通信線路并模擬數(shù)據(jù)返回來(lái)破解。

【發(fā)明內(nèi)容】

[0003]本發(fā)明提供了一種增強(qiáng)安全性的新型防復(fù)制系統(tǒng)及其防復(fù)制方法，它采用動(dòng)態(tài)口令(隨機(jī)數(shù)據(jù))加密對(duì)比認(rèn)證的方式與嵌入式芯片進(jìn)行通信驗(yàn)證，這種方法可以解決線路被監(jiān)控的問(wèn)題，很大程度上增加破解的難度。
[0004]具體采用如下技術(shù)方案:
一種內(nèi)嵌可配置IP核的防復(fù)制系統(tǒng)，它包括嵌入式芯片和與該嵌入式芯片通過(guò)UART接口和I/O接口互連的防復(fù)制電路，其特征是:
所述嵌入式芯片通過(guò)一 AD轉(zhuǎn)換模塊獲取隨機(jī)種子生成隨機(jī)數(shù)，并由此通過(guò)隨機(jī)明文生成單元生成隨機(jī)明文，通過(guò)隨機(jī)定時(shí)中斷單元生成隨機(jī)定時(shí)中斷時(shí)間，對(duì)生成的隨機(jī)明文進(jìn)行加密得到標(biāo)準(zhǔn)密文，同時(shí)根據(jù)所產(chǎn)生的隨機(jī)定時(shí)中斷時(shí)間將生成的隨機(jī)明文通過(guò)UART接口發(fā)送給所述防復(fù)制電路；
所述防復(fù)制電路接收嵌入式芯片發(fā)送來(lái)的隨機(jī)明文，通過(guò)一加密模塊進(jìn)行加密，并將加密后的密文通過(guò)UART接口發(fā)送給所述嵌入式芯片；
所述嵌入式芯片接收防復(fù)制電路發(fā)送來(lái)的密文，將其與標(biāo)準(zhǔn)密文進(jìn)行對(duì)比驗(yàn)證，如果兩者一致則該嵌入式芯片繼續(xù)處理數(shù)據(jù)，否則通過(guò)一自毀單元啟動(dòng)自毀功能； 所述防復(fù)制電路內(nèi)嵌可配置IP核，用于配置完成部分嵌入式芯片的計(jì)算處理功能，并通過(guò)I/o接口將計(jì)算處理結(jié)果送回嵌入式芯片；
所述防復(fù)制電路配有數(shù)據(jù)存儲(chǔ)區(qū)，用于存儲(chǔ)部分嵌入式芯片所需的重要數(shù)據(jù)。
[0005]上述內(nèi)嵌可配置IP核的防復(fù)制系統(tǒng)的防復(fù)制方法包括如下步驟:
步驟一:在啟動(dòng)嵌入式芯片時(shí)，AD轉(zhuǎn)換模塊采樣得到隨機(jī)數(shù)，產(chǎn)生隨機(jī)明文啟動(dòng)一次加密對(duì)比驗(yàn)證，隨機(jī)定時(shí)中斷單元根據(jù)所述真隨機(jī)數(shù)，生成一個(gè)隨機(jī)定時(shí)中斷時(shí)間以便在主程序接下來(lái)的運(yùn)行過(guò)程中產(chǎn)生隨機(jī)定時(shí)中斷繼續(xù)進(jìn)行加密對(duì)比驗(yàn)證；
步驟二:正常運(yùn)行主程序，直到觸發(fā)隨機(jī)定時(shí)中斷，改變防復(fù)制電路的標(biāo)志位，使系統(tǒng)進(jìn)行一次加密對(duì)比驗(yàn)證，并對(duì)隨機(jī)定時(shí)中斷次數(shù)進(jìn)行計(jì)數(shù)，當(dāng)隨機(jī)定時(shí)中斷次數(shù)大于預(yù)設(shè)值以后，就不再進(jìn)行加密對(duì)比驗(yàn)證了 ；
步驟三:嵌入式芯片執(zhí)行到需要使用可配置IP核中的計(jì)算處理功能時(shí)，則通過(guò)I/O接口發(fā)送相應(yīng)請(qǐng)求與需要運(yùn)算的數(shù)據(jù)給可配置的IP核，可配置的IP核接受到相應(yīng)請(qǐng)求后利用接收到的數(shù)據(jù)進(jìn)行計(jì)算處理，并將計(jì)算處理結(jié)果通過(guò)I/O接口送回到嵌入式芯片中；步驟四:若加密對(duì)比驗(yàn)證連續(xù)數(shù)次錯(cuò)誤或調(diào)用可配置IP核后一段時(shí)間內(nèi)未接收到送回?cái)?shù)據(jù)，嵌入式芯片通過(guò)自毀單元啟動(dòng)自毀功能。
[0006]本發(fā)明在防復(fù)制電路中增加了能運(yùn)行部分程序的可配置IP核并將嵌入式芯片中部分程序存儲(chǔ)在防復(fù)制電路中，使得防復(fù)制電路能夠協(xié)助嵌入式芯片完成部分運(yùn)算工作，二者協(xié)同組成完整的防復(fù)制系統(tǒng)，解決了嵌入式芯片本身防護(hù)能力弱，易被不法者破解嵌入式芯片中的完整代碼這一難題。
[0007]本發(fā)明采用動(dòng)態(tài)隨機(jī)數(shù)據(jù)加密對(duì)比認(rèn)證的方法，在防復(fù)制電路內(nèi)置硬件加密電路，被保護(hù)電路的啟動(dòng)代碼中置入同樣功能的加密算法，被保護(hù)嵌入式芯片在啟動(dòng)前、運(yùn)行中執(zhí)行多次密碼校驗(yàn)操作，如校驗(yàn)密碼正確則系統(tǒng)正常運(yùn)行，而校驗(yàn)密碼錯(cuò)誤則系統(tǒng)軟件中止運(yùn)行。
[0008]本發(fā)明在防復(fù)制電路中嵌入可配置IP核作為嵌入式芯片的協(xié)處理器工作，協(xié)助運(yùn)行被保護(hù)嵌入式芯片中的部分代碼，并在防復(fù)制電路中配置數(shù)據(jù)存儲(chǔ)區(qū)存儲(chǔ)部分被保護(hù)嵌入式芯片中需要使用的關(guān)鍵數(shù)據(jù)，被保護(hù)嵌入式芯片在需要使用相應(yīng)功能時(shí)調(diào)用防復(fù)制電路的相應(yīng)程序和數(shù)據(jù)，并通過(guò)通信從防復(fù)制電路中得到程序運(yùn)算結(jié)果和所需重要數(shù)據(jù)；這種方法使得不需要設(shè)計(jì)者在被保護(hù)嵌入式芯片中置入完整代碼，因此即使電子產(chǎn)品中的嵌入式代碼和PCB板被復(fù)制者非法獲得，也會(huì)因?yàn)闊o(wú)法讀出存儲(chǔ)在防復(fù)制電路中的代碼和數(shù)據(jù)從而無(wú)法正常破解被保護(hù)芯片。
[0009]本發(fā)明通過(guò)從AD模塊讀數(shù)的方法產(chǎn)生隨機(jī)數(shù)，AD轉(zhuǎn)換模塊的輸入端不加任何輸入信號(hào)，直接從空間中讀取電磁擾動(dòng)，以回饋到嵌入式芯片之中作為軟件產(chǎn)生隨機(jī)數(shù)的種子來(lái)產(chǎn)生隨機(jī)數(shù)，確保了隨機(jī)數(shù)為真隨機(jī)數(shù)，完全滿足隨機(jī)性要求。
[0010]本發(fā)明采用完全隨機(jī)的定時(shí)中斷，使嵌入式芯片在運(yùn)行過(guò)程中，能夠隨機(jī)地和防復(fù)制電路間進(jìn)行多次加密驗(yàn)證，以防止復(fù)制者模擬啟動(dòng)信號(hào)，驅(qū)動(dòng)嵌入式芯片正常運(yùn)行。中斷的產(chǎn)生時(shí)間是完全隨機(jī)的，受隨機(jī)數(shù)產(chǎn)生電路產(chǎn)生的隨機(jī)數(shù)控制。
[0011]本發(fā)明的防復(fù)制系統(tǒng)及方法具有設(shè)計(jì)靈活、不易被破解的優(yōu)點(diǎn)。
【專利附圖】

【附圖說(shuō)明】[0012]下面將結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步說(shuō)明。
[0013]附圖1是本發(fā)明的防復(fù)制電路系統(tǒng)結(jié)構(gòu)圖；
附圖2是本發(fā)明的防復(fù)制電路系統(tǒng)單次加密流程圖；
附圖3是本發(fā)明的防復(fù)制電路系統(tǒng)運(yùn)行流程圖；
附圖4是本發(fā)明的防復(fù)制電路系統(tǒng)的實(shí)測(cè)平臺(tái)圖；
【具體實(shí)施方式】
[0014]下面結(jié)合附圖和【具體實(shí)施方式】，進(jìn)一步闡明本發(fā)明，應(yīng)理解這些實(shí)施方式僅用于說(shuō)明本發(fā)明而不用于限制本發(fā)明的范圍，在閱讀本發(fā)明之后，本領(lǐng)域的技術(shù)人員對(duì)本發(fā)明的各種等價(jià)形式的修改均落于本申請(qǐng)的權(quán)利要求所限定的范圍。
[0015]本發(fā)明設(shè)計(jì)了一款軟硬件協(xié)同的新型防復(fù)制系統(tǒng)，用以實(shí)現(xiàn)對(duì)嵌入式軟件版權(quán)的保護(hù)。防復(fù)制電路采用硬件實(shí)現(xiàn)的加密算法與嵌入式芯片進(jìn)行多次隨機(jī)動(dòng)態(tài)加密驗(yàn)證，使破解者無(wú)法通過(guò)監(jiān)控通信數(shù)據(jù)來(lái)破解驗(yàn)證保護(hù).防復(fù)制電路中內(nèi)置可配置IP核和數(shù)據(jù)存儲(chǔ)器，用來(lái)存儲(chǔ)關(guān)鍵數(shù)據(jù)以及執(zhí)行部分嵌入式程序，讓破解者無(wú)法獲得嵌入式芯片中完整的程序，從軟硬件兩方面實(shí)現(xiàn)了對(duì)嵌入式產(chǎn)品版權(quán)的充分保護(hù)。
[0016]圖1為本發(fā)明的防復(fù)制系統(tǒng)結(jié)構(gòu)圖，整個(gè)系統(tǒng)由被保護(hù)嵌入式芯片和防復(fù)制電路組成，在防復(fù)制電路中內(nèi)置硬件加密電路，被保護(hù)嵌入式芯片的軟件啟動(dòng)代碼中置入同樣的加密算法。本具體實(shí)施例以常用的AES加密算法為例。防復(fù)制電路同被保護(hù)嵌入式芯片之間通過(guò)UART接口互聯(lián)用于對(duì)比驗(yàn)證中加密明文和密文的傳輸；通過(guò)并行I/O互聯(lián)用于被保護(hù)嵌入式芯片調(diào)用防復(fù)制電路中可配置IP核時(shí)向防復(fù)電路傳輸控制信號(hào)，也用于防復(fù)制電路向被保護(hù)嵌入式芯片傳輸存儲(chǔ)的重要數(shù)據(jù)和可配置IP核調(diào)用的運(yùn)算結(jié)果。被保護(hù)嵌入式芯片利用從AD 口讀入的隨機(jī)種子，軟件生成真隨機(jī)數(shù)，并產(chǎn)生隨機(jī)明文；被保護(hù)的嵌入式芯片將隨機(jī)明文傳遞至防復(fù)制電路，并接收防復(fù)制電路加密完成的密文；通過(guò)被保護(hù)嵌入式芯片在啟動(dòng)前、運(yùn)行中執(zhí)行多次對(duì)比加密驗(yàn)證操作來(lái)保護(hù)嵌入式芯片中的程序不被非法復(fù)制。同時(shí)，在防復(fù)制電路中植入可配置IP核，并配有數(shù)據(jù)存儲(chǔ)區(qū)，將嵌入式芯片中需要運(yùn)行的部分功能函數(shù)和需要使用的重要數(shù)據(jù)放入可配置IP核中使用，以此來(lái)阻止復(fù)制者對(duì)芯片中嵌入式程序的非法盜用.下面對(duì)主要的的功能模塊進(jìn)行具體的說(shuō)明:
1.AES加密模塊
本實(shí)施例中采用128位的AES加密算法，是當(dāng)前主流的開(kāi)放性加密算法，對(duì)給定明文依據(jù)一定的密鑰進(jìn)行加密.該算法是迭代分組密碼算法，其分組長(zhǎng)度和密鑰長(zhǎng)度都可改變.該算法的主要優(yōu)點(diǎn)是:設(shè)計(jì)簡(jiǎn)單，密鑰安裝快，需要的內(nèi)存空間少，在所有平臺(tái)上運(yùn)行良好.系統(tǒng)運(yùn)行時(shí)，在相同密鑰的作用下，將明文同時(shí)在嵌入式芯片和防復(fù)制電路中進(jìn)行AES加密，以供比較電路將兩次加密結(jié)果進(jìn)行比較來(lái)決定系統(tǒng)是否正常運(yùn)行，AES加密電路作為現(xiàn)有很成熟的IP，這里僅對(duì)AES加密模塊在本發(fā)明中的作用以及工作方式加以闡述，對(duì)于其內(nèi)部電路結(jié)構(gòu)，不再過(guò)多贅述。.2.可配置IP核
為了防止復(fù)制者以更高的技術(shù)破解加密算法來(lái)強(qiáng)行驅(qū)動(dòng)嵌入式程序，在進(jìn)行加密的防復(fù)制電路中置入可配置IP核。然后將嵌入式芯片中所需要運(yùn)行的程序分成兩個(gè)獨(dú)立的部分，一部分放在嵌入式芯片中，另一部分放在防復(fù)制電路中運(yùn)行.每次當(dāng)嵌入式芯片運(yùn)行至需要防復(fù)制電路中所放置的部分程序的功能時(shí)，就改變防復(fù)制電路中的標(biāo)志位，使這段程序在防復(fù)制電路中正常運(yùn)行，并將結(jié)果送回嵌入式芯片中。
[0017]本發(fā)明中的可配置IP核可以是一個(gè)處理器核，幫助嵌入式芯片運(yùn)行部分程序，配置完成嵌入式芯片需要其幫助完成的功能；也可以是一個(gè)硬件IP電路，可以對(duì)該電路進(jìn)行配置完成嵌入式芯片需要其協(xié)助實(shí)現(xiàn)的特定功能。
[0018]利用這種將關(guān)鍵數(shù)據(jù)甚至部分重要代碼置于防復(fù)制電路中執(zhí)行的方式，讓防復(fù)制電路成為整個(gè)嵌入式系統(tǒng)運(yùn)行過(guò)程中必不可少的一部分。不論復(fù)制者如何破解嵌入式芯片，都只能得到不完整的代碼，使得程序不能正確運(yùn)行從而無(wú)法完成不法復(fù)制。
[0019]真隨機(jī)數(shù)產(chǎn)生單元
不同于一般的嵌入式系統(tǒng)調(diào)用相關(guān)函數(shù)來(lái)產(chǎn)生偽隨機(jī)數(shù)，本設(shè)計(jì)通過(guò)從AD轉(zhuǎn)換模塊讀數(shù)的方法產(chǎn)生真隨機(jī)數(shù)。AD轉(zhuǎn)換模塊的輸入端不加任何輸入信號(hào)，直接從空間中讀取電磁擾動(dòng)生成隨機(jī)種子，以回饋到嵌入式芯片之中供真隨機(jī)數(shù)生成單元產(chǎn)生隨機(jī)數(shù).這種讀取方法確保了隨機(jī)數(shù)為真隨機(jī)數(shù)，完全滿足隨機(jī)性。
[0020]將采集獲得的真隨機(jī)數(shù)分為兩部分使用:
I).作為AES加密算法的明文，并通過(guò)相應(yīng)的AES加密電路對(duì)之進(jìn)行加密，產(chǎn)生密文。[0021 ] 2).設(shè)定一定時(shí)間區(qū)間，控制當(dāng)隨機(jī)數(shù)落在區(qū)間內(nèi)時(shí)，啟動(dòng)隨機(jī)中斷進(jìn)行中斷AES加密驗(yàn)證。
[0022]隨機(jī)定時(shí)中斷單元
通過(guò)運(yùn)行中斷，使嵌入式芯片在運(yùn)行受保護(hù)程序過(guò)程中，能夠隨機(jī)地和防復(fù)制電路間進(jìn)行多次加密驗(yàn)證，以防止復(fù)制者模擬啟動(dòng)信號(hào)，驅(qū)動(dòng)嵌入式芯片正常運(yùn)行。中斷的產(chǎn)生時(shí)間是完全隨機(jī)的，受隨機(jī)數(shù)產(chǎn)生電路產(chǎn)生的隨機(jī)數(shù)控制。
[0023]每次中斷產(chǎn)生后，都重新將新的隨機(jī)數(shù)放入隨機(jī)定時(shí)中斷單元中，調(diào)整下一次定時(shí)中斷產(chǎn)生的時(shí)間。通過(guò)這樣定時(shí)驗(yàn)證的方法，很好的防范了復(fù)制者單純模擬、復(fù)制啟動(dòng)信號(hào)來(lái)驅(qū)動(dòng)芯片的情況，很大程度上提高了不法復(fù)制的難度。
[0024]自毀單元
若AES加密對(duì)比驗(yàn)證連續(xù)數(shù)次錯(cuò)誤(可按需設(shè)定)或調(diào)用可配置IP核后一段時(shí)間內(nèi)(可按需設(shè)定)未接收到送回?cái)?shù)據(jù)，嵌入式芯片通過(guò)自毀單元啟動(dòng)自毀功能。由于本發(fā)明中的系統(tǒng)采用可擦除的FLASH存儲(chǔ)器存放關(guān)鍵數(shù)據(jù)，系統(tǒng)在需要進(jìn)行數(shù)據(jù)自毀的時(shí)候，可以采用編程來(lái)實(shí)現(xiàn)對(duì)存儲(chǔ)芯片中的關(guān)鍵數(shù)據(jù)的銷毀，可以通過(guò)芯片關(guān)鍵數(shù)據(jù)區(qū)域擦除方式，或者采用系統(tǒng)函數(shù)對(duì)關(guān)鍵數(shù)據(jù)文件進(jìn)行數(shù)據(jù)覆寫(xiě)實(shí)現(xiàn)數(shù)據(jù)銷毀；同樣，程序也存放在可擦除的FLASH存儲(chǔ)芯片的固定區(qū)域內(nèi)，當(dāng)系統(tǒng)接收到程序自毀指令時(shí)，啟動(dòng)擦除程序，對(duì)存儲(chǔ)芯片中程序的存儲(chǔ)區(qū)域分別進(jìn)行擦除，進(jìn)而銷毀關(guān)鍵的程序模塊。
[0025]圖2為本發(fā)明的防復(fù)制系統(tǒng)的單次加密驗(yàn)證流程，首先由嵌入式芯片中通過(guò)AD轉(zhuǎn)換模塊讀取的數(shù)據(jù)來(lái)產(chǎn)生128位隨機(jī)明文，并將產(chǎn)生的128位隨機(jī)明文通過(guò)UART接口發(fā)送到防復(fù)制電路中，同時(shí)自身對(duì)隨機(jī)明文進(jìn)行AES加密。防復(fù)制電路接收到從嵌入式芯片中發(fā)來(lái)的隨機(jī)明文后，利用事先裝載的密鑰對(duì)隨機(jī)明文進(jìn)行同步AES加密，并將生成的密文傳回嵌入式芯片中。此時(shí)，嵌入式芯片將得到的密文同自身加密產(chǎn)生的密文相互比較，當(dāng)密文完全一致時(shí)，則控制程序繼續(xù)運(yùn)行，若兩邊密文并不一致，則判定芯片狀態(tài)為錯(cuò)誤，代表此時(shí)的嵌入式系統(tǒng)正不受防復(fù)制電路的保護(hù)，可能正在被不法分子企圖破壞或者復(fù)制，嵌入式芯片停止工作或進(jìn)入死循環(huán)，到此，完成一次完整的AES加密對(duì)比驗(yàn)證流程.圖3為本發(fā)明的完整防復(fù)制系統(tǒng)流程圖，在單次加密驗(yàn)證的基礎(chǔ)上，增加了多次隨機(jī)對(duì)比過(guò)程，進(jìn)一步增強(qiáng)了安全性。
[0026]首先，在啟動(dòng)嵌入式芯片進(jìn)行工作時(shí)，先進(jìn)行一次啟動(dòng)AES加密驗(yàn)證，然后通過(guò)產(chǎn)生隨機(jī)明文時(shí)的隨機(jī)數(shù)，設(shè)定一個(gè)中斷時(shí)間以產(chǎn)生隨機(jī)中斷；接著就可以正常運(yùn)行主程序，直到觸發(fā)定時(shí)中斷，并對(duì)定時(shí)中斷進(jìn)行計(jì)數(shù)；然后改變標(biāo)志位，使系統(tǒng)進(jìn)行一次AES加密。當(dāng)定時(shí)中斷驗(yàn)證的次數(shù)大于閾值次數(shù)N (閾值次數(shù)N可配置)，就不再進(jìn)行中斷驗(yàn)證了。為了保證隨機(jī)驗(yàn)證不至于過(guò)于頻繁影響嵌入式芯片對(duì)本來(lái)任務(wù)的響應(yīng)速度，需要設(shè)定一個(gè)隨機(jī)認(rèn)證區(qū)間，只有當(dāng)隨機(jī)數(shù)落在給定區(qū)間內(nèi)才會(huì)觸發(fā)對(duì)比驗(yàn)證環(huán)節(jié)，從而保證隨機(jī)定時(shí)對(duì)比驗(yàn)證的間隔性。
[0027]在主程序正常運(yùn)行的過(guò)程中，當(dāng)需要使用放在防復(fù)制電路中的那部分代碼時(shí)，則通過(guò)嵌入式芯片發(fā)送相應(yīng)請(qǐng)求與需要運(yùn)算的數(shù)據(jù)給防復(fù)制電路，防復(fù)制電路在接受到相應(yīng)請(qǐng)求后利用所得數(shù)據(jù)進(jìn)行運(yùn)算，并將運(yùn)算結(jié)果送回到嵌入式芯片中，并使嵌入式芯片繼續(xù)正常運(yùn)行，從而防復(fù)制電路以協(xié)處理器的方式協(xié)助嵌入式芯片完成功能，并保證嵌入式芯片中代碼的不完整性，進(jìn)而提高防復(fù)制能力。
[0028]圖4為本發(fā)明的防復(fù)制電路系統(tǒng)的實(shí)測(cè)平臺(tái)圖。圖中MP430單片機(jī)模擬本系統(tǒng)中被保護(hù)的嵌入式芯片；FPGA開(kāi)發(fā)板模擬本系統(tǒng)中的防復(fù)制電路，通過(guò)編碼鍵盤(pán)對(duì)防復(fù)制電路中嵌入的可配置IP進(jìn)行配置完成特定的功能。系統(tǒng)運(yùn)行的中間結(jié)果和狀態(tài)用LCD屏顯
/Jn ο
【權(quán)利要求】
1.一種內(nèi)嵌可配置IP核的防復(fù)制系統(tǒng)，它包括嵌入式芯片和與該嵌入式芯片通過(guò)UART接口和I/O接口互連的防復(fù)制電路，其特征是: 所述嵌入式芯片通過(guò)一 AD轉(zhuǎn)換模塊獲取隨機(jī)種子生成隨機(jī)數(shù)，并由此通過(guò)隨機(jī)明文生成單元生成隨機(jī)明文，通過(guò)隨機(jī)定時(shí)中斷單元生成隨機(jī)定時(shí)中斷時(shí)間，對(duì)生成的隨機(jī)明文進(jìn)行加密得到標(biāo)準(zhǔn)密文，同時(shí)根據(jù)所產(chǎn)生的隨機(jī)定時(shí)中斷時(shí)間將生成的隨機(jī)明文通過(guò)UART接口發(fā)送給所述防復(fù)制電路； 所述防復(fù)制電路接收嵌入式芯片發(fā)送來(lái)的隨機(jī)明文，通過(guò)一加密模塊進(jìn)行加密，并將加密后的密文通過(guò)UART接口發(fā)送給所述嵌入式芯片； 所述嵌入式芯片接收防復(fù)制電路發(fā)送來(lái)的密文，將其與標(biāo)準(zhǔn)密文進(jìn)行對(duì)比驗(yàn)證，如果兩者一致則該嵌入式芯片繼續(xù)處理數(shù)據(jù)，否則通過(guò)一自毀單元啟動(dòng)自毀功能； 所述防復(fù)制電路內(nèi)嵌可配置IP核，用于配置完成部分嵌入式芯片的計(jì)算處理功能，并通過(guò)I/O接口將計(jì)算處理結(jié)果送回嵌入式芯片； 所述防復(fù)制電路配有數(shù)據(jù)存儲(chǔ)區(qū)，用于存儲(chǔ)部分嵌入式芯片所需的重要數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的內(nèi)嵌可配置IP核的防復(fù)制系統(tǒng)，其特征是AD轉(zhuǎn)換模塊的輸入端不加任何輸入信號(hào)，直接從空間中讀取電磁擾動(dòng)生成隨機(jī)種子。
3.根據(jù)權(quán)利要求1所述的內(nèi)嵌可配置IP核的防復(fù)制系統(tǒng)，其特征是自毀單元提供擦除FLASH代碼區(qū)功能。
4.根據(jù)權(quán)利要求1所述內(nèi)嵌可配置IP核的防復(fù)制系統(tǒng)的防復(fù)制方法，其特征是: 步驟一:在啟 動(dòng)嵌入式芯片時(shí)，AD轉(zhuǎn)換模塊采樣得到隨機(jī)數(shù)，產(chǎn)生隨機(jī)明文啟動(dòng)一次加密對(duì)比驗(yàn)證，隨機(jī)定時(shí)中斷單元根據(jù)所述真隨機(jī)數(shù)，生成一個(gè)隨機(jī)定時(shí)中斷時(shí)間以便在主程序接下來(lái)的運(yùn)行過(guò)程中產(chǎn)生隨機(jī)定時(shí)中斷繼續(xù)進(jìn)行加密對(duì)比驗(yàn)證； 步驟二:正常運(yùn)行主程序，直到觸發(fā)隨機(jī)定時(shí)中斷，改變防復(fù)制電路的標(biāo)志位，使系統(tǒng)進(jìn)行一次加密對(duì)比驗(yàn)證，并對(duì)隨機(jī)定時(shí)中斷次數(shù)進(jìn)行計(jì)數(shù)，當(dāng)隨機(jī)定時(shí)中斷次數(shù)大于預(yù)設(shè)值以后，就不再進(jìn)行加密對(duì)比驗(yàn)證了 ； 步驟三:嵌入式芯片執(zhí)行到需要使用可配置IP核中的計(jì)算處理功能時(shí)，則通過(guò)I/O接口發(fā)送相應(yīng)請(qǐng)求與需要運(yùn)算的數(shù)據(jù)給可配置的IP核，可配置的IP核接受到相應(yīng)請(qǐng)求后利用接收到的數(shù)據(jù)進(jìn)行計(jì)算處理，并將計(jì)算處理結(jié)果通過(guò)I/O接口送回到嵌入式芯片中；步驟四:若加密對(duì)比驗(yàn)證連續(xù)數(shù)次錯(cuò)誤或調(diào)用可配置IP核后一段時(shí)間內(nèi)未接收到送回?cái)?shù)據(jù)，嵌入式芯片通過(guò)自毀單元啟動(dòng)自毀功能。
5.根據(jù)權(quán)利要求4所述的防復(fù)制方法，其特征是可配置IP核提供C語(yǔ)言代碼寫(xiě)入功能，嵌入式芯片中所需要運(yùn)行的程序分成兩個(gè)獨(dú)立的部分，一部分放在嵌入式芯片中，另一部分放在可配置IP核中，當(dāng)嵌入式芯片運(yùn)行至需要可配置IP核中所放置的部分程序的功能時(shí)，就改變防復(fù)制電路的標(biāo)志位，使這段程序在可配置IP核中正常運(yùn)行。
6.根據(jù)權(quán)利要求4所述的防復(fù)制方法，其特征是每次隨機(jī)定時(shí)中斷產(chǎn)生后，都重新將新的隨機(jī)數(shù)放入隨機(jī)定時(shí)中斷單元中，生成下一個(gè)隨機(jī)定時(shí)中斷時(shí)間，通過(guò)隨機(jī)定時(shí)中斷驅(qū)動(dòng)加密對(duì)比驗(yàn)證在隨機(jī)時(shí)間反復(fù)進(jìn)行。
7.根據(jù)權(quán)利要求4所述的防復(fù)制方法，其特征是AD轉(zhuǎn)換模塊的輸入端不加任何輸入信號(hào)，直接從空間中讀取電磁擾動(dòng)生成隨機(jī)種子。
8.根據(jù)權(quán)利要求4所述的防復(fù)制方法，其特征是自毀單元提供擦除FLASH代碼區(qū)功能。
9.根據(jù)權(quán)利要求4所述的防復(fù)制方法，其特征是設(shè)定一個(gè)隨機(jī)認(rèn)證區(qū)間，當(dāng)隨機(jī)數(shù)落在隨機(jī)認(rèn)證區(qū)間內(nèi)觸發(fā)加密`對(duì)比驗(yàn)證中斷。
【文檔編號(hào)】G06F21/78GK103824005SQ201410087187
【公開(kāi)日】2014年5月28日 申請(qǐng)日期:2014年3月11日 優(yōu)先權(quán)日:2014年3月11日
【發(fā)明者】單偉偉, 徐志鵬, 張玉浩, 胡航, 黃新銳, 戴文韜 申請(qǐng)人:東南大學(xué)