一種基于fpga的數(shù)字視頻圖像實(shí)時(shí)縮放處理方法
【專利摘要】一種基于FPGA的數(shù)字視頻圖像實(shí)時(shí)縮放處理方法,涉及一種圖像處理方法。本發(fā)明是為了解決現(xiàn)有單核高分辨率視頻縮放方法，對硬件性能要求高、功耗大的問題。本發(fā)明對接收的視頻信號(hào)進(jìn)行視頻采集處理，獲得數(shù)字視頻信號(hào)，F(xiàn)PGA模塊對數(shù)字視頻信號(hào)根據(jù)終端顯示器的個(gè)數(shù)m做一次分割處理，將數(shù)字視頻信號(hào)分割成m路預(yù)處理多核縮放數(shù)據(jù)；根據(jù)視頻信號(hào)的最高像素速率要求，分別選擇縮放核類型和單個(gè)縮放模塊中縮放核個(gè)數(shù)n；根據(jù)縮放核個(gè)數(shù)n，將每路預(yù)處理多核縮放數(shù)據(jù)分割成n等分，并將分割后的縮放數(shù)據(jù)發(fā)送至n個(gè)縮放核進(jìn)行圖像縮放；按照像素在幀內(nèi)的先后順序進(jìn)行匯總合并，獲得m路多核縮放數(shù)據(jù)并輸出。本發(fā)明適用于圖像處理。
【專利說明】—種基于FPGA的數(shù)字視頻圖像實(shí)時(shí)縮放處理方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種圖像處理方法。
【背景技術(shù)】
[0002]隨著視頻顯示技術(shù)和顯示終端制造技術(shù)的不斷發(fā)展，各類視頻應(yīng)用所要求的分辨率以及顯示終端的尺寸都在不斷提高，不但出現(xiàn)了 1920*1080以及更高的分辨率，而且顯示終端的尺寸也不斷的突破制造工藝的極限，尤其是屏幕拼接技術(shù)和投影融合技術(shù)的出現(xiàn)更是進(jìn)一步提高了顯示終端的顯示分辨率和尺寸。同時(shí)，現(xiàn)代化的媒體宣傳、櫥窗展示以及公眾演示等應(yīng)用使得分布式視頻顯示技術(shù)得以工程化。隨著這類應(yīng)用的日益推廣，人們開始追求單個(gè)視頻顯示節(jié)點(diǎn)的高清以及更高分辨率的視頻顯示，甚至某些由屏幕拼接系統(tǒng)和投影融合系統(tǒng)構(gòu)成的大型視頻顯示節(jié)點(diǎn)也被部署在分布式視頻顯示系統(tǒng)中，這大大提高了單個(gè)視頻節(jié)點(diǎn)的視頻數(shù)據(jù)吞吐量和運(yùn)算量。
[0003]這些顯示技術(shù)和需求，不僅包括如何以更大的屏幕來顯示更高分辨率的視頻信息，還包括如何將低(高)分辨率的視頻信息實(shí)時(shí)的放大(縮小)顯示到相應(yīng)的高(低)分辨率顯示屏幕上。由此不難看出，視頻顯示技術(shù)的發(fā)展已經(jīng)不再僅僅受制于顯示技術(shù)本身，而是在某些應(yīng)用中更多的受制于所需視頻信息的質(zhì)量、實(shí)時(shí)性以及處理方式和處理芯片的運(yùn)算能力。
[0004]目前，隨著集成電路制造技術(shù)的不斷發(fā)展，傳統(tǒng)上以提高系統(tǒng)頻率來提升性能為主要途徑的技術(shù)遇到致命的瓶頸，即功耗與散熱的問題。由于CMOS晶體管特征尺寸的縮小導(dǎo)致單位面積上晶體管數(shù)目的增加，加上時(shí)鐘頻率的提升，使得單位面積上晶體管漏電流不斷增大。研究表明，處理器性能每提升I %，功耗將增加3 %。如果按照這種趨勢發(fā)展而不采取其他降低功耗的措施的話，在2015年，集成電路每平方厘米面積上的功耗密度將達(dá)到上千瓦，由此而導(dǎo)致的熱量積聚將使得芯片根本無法工作。

【發(fā)明內(nèi)容】

[0005]本發(fā)明是為了解決現(xiàn)有單核高分辨率視頻縮放方法，對硬件性能要求高、功耗大的問題，提出了一種基于FPGA的數(shù)字視頻圖像實(shí)時(shí)縮放處理方法。
[0006]本發(fā)明所述一種基于FPGA的數(shù)字視頻圖像實(shí)時(shí)縮放處理方法，該方法的具體步驟為:
[0007]步驟一、對接收的視頻信號(hào)進(jìn)行視頻采集處理，獲得數(shù)字視頻信號(hào)，并將獲得的視頻信號(hào)輸入至FPGA模塊；
[0008]步驟二、FPGA模塊對接收的數(shù)字視頻信號(hào)根據(jù)終端顯示器的個(gè)數(shù)m做一次分割處理，將數(shù)字視頻信號(hào)分割成m路預(yù)處理多核縮放數(shù)據(jù)；其中l(wèi)，m為整數(shù)；
[0009]步驟三、根據(jù)視頻信號(hào)的最高像素速率要求，選擇縮放核類型和單個(gè)縮放模塊中縮放核個(gè)數(shù)η ;n > 1，η為整數(shù)；
[0010]所述中縮放核個(gè)數(shù)η的確定方法為:[0011]每個(gè)縮放模塊中所需要的縮放核個(gè)數(shù)η為:
[0012]當(dāng)縮放模塊工作于放大模式時(shí):
[0013]
【權(quán)利要求】
1.一種基于FPGA的數(shù)字視頻圖像實(shí)時(shí)縮放處理方法，其特征在于，該方法的具體步驟為: 步驟一、對接收的視頻信號(hào)進(jìn)行視頻采集處理，獲得數(shù)字視頻信號(hào)，并將獲得的視頻信號(hào)輸入至FPGA模塊； 步驟二、FPGA模塊對接收的數(shù)字視頻信號(hào)根據(jù)終端顯示器的個(gè)數(shù)m做一次分割處理，將數(shù)字視頻信號(hào)分割成m路預(yù)處理多核縮放數(shù)據(jù)；其中m > 1，m為整數(shù)； 步驟三、根據(jù)視頻信號(hào)的最高像素速率要求，選擇縮放核類型和單個(gè)縮放模塊中縮放核個(gè)數(shù)η ;n≥I, η為整數(shù)； 所述中縮放核個(gè)數(shù)η的確定方法為: 每個(gè)縮放模塊中所需要的縮放核個(gè)數(shù)η為: 當(dāng)縮放模塊工作于放大模式時(shí):
2.根據(jù)權(quán)利要求1所述的一種基于FPGA的數(shù)字視頻圖像實(shí)時(shí)縮放處理方法，其特征在于，縮放核類型包括采用雙線性插值縮放算法的縮放核和雙三次插值縮放算法的縮放核。
3.根據(jù)權(quán)利要求1所述的一種基于FPGA的數(shù)字視頻圖像實(shí)時(shí)縮放處理方法，其特征在于，步驟一所述的對接收的視頻信號(hào)進(jìn)行視頻采集處理的方法為: 采用解碼器對采集的數(shù)字視頻信號(hào)進(jìn)行解碼； 或采用模數(shù)轉(zhuǎn)換電路將采集的模擬視頻信號(hào)轉(zhuǎn)換成數(shù)字視頻信號(hào)。
【文檔編號(hào)】G06T3/40GK103929599SQ201410181570
【公開日】2014年7月16日 申請日期:2014年4月30日 優(yōu)先權(quán)日:2014年4月30日
【發(fā)明者】趙旦峰, 梁明珅, 王博, 高敬鵬, 占貞強(qiáng), 李健, 李恩成, 胡博, 田海 申請人:哈爾濱工程大學(xué)