信息處理方法和系統(tǒng)的制作方法
【專利摘要】本發(fā)明提供了一種信息處理方法和系統(tǒng)，用于對(duì)存儲(chǔ)器進(jìn)行控制，該方法包括：從總線接收地址和數(shù)據(jù)；在接收到總線的讀寫(xiě)命令時(shí)，將數(shù)據(jù)進(jìn)行緩存；對(duì)所緩存的數(shù)據(jù)進(jìn)行校正；基于命令寄存器的內(nèi)容，發(fā)出讀寫(xiě)命令到存儲(chǔ)器模組，以進(jìn)行數(shù)據(jù)存取。本發(fā)明改進(jìn)了控制器的結(jié)構(gòu)和讀寫(xiě)方法，所需要的存儲(chǔ)裝置的體積更小，實(shí)時(shí)讀寫(xiě)速度更快，可靠性更高。
【專利說(shuō)明】信息處理方法和系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及存儲(chǔ)器讀寫(xiě)控制，特別涉及一種用于嵌入式系統(tǒng)的存儲(chǔ)器控制方法和系統(tǒng)。
【背景技術(shù)】
[0002]NAND設(shè)備成本低、寫(xiě)入和擦除速度快，且更適宜數(shù)據(jù)存儲(chǔ)等諸多優(yōu)點(diǎn)而被業(yè)界廣泛采用。然而，由于NAND的管理和控制比較復(fù)雜，關(guān)于NAND存儲(chǔ)器標(biāo)準(zhǔn)化組織當(dāng)前并沒(méi)有制定統(tǒng)一的接口標(biāo)準(zhǔn)，增加存儲(chǔ)器控制電路的設(shè)計(jì)難度?，F(xiàn)有的NAND存儲(chǔ)器種類繁多，對(duì)于應(yīng)用在嵌入式環(huán)境保護(hù)和檢測(cè)系統(tǒng)的存儲(chǔ)器而言，例如在線水質(zhì)監(jiān)測(cè)的嵌入式系統(tǒng)，所需要的存儲(chǔ)裝置的體積更小，實(shí)時(shí)讀寫(xiě)速度更快，可靠性更高。而目前的存儲(chǔ)陣列進(jìn)行邏輯控制效率較低，在實(shí)現(xiàn)高速度、大容量、高可靠性數(shù)據(jù)存儲(chǔ)性能上還有改進(jìn)的余地。
【發(fā)明內(nèi)容】
[0003]為解決上述現(xiàn)有技術(shù)所存在的問(wèn)題，本發(fā)明提出了一種信息處理方法，用于對(duì)存儲(chǔ)器進(jìn)行控制，包括:
[0004]從總線接收地址和數(shù)據(jù)；
[0005]在接收到總線的讀寫(xiě)命令時(shí)，將數(shù)據(jù)進(jìn)行緩存；
[0006]對(duì)所緩存的數(shù)據(jù)進(jìn)行校正；
[0007]基于命令寄存器的內(nèi)容，發(fā)出讀寫(xiě)命令到存儲(chǔ)器模組，以進(jìn)行數(shù)據(jù)存取。
[0008]優(yōu)選地，所述從總線接收地址和數(shù)據(jù)包括:
[0009]利用AMBA數(shù)據(jù)接口模塊作為與AMBA總線的接口，從AMBA總線接收地址和數(shù)據(jù)，
[0010]對(duì)地址解碼并且將解碼數(shù)據(jù)寫(xiě)入控制寄存器與緩存控制電路；
[0011]在AMBA總線中對(duì)地址進(jìn)行解碼，并且更新和讀取控制寄存器的內(nèi)容；
[0012]讀取控制單元的狀態(tài)，或者讀出或?qū)懭脒M(jìn)入存儲(chǔ)器模組的數(shù)據(jù)。
[0013]優(yōu)選地，所述將數(shù)據(jù)進(jìn)行緩存包括，利用緩存控制電路，控制兩個(gè)緩存器SRAM的數(shù)據(jù)訪問(wèn)，以允許CPU、SRAM和存儲(chǔ)器控制單元之間的數(shù)據(jù)傳輸，
[0014]所述緩存控制電路控制兩個(gè)緩存器，進(jìn)一步包括:
[0015]通過(guò)CPU直接訪問(wèn)SRAM存儲(chǔ)器；
[0016]通過(guò)CPU經(jīng)由SRAM存儲(chǔ)器訪問(wèn)存儲(chǔ)器數(shù)據(jù)；
[0017]訪問(wèn)兩個(gè)緩存器的數(shù)據(jù)；
[0018]通過(guò)訪問(wèn)存儲(chǔ)器控制單元的數(shù)據(jù)；
[0019]更新誤差校正編碼器和解碼器校正過(guò)的數(shù)據(jù)；
[0020]并且，所述緩存控制電路具有兩個(gè)狀態(tài)機(jī)，一個(gè)用于處理緩存控制電路模塊與存儲(chǔ)器控制器模塊之間的接口信號(hào)，另一個(gè)用于處理緩存控制電路與AMBA接口模塊之間的
接口信號(hào)。
[0021]優(yōu)選地，所述對(duì)數(shù)據(jù)進(jìn)行校正，包括利用誤差校正編碼器和解碼器進(jìn)行校正，該可誤差校正編碼器和解碼器由存儲(chǔ)器控制單元來(lái)編程，通過(guò)采用分組預(yù)取譯碼的操作方式，利用三級(jí)流水操作，通過(guò)軟件配置來(lái)改變?cè)O(shè)定值；
[0022]所述基于命令寄存器的內(nèi)容，發(fā)出讀寫(xiě)命令到存儲(chǔ)器模組，進(jìn)一步包括:
[0023]利用寄存器堆中的存儲(chǔ)器模塊配置寄存器，記錄包括地址階段的周期數(shù)，塊大小以及頁(yè)大小，如果在操作期間要改變寄存器里面的值，則發(fā)出軟件復(fù)位，然后發(fā)出命令；
[0024]利用寄存器堆中的存儲(chǔ)器控制電路與緩存控制電路的中斷寄存器，:檢測(cè)設(shè)備狀態(tài)檢查失敗中斷，空白檢查中斷，CRC檢查失敗中斷，數(shù)據(jù)訪問(wèn)中斷，命令完成中斷。
[0025]利用寄存器堆中的緩存控制電路特殊功能使能寄存器，輸出模式使能信號(hào)，用于直接訪問(wèn)SRAM存儲(chǔ)器，并從存儲(chǔ)器讀取SRAM的資料或者將SRAM資料寫(xiě)入存儲(chǔ)器；
[0026]所述數(shù)據(jù)存取進(jìn)一步包括，在存儲(chǔ)器的讀周期，CPU發(fā)出一個(gè)寫(xiě)周期到頁(yè)索引寄存器，指定要讀取的地址，然后更新訪問(wèn)控制寄存器來(lái)發(fā)起讀周期，CPU從緩存控制電路讀取數(shù)據(jù)；
[0027]在存儲(chǔ)器寫(xiě)周期，CPU發(fā)出一個(gè)寫(xiě)周期到頁(yè)索引寄存器，指定要寫(xiě)入的地址，然后CPU更新訪問(wèn)控制寄存器來(lái)發(fā)起寫(xiě)周期，最后CPU將數(shù)據(jù)寫(xiě)入緩存控制電路。
[0028]優(yōu)選地，所述讀寫(xiě)命令通過(guò)存儲(chǔ)器控制單元發(fā)送到存儲(chǔ)器模組，所述存儲(chǔ)器模組為 NAND。
[0029]根據(jù)本發(fā)明的另一方面，提供了一種信息處理系統(tǒng)，包括用于對(duì)存儲(chǔ)器進(jìn)行控制的存儲(chǔ)器控制電路，其特征在于，該電路包括:
[0030]總線接口模塊，用于從總線接收地址和數(shù)據(jù)；
[0031]緩存控制電路，用于在接收到總線的讀寫(xiě)命令時(shí)緩存數(shù)據(jù)；
[0032]誤差校正編碼器和解碼器，用于對(duì)所緩存的數(shù)據(jù)進(jìn)行校正；
[0033]存儲(chǔ)器控制單元，用于基于命令寄存器的內(nèi)容發(fā)出讀寫(xiě)命令到存儲(chǔ)器模組，以進(jìn)行數(shù)據(jù)存取。
[0034]優(yōu)選地，所述總線接口模塊為AMBA數(shù)據(jù)接口模塊，并進(jìn)一步配置為:作為AMBA總線與存儲(chǔ)器控制單元的接口，從AMBA總線接收地址和數(shù)據(jù)，然后對(duì)地址解碼并且將解碼數(shù)據(jù)寫(xiě)入控制寄存器與緩存控制電路；在AMBA總線中對(duì)地址進(jìn)行解碼并且更新/讀取控制寄存器的內(nèi)容；讀取控制單元的狀態(tài)或者讀出或?qū)懭脒M(jìn)入存儲(chǔ)器模組的數(shù)據(jù)。
[0035]優(yōu)選地，所述緩存控制電路控制兩個(gè)緩存器SRAM的數(shù)據(jù)訪問(wèn)，該緩存器進(jìn)一步配置為以下模塊:
[0036]用于CPU直接訪問(wèn)SRAM存儲(chǔ)器的模塊；
[0037]用于CPU經(jīng)由SRAM存儲(chǔ)器訪問(wèn)存儲(chǔ)器數(shù)據(jù)的模塊；
[0038]用于訪問(wèn)兩個(gè)緩存器的數(shù)據(jù)的模塊；
[0039]用于訪問(wèn)存儲(chǔ)器控制單元的數(shù)據(jù)的模塊；
[0040]用于更新誤差校正編碼器和解碼器校正過(guò)的數(shù)據(jù)的模塊；
[0041 ] 所述緩存控制電路與AMBA接口模塊的接口從AMBA數(shù)據(jù)FIFO收發(fā)數(shù)據(jù)，與存儲(chǔ)器控制單元的接口使得所述控制單元能從緩存控制電路讀寫(xiě)數(shù)據(jù)，與誤差校正模塊的接口使得能夠更正在存儲(chǔ)器內(nèi)保留數(shù)據(jù)中錯(cuò)誤的比特；
[0042]并且，所述緩存控制電路具有兩個(gè)狀態(tài)機(jī)，一個(gè)用于處理緩存控制電路模塊與存儲(chǔ)器控制器模塊之間的接口信號(hào)，另一個(gè)用于處理緩存控制電路與AMBA接口模塊之間的接口信號(hào)。
[0043]優(yōu)選地，所述誤差校正編碼器和解碼器可由存儲(chǔ)器控制單元來(lái)編程，通過(guò)采用分組預(yù)取譯碼的操作方式，利用三級(jí)流水操作，在電路不變的情形下，通過(guò)軟件配置來(lái)改變?cè)O(shè)定值。
[0044]優(yōu)選地，所述存儲(chǔ)器控制單元，進(jìn)一步配置為:
[0045]對(duì)一個(gè)寫(xiě)周期而言，將寫(xiě)地址從行地址與列地址寄存器在地址鎖存階段出棧，以及將要寫(xiě)入的數(shù)據(jù)從緩存控制電路在數(shù)據(jù)傳輸階段出棧；對(duì)一個(gè)讀周期而言，發(fā)出一個(gè)讀取的命令到存儲(chǔ)器模組并且接收讀到的數(shù)據(jù)，再將數(shù)據(jù)進(jìn)棧到緩存控制電路；該存儲(chǔ)器控制單元根據(jù)時(shí)序寄存器的內(nèi)容來(lái)決定訪問(wèn)存儲(chǔ)器模塊的時(shí)序。
[0046]優(yōu)選地，該系統(tǒng)還包括寄存器堆，所述寄存器堆包括以下寄存器:
[0047]第一頁(yè)索引與第一列地址寄存器、第二頁(yè)索引與第一列地址寄存器、存儲(chǔ)器模塊配置寄存器、存儲(chǔ)器控制電路與緩存控制電路的中斷寄存器、區(qū)塊偏移量寄存器、緩存控制電路特殊功能使能寄存器；
[0048]所述存儲(chǔ)器模塊配置寄存器配置為:記錄包括地址階段的周期數(shù)，塊大小以及頁(yè)大小，如果在操作期間要改變寄存器里面的值，需要?jiǎng)t發(fā)出軟件復(fù)位，然后發(fā)出命令；
[0049]所述存儲(chǔ)器控制電路與緩存控制電路的中斷寄存器配置為:檢測(cè)設(shè)備狀態(tài)檢查失敗中斷，空白檢查中斷，CRC檢查失敗中斷，數(shù)據(jù)訪問(wèn)中斷，命令完成中斷。
[0050]所述緩存控制電路特殊功能使能寄存器配置為:輸出模式使能信號(hào)，用于直接訪問(wèn)SRAM存儲(chǔ)器，并從存儲(chǔ)器讀取SRAM的資料或者將SRAM資料寫(xiě)入存儲(chǔ)器。
[0051]優(yōu)選地，在存儲(chǔ)器的讀周期，CPU發(fā)出一個(gè)寫(xiě)周期到頁(yè)索引寄存器，指定要讀取的地址，然后更新訪問(wèn)控制寄存器來(lái)發(fā)起讀周期，CPU從緩存控制電路讀取數(shù)據(jù)；
[0052]在存儲(chǔ)器寫(xiě)周期，CPU發(fā)出一個(gè)寫(xiě)周期到頁(yè)索引寄存器，指定要寫(xiě)入的地址，然后CPU更新訪問(wèn)控制寄存器來(lái)發(fā)起寫(xiě)周期，最后CPU將數(shù)據(jù)寫(xiě)入緩存控制電路。
[0053]優(yōu)選地，所述存儲(chǔ)器模組為NAND，并且所述存儲(chǔ)器控制電路為閃存控制電路。
[0054]相比于現(xiàn)有技術(shù)，本發(fā)明的技術(shù)方案的具有以下優(yōu)點(diǎn):所需要的存儲(chǔ)裝置的體積更小，實(shí)時(shí)讀寫(xiě)速度更快，可靠性更高。
【專利附圖】
【附圖說(shuō)明】
[0055]圖1是根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)器控制裝置的結(jié)構(gòu)圖。
[0056]圖2是根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)器控制方法流程圖。
【具體實(shí)施方式】
[0057]多種方式可以用于(包括實(shí)施為過(guò)程；裝置；系統(tǒng)；物質(zhì)組成；在計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)上包括的計(jì)算機(jī)程序產(chǎn)品；和/或處理器(諸如如下處理器，該處理器被配置成執(zhí)行在耦合到處理器的存儲(chǔ)器上存儲(chǔ)的和/或由該存儲(chǔ)器提供的指令))實(shí)施本發(fā)明。在本說(shuō)明書(shū)中，這些實(shí)施或者本發(fā)明可以采用的任何其他形式可以稱為技術(shù)。一般而言，可以在本發(fā)明的范圍內(nèi)變更公開(kāi)的過(guò)程的步驟順序。除非另有明示，描述為被配置成執(zhí)行任務(wù)的部件(諸如處理器或者存儲(chǔ)器)可以實(shí)施為被臨時(shí)配置成在給定時(shí)間執(zhí)行該任務(wù)的一般部件或者被制造成執(zhí)行該任務(wù)的具體部件。[0058]下文與圖示本發(fā)明原理的附圖一起提供對(duì)本發(fā)明一個(gè)或者多個(gè)實(shí)施例的詳細(xì)描述。結(jié)合這樣的實(shí)施例描述本發(fā)明，但是本發(fā)明不限于任何實(shí)施例。本發(fā)明的范圍僅由權(quán)利要求書(shū)限定，并且本發(fā)明涵蓋諸多替代、修改和等同物。在下文描述中闡述諸多具體細(xì)節(jié)以便提供對(duì)本發(fā)明的透徹理解。出于示例的目的而提供這些細(xì)節(jié)，并且無(wú)這些具體細(xì)節(jié)中的一些或者所有細(xì)節(jié)也可以根據(jù)權(quán)利要求書(shū)實(shí)現(xiàn)本發(fā)明。
[0059]本發(fā)明的目的在于提供一種信息處理系統(tǒng)，包括用于對(duì)存儲(chǔ)器進(jìn)行控制的存儲(chǔ)器控制電路，實(shí)現(xiàn)存儲(chǔ)陣列的實(shí)時(shí)存儲(chǔ)，對(duì)存儲(chǔ)陣列進(jìn)行邏輯控制，實(shí)現(xiàn)高速度、大容量的數(shù)據(jù)存儲(chǔ)，具有體積小，可靠性高，不受外界劇烈震動(dòng)等特點(diǎn)。
[0060]本發(fā)明的存儲(chǔ)器控制電路如圖1所示，控制電路具有AMBA總線接口，能夠支持多個(gè)NAND通道，每個(gè)數(shù)據(jù)總線寬度可為8比特?？刂齐娐分С衷L問(wèn)數(shù)據(jù)緩存器的AMBA數(shù)據(jù)接口，AMBA接口能夠訪問(wèn)所有的寄存器。緩存控制電路用來(lái)并行控制數(shù)據(jù)從AMBA數(shù)據(jù)接口到存儲(chǔ)器控制電路或者是數(shù)據(jù)流反方向的存儲(chǔ)空間。如果在奇偶校驗(yàn)檢查后發(fā)生錯(cuò)誤，誤差校正編碼器和解碼器會(huì)產(chǎn)生誤差校正奇偶校驗(yàn)，誤差校正奇偶校驗(yàn)檢查以及數(shù)據(jù)校正。利用寄存器端口訪問(wèn)的備用數(shù)據(jù)SRAM模塊提供一個(gè)專屬的空間來(lái)存儲(chǔ)用戶定義的數(shù)據(jù)，能夠被用于讀取或?qū)懭氪鎯?chǔ)器的備用空間。
[0061]具體地，本發(fā)明的存儲(chǔ)器控制電路包括以下模塊:
[0062]1.AMBA數(shù)據(jù)接口模塊
[0063]AMBA數(shù)據(jù)接口模塊作為AMBA總線與存儲(chǔ)器控制單元的接口，AMBA接口從AMBA總線接收地址和數(shù)據(jù)，然后AMBA接口對(duì)地址解碼并且將解碼數(shù)據(jù)寫(xiě)入控制寄存器與緩存控制電路。在配置周期，AMBA接口在AMBA總線對(duì)地址解碼并且更新/讀取控制寄存器的內(nèi)容。配置周期可以讀取控制電路的狀態(tài)或者讀出或?qū)懭霐?shù)據(jù)進(jìn)入存儲(chǔ)器模組。
[0064]在存儲(chǔ)器的讀周期，CPU發(fā)出一個(gè)寫(xiě)周期到頁(yè)索引(PageIndex)寄存器，指定要讀取的地址，然后更新訪問(wèn)控制寄存器來(lái)發(fā)起讀周期，最后CPU從緩存控制電路讀取數(shù)據(jù)。
[0065]對(duì)存儲(chǔ)器寫(xiě)周期，CPU需要發(fā)出一個(gè)寫(xiě)周期到頁(yè)索引寄存器，指定它要寫(xiě)入的地址，然后CPU更新訪問(wèn)控制寄存器來(lái)發(fā)起寫(xiě)周期，最后CPU寫(xiě)數(shù)據(jù)進(jìn)入緩存控制電路。
[0066]這里的控制寄存器存儲(chǔ)所有的配置，狀態(tài)以及中斷寄存器。
[0067]2.緩存控制電路
[0068]緩存控制電路控制兩個(gè)16K字節(jié)的緩存器(SRAM)的數(shù)據(jù)訪問(wèn)，當(dāng)AMBA總線下達(dá)讀、寫(xiě)、硬件回寫(xiě)(Copy-Back)命令時(shí)，緩存器能用于存儲(chǔ)數(shù)據(jù)。數(shù)據(jù)通路有以下幾條:
[0069]CPU直接訪問(wèn)SRAM存儲(chǔ)器
[0070]CPU經(jīng)由SRAM存儲(chǔ)器訪問(wèn)存儲(chǔ)器數(shù)據(jù)[0071 ] 訪問(wèn)緩存O與緩存I的數(shù)據(jù)
[0072]訪問(wèn)存儲(chǔ)器控制電路的數(shù)據(jù)
[0073]更新誤差校正編碼器和解碼器校正過(guò)的數(shù)據(jù)
[0074]所以在設(shè)計(jì)上與其他模塊會(huì)有三個(gè)接口。與AMBA接口模塊的接口從AMBA數(shù)據(jù)FIFO收發(fā)數(shù)據(jù)，與存儲(chǔ)器控制電路的接口使得控制電路能從緩存控制電路讀寫(xiě)數(shù)據(jù)，與誤差校正模塊的接口使它更正在存儲(chǔ)器內(nèi)保留數(shù)據(jù)中錯(cuò)誤的比特。
[0075]對(duì)于一般讀寫(xiě)的數(shù)據(jù)傳輸，本發(fā)明采用了乒乓FIFO機(jī)制。例如寫(xiě)操作，第一個(gè)2K字節(jié)數(shù)據(jù)由AMBA接口接收后存入SRAM0，隨后第二個(gè)2K數(shù)據(jù)收進(jìn)來(lái)后存入SRAMl的第一個(gè)區(qū)塊，與此同時(shí)，第一個(gè)2K數(shù)據(jù)被存儲(chǔ)器控制電路讀取后寫(xiě)入存儲(chǔ)器。
[0076]緩存控制電路模塊有兩個(gè)狀態(tài)機(jī)，一個(gè)是負(fù)責(zé)處理緩存控制電路模塊與存儲(chǔ)器控制器模塊之間的接口信號(hào)，另一個(gè)是負(fù)責(zé)處理緩存控制電路模塊與AMBA接口模塊之間的
接口信號(hào)。
[0077]3.誤差校正編碼器和解碼器
[0078]存儲(chǔ)器控制電路可以編程誤差校正編碼器和解碼器。這是根據(jù)MLCNAND存儲(chǔ)器控制電路所設(shè)計(jì)的并行編譯碼器結(jié)構(gòu)。該電路實(shí)現(xiàn)采用優(yōu)化的MEA算法求解錯(cuò)誤位置多項(xiàng)式，規(guī)則化的脈動(dòng)陣列電路結(jié)構(gòu)和模塊化的設(shè)計(jì)，通過(guò)采用分組預(yù)取譯碼的操作方式，尤其是在譯碼過(guò)程中引入三級(jí)流水操作，提高了譯碼效率。在電路不變的情形下，最大糾錯(cuò)位數(shù)是可變的，只需軟件配置來(lái)改變?cè)O(shè)定值1-16即可，不必增加額外的電路面積。
[0079]4.存儲(chǔ)器控制單元
[0080]存儲(chǔ)器控制單元，基于命令寄存器的內(nèi)容發(fā)出命令到存儲(chǔ)器模組。對(duì)一個(gè)寫(xiě)周期而言，是將寫(xiě)地址從行地址與列地址寄存器在地址鎖存階段出棧(pop)，以及將要寫(xiě)入的數(shù)據(jù)從緩存控制電路在數(shù)據(jù)傳輸階段出棧。對(duì)一個(gè)讀周期而言，是發(fā)出一個(gè)讀取的命令到存儲(chǔ)器模組并且從存儲(chǔ)器控制模塊接收讀到的數(shù)據(jù)，再將數(shù)據(jù)進(jìn)棧(push)到緩存控制電路。存儲(chǔ)器控制單元根據(jù)時(shí)序寄存器的內(nèi)容來(lái)決定訪問(wèn)存儲(chǔ)器模塊的時(shí)序。
[0081]5.寄存器堆
[0082]寄存器堆部分關(guān)鍵的寄存器說(shuō)明如下:
[0083]第一頁(yè)索引與第一列地址寄存器:分為兩個(gè)部分，[31:24]比特負(fù)責(zé)每個(gè)區(qū)塊(block)第一頁(yè)索引，Copy-Back命令需要的來(lái)源(Source)頁(yè)索引，還有對(duì)芯片進(jìn)行空白檢查(BlankCheck)的流程，在相同的存儲(chǔ)平面(Plane)從一個(gè)頁(yè)直接拷貝到另一個(gè)頁(yè)中。[23:0]比特負(fù)責(zé)第一列地址,針對(duì)扇區(qū)索引定制(Custom)格式類型。
[0084]第二頁(yè)索引與第一列地址寄存器:分為兩個(gè)部分，[31:24]比特負(fù)責(zé)每個(gè)區(qū)塊第二頁(yè)索引，Copy-Back命令需要的目標(biāo)(Target)頁(yè)索引，以及對(duì)芯片進(jìn)行空白檢查的流程。[23:0]比特負(fù)責(zé)第二列地址。
[0085]存儲(chǔ)器模塊配置寄存器:記錄包括地址階段的周期數(shù)，塊大小以及頁(yè)大小。如果在操作期間要改變寄存器里面的值，需要?jiǎng)t發(fā)出軟件復(fù)位，然后發(fā)出命令。該寄存器具有以下功能:某個(gè)存儲(chǔ)組使能的數(shù)據(jù)訪問(wèn)，某個(gè)通道使能的數(shù)據(jù)訪問(wèn)，行地址階段周期數(shù)目I?4，列地址階段周期數(shù)目I?4，區(qū)塊大小32-256頁(yè)，頁(yè)大小為2k或4k，平面架構(gòu)是一個(gè)或兩個(gè)，還有啟動(dòng)2個(gè)存儲(chǔ)組或4個(gè)存儲(chǔ)組的交叉存取功能。
[0086]存儲(chǔ)器控制電路與緩存控制電路的中斷寄存器:負(fù)責(zé)設(shè)備狀態(tài)檢查失敗中斷，空白檢查中斷，CRC檢查失敗中斷，數(shù)據(jù)訪問(wèn)中斷，命令完成中斷。控制電路支持兩種完成中斷:數(shù)據(jù)訪問(wèn)完成中斷與命令完成中斷。數(shù)據(jù)訪問(wèn)完成中斷指的是數(shù)據(jù)從主控制電路送出到存儲(chǔ)器控制電路或者是從存儲(chǔ)器控制電路接收數(shù)據(jù)送到主控制電路。存儲(chǔ)器命令中斷與存儲(chǔ)器操作有關(guān)，在存儲(chǔ)器接口完成。
[0087]存儲(chǔ)器芯片每個(gè)頁(yè)中有一定大小的字節(jié)，被稱為備份空間，用于存儲(chǔ)元數(shù)據(jù)，當(dāng)使用“hardware copyback”或者“blanking checkf low”命令時(shí),真實(shí)的備份空間面積長(zhǎng)度可以依靠設(shè)置緩存控制電路里面的“特殊功能寄存器”固定在16字節(jié)或是27字節(jié)。舉例說(shuō)明，如果只想要從2k頁(yè)大小，每個(gè)扇區(qū)16字節(jié)備份空間讀取或者寫(xiě)入，而且應(yīng)用了糾錯(cuò)碼4比特校正，軟件工程師需要設(shè)置成“備份空間模式”。其間如果想要從備份空間讀取或者寫(xiě)入資料，必須設(shè)置“頁(yè)模式”。
[0088]區(qū)塊偏移量寄存器:該區(qū)塊的編碼與通道號(hào)碼以及存儲(chǔ)組使能有關(guān)。
[0089]緩存控制電路特殊功能使能寄存器:輸出的“mode_en”信號(hào)能被用于直接訪問(wèn)SRAM存儲(chǔ)器。此外能夠從存儲(chǔ)器器件讀取SRAM的資料或者將SRAM資料寫(xiě)入存儲(chǔ)器器件。
[0090]對(duì)單通道的操作，一個(gè)字只有LSB字節(jié)是給數(shù)據(jù)存儲(chǔ)(字節(jié)0，字節(jié)4等等)，對(duì)兩通道操作，一個(gè)字只有最后兩個(gè)字節(jié)是給數(shù)據(jù)存儲(chǔ)(字節(jié)0，字節(jié)1，字節(jié)4，字節(jié)5等等)。
[0091]以下說(shuō)明存儲(chǔ)器控制電路中的行地址計(jì)算。命令寄存器實(shí)現(xiàn)了對(duì)不同格式或種類的控制，使用行地址，控制電路將格式與種類分成三個(gè)組別:無(wú)地址組，一個(gè)地址組，兩個(gè)地址組。無(wú)論怎樣第一行地址與第二行地址寄存器的內(nèi)容如何，“無(wú)地址組”不用計(jì)算行地址?！耙粋€(gè)地址組”是基于第一行地址寄存器的內(nèi)容來(lái)計(jì)算，“兩個(gè)地址組”是基于第一行地址與第二行地址寄存器的內(nèi)容來(lái)計(jì)算，存儲(chǔ)器的行地址代表存儲(chǔ)器的頁(yè)索引，對(duì)不同的存儲(chǔ)器架構(gòu)，行地址有不同增加的功能。
[0092]根據(jù)本發(fā)明實(shí)施例的另一方面，提出了一種信息處理方法，用于對(duì)存儲(chǔ)器進(jìn)行控制，包括:
[0093]從總線接收地址和數(shù)據(jù)；
[0094]在接收到總線的讀寫(xiě)命令時(shí)，將數(shù)據(jù)進(jìn)行緩存；
[0095]對(duì)所緩存的數(shù)據(jù)進(jìn)行校正；
[0096]基于命令寄存器的內(nèi)容，發(fā)出讀寫(xiě)命令到存儲(chǔ)器模組，以進(jìn)行數(shù)據(jù)存取。
[0097]優(yōu)選地，所述從總線接收地址和數(shù)據(jù)包括:
[0098]利用AMBA數(shù)據(jù)接口模塊作為與AMBA總線的接口，從AMBA總線接收地址和數(shù)據(jù)，
[0099]對(duì)地址解碼并且將解碼數(shù)據(jù)寫(xiě)入控制寄存器與緩存控制電路；
[0100]在AMBA總線中對(duì)地址進(jìn)行解碼，并且更新和讀取控制寄存器的內(nèi)容；
[0101]讀取控制單元的狀態(tài)，或者讀出或?qū)懭脒M(jìn)入存儲(chǔ)器模組的數(shù)據(jù)。
[0102]優(yōu)選地，所述將數(shù)據(jù)進(jìn)行緩存包括，利用緩存控制電路，控制兩個(gè)緩存器SRAM的數(shù)據(jù)訪問(wèn)，以允許CPU、SRAM和存儲(chǔ)器控制單元之間的數(shù)據(jù)傳輸，
[0103]所述緩存控制電路控制兩個(gè)緩存器，進(jìn)一步包括:
[0104]通過(guò)CPU直接訪問(wèn)SRAM存儲(chǔ)器；
[0105]通過(guò)CPU經(jīng)由SRAM存儲(chǔ)器訪問(wèn)存儲(chǔ)器數(shù)據(jù)；
[0106]訪問(wèn)兩個(gè)緩存器的數(shù)據(jù)；
[0107]通過(guò)訪問(wèn)存儲(chǔ)器控制單元的數(shù)據(jù)；
[0108]更新誤差校正編碼器和解碼器校正過(guò)的數(shù)據(jù)；
[0109]并且，所述緩存控制電路具有兩個(gè)狀態(tài)機(jī)，一個(gè)用于處理緩存控制電路模塊與存儲(chǔ)器控制器模塊之間的接口信號(hào)，另一個(gè)用于處理緩存控制電路與AMBA接口模塊之間的
接口信號(hào)。
[0110]優(yōu)選地，所述對(duì)數(shù)據(jù)進(jìn)行校正，包括利用誤差校正編碼器和解碼器進(jìn)行校正，該可誤差校正編碼器和解碼器由存儲(chǔ)器控制單元來(lái)編程，通過(guò)采用分組預(yù)取譯碼的操作方式，利用三級(jí)流水操作，通過(guò)軟件配置來(lái)改變?cè)O(shè)定值；
[0111]所述基于命令寄存器的內(nèi)容，發(fā)出讀寫(xiě)命令到存儲(chǔ)器模組，進(jìn)一步包括:[0112]利用寄存器堆中的存儲(chǔ)器模塊配置寄存器，記錄包括地址階段的周期數(shù)，塊大小以及頁(yè)大小，如果在操作期間要改變寄存器里面的值，則發(fā)出軟件復(fù)位，然后發(fā)出命令；
[0113]利用寄存器堆中的存儲(chǔ)器控制電路與緩存控制電路的中斷寄存器，:檢測(cè)設(shè)備狀態(tài)檢查失敗中斷，空白檢查中斷，CRC檢查失敗中斷，數(shù)據(jù)訪問(wèn)中斷，命令完成中斷。
[0114]利用寄存器堆中的緩存控制電路特殊功能使能寄存器，輸出模式使能信號(hào)，用于直接訪問(wèn)SRAM存儲(chǔ)器，并從存儲(chǔ)器讀取SRAM的資料或者將SRAM資料寫(xiě)入存儲(chǔ)器；
[0115]所述數(shù)據(jù)存取進(jìn)一步包括，在存儲(chǔ)器的讀周期，CPU發(fā)出一個(gè)寫(xiě)周期到頁(yè)索引寄存器，指定要讀取的地址，然后更新訪問(wèn)控制寄存器來(lái)發(fā)起讀周期，CPU從緩存控制電路讀取數(shù)據(jù)；
[0116]在存儲(chǔ)器寫(xiě)周期，CPU發(fā)出一個(gè)寫(xiě)周期到頁(yè)索引寄存器，指定要寫(xiě)入的地址，然后CPU更新訪問(wèn)控制寄存器來(lái)發(fā)起寫(xiě)周期，最后CPU將數(shù)據(jù)寫(xiě)入緩存控制電路。
[0117]優(yōu)選地，所述讀寫(xiě)命令通過(guò)存儲(chǔ)器控制單元發(fā)送到存儲(chǔ)器模組，所述存儲(chǔ)器模組為 NAND。
[0118]本發(fā)明優(yōu)選的實(shí)施例采用C8051F004芯片來(lái)構(gòu)建用于水質(zhì)監(jiān)測(cè)的SoC系統(tǒng)。該芯片是完全集成的混合信號(hào)系統(tǒng)級(jí)芯片，有I個(gè)12位多通道ADC和I個(gè)可編程增益放大器，并擁有2個(gè)12位DAC、2個(gè)電壓比較器、I個(gè)電壓基準(zhǔn)、I個(gè)具有32KBFlash存儲(chǔ)器并與8051兼容的微控制電路內(nèi)核，還有硬件實(shí)現(xiàn)的I2C/SM總線、UART、SPI串行接口及I個(gè)可編程計(jì)數(shù)器/定時(shí)器陣列PCA，具有2304字節(jié)的RAM，執(zhí)行速度可達(dá)25MIPS。具有片內(nèi)VDD監(jiān)視器、WDT和時(shí)鐘振蕩器的MCU能有效地管理模擬和數(shù)字外設(shè)。根據(jù)水質(zhì)分析的要求，該SoC系統(tǒng)可與相應(yīng)的試劑包配合使用，利用程序中預(yù)設(shè)的標(biāo)準(zhǔn)曲線，可以直接計(jì)算出待測(cè)物的濃度值，測(cè)量指標(biāo)可包括C0D、鉛、鎘、六價(jià)鉻、氰化物、甲醛等。
[0119]C8051R)04有32KB的可編程Flash程序存儲(chǔ)器，以512字節(jié)為一個(gè)扇區(qū)，可以在系統(tǒng)編程，且不需要在片外提供編程電壓。根據(jù)這一特性，在程序存儲(chǔ)器中劃出部分空間作為非易失性數(shù)據(jù)存儲(chǔ)區(qū)用來(lái)保存測(cè)量數(shù)據(jù)，替代外部的EEPROM芯片；同時(shí)在系統(tǒng)的數(shù)據(jù)存儲(chǔ)器中劃出512字節(jié)的作為緩存區(qū)以方便數(shù)據(jù)的隨機(jī)讀寫(xiě)。在程序中通過(guò)簡(jiǎn)單的讀寫(xiě)操作，即可完成測(cè)量結(jié)果的存取，簡(jiǎn)化了軟硬件設(shè)計(jì)。由于每組測(cè)量結(jié)果需占用10字節(jié)的存貯空間，因此IKB左右的Flash存儲(chǔ)空間即可保存約100組測(cè)量數(shù)據(jù)，完全可以滿足實(shí)際使用的需要。
[0120]以下是利用本發(fā)明的讀寫(xiě)控制過(guò)程對(duì)上述片上系統(tǒng)的存儲(chǔ)器進(jìn)行訪問(wèn)的示例性過(guò)程。如果要在上述flash存儲(chǔ)器中的緩存器SRAM0x9000的地址寫(xiě)2k字節(jié)的數(shù)據(jù)送到頁(yè)大小為2k的閃存，則可包括以下步驟:
[0121]步驟1.開(kāi)啟“mode_en”信號(hào)，寫(xiě)2k字節(jié)到SRAM，偏移量從0x9000到0x9800 ；
[0122]步驟2.發(fā)出定制類型命令，接著控制電路傳送資料到SRAM，偏移量從0x8000到0x9FFF ；
[0123]步驟3.等到存儲(chǔ)器命令完成中斷。
[0124]如果想要從頁(yè)大小為2k閃存讀取數(shù)據(jù)，而數(shù)據(jù)在SRAM從0x9000到0x9800的地址，則可包括以下步驟:
[0125]步驟1.開(kāi)啟“mode_en”信號(hào)，發(fā)出定制類型命令，控制電路接著從SRAM偏移量0x8000到0x9FFFF接收數(shù)據(jù)；[0126]步驟2.等待緩存控制電路數(shù)據(jù)訪問(wèn)完成中斷；
[0127]步驟3.從SRAM偏移量0x9000到0x9800讀數(shù)據(jù)當(dāng)訪問(wèn)的時(shí)候，如果只有一個(gè)或兩個(gè)通道使能有效的數(shù)據(jù)會(huì)不同。
[0128]綜上所述，本發(fā)明提供的存儲(chǔ)器控制裝置以及操作方法，使得所需要的存儲(chǔ)裝置的體積更小，在讀寫(xiě)過(guò)程中，實(shí)時(shí)讀寫(xiě)速度更快，可靠性更高。
[0129]顯然，本領(lǐng)域的技術(shù)人員應(yīng)該理解，上述的本發(fā)明的各模塊或各步驟可以用通用的計(jì)算系統(tǒng)來(lái)實(shí)現(xiàn)，它們可以集中在單個(gè)的計(jì)算系統(tǒng)上，或者分布在多個(gè)計(jì)算系統(tǒng)所組成的網(wǎng)絡(luò)上，可選地，它們可以用計(jì)算系統(tǒng)可執(zhí)行的程序代碼來(lái)實(shí)現(xiàn)，從而，可以將它們存儲(chǔ)在存儲(chǔ)系統(tǒng)中由計(jì)算系統(tǒng)來(lái)執(zhí)行。這樣，本發(fā)明不限制于任何特定的硬件和軟件結(jié)合。
[0130]應(yīng)當(dāng)理解的是，本發(fā)明的上述【具體實(shí)施方式】?jī)H僅用于示例性說(shuō)明或解釋本發(fā)明的原理，而不構(gòu)成對(duì)本發(fā)明的限制。因此，在不偏離本發(fā)明的精神和范圍的情況下所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。此外，本發(fā)明所附權(quán)利要求旨在涵蓋落入所附權(quán)利要求范圍和邊界、或者這種范圍和邊界的等同形式內(nèi)的全部變化和修改例。
【權(quán)利要求】
1.一種信息處理方法，用于對(duì)存儲(chǔ)器進(jìn)行控制，其特征在于，包括: 從總線接收地址和數(shù)據(jù)； 在接收到總線的讀寫(xiě)命令時(shí)，將數(shù)據(jù)進(jìn)行緩存； 對(duì)所緩存的數(shù)據(jù)進(jìn)行校正； 基于命令寄存器的內(nèi)容，發(fā)出讀寫(xiě)命令到存儲(chǔ)器模組，以進(jìn)行數(shù)據(jù)存取。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述從總線接收地址和數(shù)據(jù)包括: 利用AMBA數(shù)據(jù)接口模塊作為與AMBA總線的接口，從AMBA總線接收地址和數(shù)據(jù)， 對(duì)地址解碼并且將解碼數(shù)據(jù)寫(xiě)入控制寄存器與緩存控制電路； 在AMBA總線中對(duì)地址進(jìn)行解碼，并且更新和讀取控制寄存器的內(nèi)容； 讀取控制單元的狀態(tài)，或者讀出或?qū)懭脒M(jìn)入存儲(chǔ)器模組的數(shù)據(jù)。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述將數(shù)據(jù)進(jìn)行緩存包括，利用緩存控制電路，控制兩個(gè)緩存器SRAM的數(shù)據(jù)訪問(wèn)，以允許CPU、SRAM和存儲(chǔ)器控制單元之間的數(shù)據(jù)傳輸， 所述緩存控制電路控制兩個(gè)緩存器，進(jìn)一步包括: 通過(guò)CPU直接訪問(wèn)SR AM存儲(chǔ)器； 通過(guò)CPU經(jīng)由SRAM存儲(chǔ)器訪問(wèn)存儲(chǔ)器數(shù)據(jù)； 訪問(wèn)兩個(gè)緩存器的數(shù)據(jù)； 通過(guò)訪問(wèn)存儲(chǔ)器控制單元的數(shù)據(jù)； 更新誤差校正編碼器和解碼器校正過(guò)的數(shù)據(jù)； 并且，所述緩存控制電路具有兩個(gè)狀態(tài)機(jī)，一個(gè)用于處理緩存控制電路模塊與存儲(chǔ)器控制器模塊之間的接口信號(hào)，另一個(gè)用于處理緩存控制電路與AMBA接口模塊之間的接口信號(hào)。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述對(duì)數(shù)據(jù)進(jìn)行校正，包括利用誤差校正編碼器和解碼器進(jìn)行校正，該可誤差校正編碼器和解碼器由存儲(chǔ)器控制單元來(lái)編程，通過(guò)采用分組預(yù)取譯碼的操作方式，利用三級(jí)流水操作，通過(guò)軟件配置來(lái)改變?cè)O(shè)定值； 所述基于命令寄存器的內(nèi)容，發(fā)出讀寫(xiě)命令到存儲(chǔ)器模組，進(jìn)一步包括: 利用寄存器堆中的存儲(chǔ)器模塊配置寄存器，記錄包括地址階段的周期數(shù)，塊大小以及頁(yè)大小，如果在操作期間要改變寄存器里面的值，則發(fā)出軟件復(fù)位，然后發(fā)出命令； 利用寄存器堆中的存儲(chǔ)器控制電路與緩存控制電路的中斷寄存器，:檢測(cè)設(shè)備狀態(tài)檢查失敗中斷，空白檢查中斷，CRC檢查失敗中斷，數(shù)據(jù)訪問(wèn)中斷，命令完成中斷。 利用寄存器堆中的緩存控制電路特殊功能使能寄存器，輸出模式使能信號(hào)，用于直接訪問(wèn)SRAM存儲(chǔ)器，并從存儲(chǔ)器讀取SRAM的資料或者將SRAM資料寫(xiě)入存儲(chǔ)器； 所述數(shù)據(jù)存取進(jìn)一步包括，在存儲(chǔ)器的讀周期，CPU發(fā)出一個(gè)寫(xiě)周期到頁(yè)索引寄存器，指定要讀取的地址，然后更新訪問(wèn)控制寄存器來(lái)發(fā)起讀周期，CPU從緩存控制電路讀取數(shù)據(jù)； 在存儲(chǔ)器寫(xiě)周期，CPU發(fā)出一個(gè)寫(xiě)周期到頁(yè)索引寄存器，指定要寫(xiě)入的地址，然后CPU更新訪問(wèn)控制寄存器來(lái)發(fā)起寫(xiě)周期，最后CPU將數(shù)據(jù)寫(xiě)入緩存控制電路。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述讀寫(xiě)命令通過(guò)存儲(chǔ)器控制單元發(fā)送到存儲(chǔ)器模組，所述存儲(chǔ)器模組為NAND。
6.一種信息處理系統(tǒng)，包括用于對(duì)存儲(chǔ)器進(jìn)行控制的存儲(chǔ)器控制電路，其特征在于，該電路包括: 總線接口模塊，用于從總線接收地址和數(shù)據(jù)； 緩存控制電路，用于在接收到總線的讀寫(xiě)命令時(shí)緩存數(shù)據(jù)； 誤差校正編碼器和解碼器，用于對(duì)所緩存的數(shù)據(jù)進(jìn)行校正； 存儲(chǔ)器控制單元，用于基于命令寄存器的內(nèi)容發(fā)出讀寫(xiě)命令到存儲(chǔ)器模組，以進(jìn)行數(shù)據(jù)存取。
7.根據(jù)權(quán)利要求6所述的系統(tǒng)，其特征在于,所述總線接口模塊為AMBA數(shù)據(jù)接口模塊，并進(jìn)一步配置為:作為AMBA總線與存儲(chǔ)器控制單元的接口，從AMBA總線接收地址和數(shù)據(jù)，然后對(duì)地址解碼并且將解碼數(shù)據(jù)寫(xiě)入控制寄存器與緩存控制電路；在AMBA總線中對(duì)地址進(jìn)行解碼并且更新/讀取控制寄存器的內(nèi)容；讀取控制單元的狀態(tài)或者讀出或?qū)懭脒M(jìn)入存儲(chǔ)器模組的數(shù)據(jù)。
8.根據(jù)權(quán)利要求7所述的系統(tǒng)，其特征在于，所述緩存控制電路控制兩個(gè)緩存器SRAM的數(shù)據(jù)訪問(wèn)，該緩存器進(jìn)一步配置為以下模塊: 用于CPU直接訪問(wèn)SRAM存儲(chǔ)器的模塊； 用于CPU經(jīng)由SRAM存儲(chǔ)器訪問(wèn)存儲(chǔ)器數(shù)據(jù)的模塊； 用于訪問(wèn)兩個(gè)緩存器的數(shù)據(jù)的模塊； 用于訪問(wèn)存儲(chǔ)器控制單元的數(shù)據(jù)的模塊； 用于更新誤差校正編碼器和解碼器校正過(guò)的數(shù)據(jù)的模塊； 所述緩存控制電路與AMBA接口模塊的接口從AMBA數(shù)據(jù)FIFO收發(fā)數(shù)據(jù)，與存儲(chǔ)器控制單元的接口使得所述控制單元能從緩存控制電路讀寫(xiě)數(shù)據(jù)，與誤差校正模塊的接口使得能夠更正在存儲(chǔ)器內(nèi)保留數(shù)據(jù)中錯(cuò)誤的比特； 并且，所述緩存控制電路具有兩個(gè)狀態(tài)機(jī)，一個(gè)用于處理緩存控制電路模塊與存儲(chǔ)器控制器模塊之間的接口信號(hào)，另一個(gè)用于處理緩存控制電路與AMBA接口模塊之間的接口信號(hào)。
9.根據(jù)權(quán)利要求8所述的系統(tǒng)，其特征在于，所述誤差校正編碼器和解碼器可由存儲(chǔ)器控制單元來(lái)編程，通過(guò)采用分組預(yù)取譯碼的操作方式，利用三級(jí)流水操作，在電路不變的情形下，通過(guò)軟件配置來(lái)改變?cè)O(shè)定值。
10.根據(jù)權(quán)利要求9所述的系統(tǒng)，其特征在于，所述存儲(chǔ)器控制單元，進(jìn)一步配置為: 對(duì)一個(gè)寫(xiě)周期而言，將寫(xiě)地址從行地址與列地址寄存器在地址鎖存階段出棧，以及將要寫(xiě)入的數(shù)據(jù)從緩存控制電路在數(shù)據(jù)傳輸階段出棧；對(duì)一個(gè)讀周期而言，發(fā)出一個(gè)讀取的命令到存儲(chǔ)器模組并且接收讀到的數(shù)據(jù)，再將數(shù)據(jù)進(jìn)棧到緩存控制電路；該存儲(chǔ)器控制單元根據(jù)時(shí)序寄存器的內(nèi)容來(lái)決定訪問(wèn)存儲(chǔ)器模塊的時(shí)序。
11.根據(jù)權(quán)利要求9所述的系統(tǒng)，其特征在于，還包括寄存器堆，所述寄存器堆包括以下寄存器: 第一頁(yè)索引與第一列地址寄存器、第二頁(yè)索引與第一列地址寄存器、存儲(chǔ)器模塊配置寄存器、存儲(chǔ)器控制電路與緩存控制電路的中斷寄存器、區(qū)塊偏移量寄存器、緩存控制電路特殊功能使能寄存器； 所述存儲(chǔ)器模塊配置寄存器配置為:記錄包括地址階段的周期數(shù)，塊大小以及頁(yè)大小，如果在操作期間要改變寄存器里面的值，需要?jiǎng)t發(fā)出軟件復(fù)位，然后發(fā)出命令； 所述存儲(chǔ)器控制電路與緩存控制電路的中斷寄存器配置為:檢測(cè)設(shè)備狀態(tài)檢查失敗中斷，空白檢查中斷，CRC檢查失敗中斷，數(shù)據(jù)訪問(wèn)中斷，命令完成中斷。 所述緩存控制電路特殊功能使能寄存器配置為:輸出模式使能信號(hào)，用于直接訪問(wèn)SRAM存儲(chǔ)器，并從存儲(chǔ)器讀取SRAM的資料或者將SRAM資料寫(xiě)入存儲(chǔ)器。
12.根據(jù)權(quán)利要求6所述的系統(tǒng)，其特征在于，在存儲(chǔ)器的讀周期，CPU發(fā)出一個(gè)寫(xiě)周期到頁(yè)索引寄存器，指定要讀取的地址，然后更新訪問(wèn)控制寄存器來(lái)發(fā)起讀周期，CPU從緩存控制電路讀取數(shù)據(jù)； 在存儲(chǔ)器寫(xiě)周期，CPU發(fā)出一個(gè)寫(xiě)周期到頁(yè)索引寄存器，指定要寫(xiě)入的地址，然后CPU更新訪問(wèn)控制寄存器來(lái)發(fā)起寫(xiě)周期，最后CPU將數(shù)據(jù)寫(xiě)入緩存控制電路。
13.根據(jù)權(quán)利 要求6所述的系統(tǒng)，其特征在于，所述存儲(chǔ)器模組為NAND，并且所述存儲(chǔ)器控制電路為閃存控制電路。
【文檔編號(hào)】G06F13/16GK103995785SQ201410189154
【公開(kāi)日】2014年8月20日 申請(qǐng)日期:2014年5月7日 優(yōu)先權(quán)日:2014年5月7日
【發(fā)明者】毛力 申請(qǐng)人:四川九成信息技術(shù)有限公司